JPH03214637A - Integrated-circuit chip mounting film - Google Patents
Integrated-circuit chip mounting filmInfo
- Publication number
- JPH03214637A JPH03214637A JP956290A JP956290A JPH03214637A JP H03214637 A JPH03214637 A JP H03214637A JP 956290 A JP956290 A JP 956290A JP 956290 A JP956290 A JP 956290A JP H03214637 A JPH03214637 A JP H03214637A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- circuit chip
- conductive materials
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体集積回路の製造段階で複数の集積回路
チップが搭載され、フィルム上の導電材に集積回路チッ
プが電気的に接続されている状態の集積回路チップ搭載
フィルムに係り、特にフイルム上の導電材の回路接続に
関する。[Detailed Description of the Invention] [Objective of the Invention] (Industrial Application Field) The present invention is directed to a semiconductor integrated circuit in which a plurality of integrated circuit chips are mounted in the manufacturing stage of the semiconductor integrated circuit, and the integrated circuit chips are electrically connected to a conductive material on a film. The present invention relates to integrated circuit chip mounting films that are electrically connected to each other, and particularly relates to circuit connections of conductive materials on the film.
(従来の技術)
LSI(大規模集積回路)の多ピン、高密度の実装方法
の一つとして、従来、第2図に示すように、導電パター
ン21が形成されたフィルム(テープ)20上で導電パ
ターン21の一部(先端部)上にLSIチップ22のパ
ッド(端子)部をボンディングにより接続し、複数のL
SIチツプ22・・・をフィルム20上に一定間隔の配
置で搭載するT A B (Tape Automat
ed Bonding)技術がある。(Prior Art) As one method for mounting LSIs (Large Scale Integrated Circuits) with a large number of pins and high density, as shown in FIG. 2, conventionally, as shown in FIG. A pad (terminal) part of the LSI chip 22 is connected to a part (tip part) of the conductive pattern 21 by bonding, and a plurality of L
SI chips 22... are mounted on the film 20 at regular intervals.
ed Bonding) technology.
このようにフィルム20上に搭載されたLSIチップ2
2・・・は、ポッティング樹脂とかトランスファモール
ド等によりパッケージング(封止)された後、個々の集
積回路に分離される。The LSI chip 2 mounted on the film 20 in this way
2... are packaged (sealed) with potting resin, transfer molding, etc., and then separated into individual integrated circuits.
しかし、従来の導電パターン21は、各LSIチップ2
2・・・毎に対応して形成されているパターン相互が独
立しているので、バーンインテスト等に際して、フィル
ム20上に搭載された状態のままで全てのLSIチップ
22・・・を同時に動作させるためには、各LSIチッ
プ22・・・毎に対応して独立したソケット等のテスト
信号入力用装置が必要になり、テスト装置が大規模にな
る。そこで、フィルム20を複数個に分割し、分割され
たフィルム毎にソケット等を接続することによりテスト
信号入力用装置の数を減らしたり、フィルムのサイズに
合わせた専用のテストラック等を製作したりしているが
、やはりテスト装置が大規模になる。However, the conventional conductive pattern 21 is
Since the patterns formed in correspondence with each other are independent of each other, all LSI chips 22 are operated simultaneously while mounted on the film 20 during a burn-in test, etc. In order to do this, a test signal input device such as an independent socket is required for each LSI chip 22, and the test device becomes large-scale. Therefore, it is possible to reduce the number of test signal input devices by dividing the film 20 into multiple pieces and connecting a socket etc. to each divided film, or to manufacture a dedicated test rack etc. according to the size of the film. However, the test equipment will still be large-scale.
(発明が解決しようとする課題)
上記したように従来の集積回路チップ搭載フィルムは、
フィルム上に搭載された状態のままで全てのLSIチッ
プを同時に動作させるためのテスト信号入力用装置を多
数必要とし、テスト装置が大規模になるという問題があ
る。(Problem to be solved by the invention) As mentioned above, the conventional integrated circuit chip mounting film
This requires a large number of test signal input devices to operate all the LSI chips simultaneously while mounted on the film, resulting in a problem that the test device becomes large-scale.
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、フィルム上に搭載された状態のままでフィル
ム上に搭載された全てのLSIチップを同時に動作させ
るためのテスト信号入力用装置を極めて簡略化でき、テ
スト装置の簡易化を図ることができ、しかも、フィルム
を巻いた状態でも動作が可能になり、比較的狭い場所で
も多数のLSIチップを同時に動作させることが可能に
なる集積回路チップ搭載フィルムを提供することにある
。The present invention has been made to solve the above problems, and its purpose is to input test signals for simultaneously operating all LSI chips mounted on the film while they are still mounted on the film. The equipment can be extremely simplified, the test equipment can be simplified, and it can operate even when the film is wrapped, making it possible to operate a large number of LSI chips at the same time even in a relatively small space. The purpose of the present invention is to provide an integrated circuit chip-mounted film.
[発明の構成]
(課題を解決するための手段)
本発明は、導電材が形成されたフィルム上で導電材の一
部に集積回路チップのパッド部を接続し、複数の集積回
路チップをフィルム上に搭載した集積回路チップ搭載フ
ィルムにおいて、上記導電材は、各集積回路チップ毎に
対応して形成されると共に、各集積回路チップ毎のテス
ト信号入力用導電材同士、電源用導電材同士が共通に接
続されていることを特徴とする。[Structure of the Invention] (Means for Solving the Problems) The present invention connects a pad portion of an integrated circuit chip to a part of the conductive material on a film formed with a conductive material, and connects a plurality of integrated circuit chips to the film. In the integrated circuit chip mounting film mounted above, the conductive material is formed in correspondence with each integrated circuit chip, and the conductive materials for test signal input and the conductive materials for power supply of each integrated circuit chip are formed in correspondence with each other. It is characterized by being commonly connected.
(作用)
フィルム外部から、フィルム上の全ての集積回路チップ
に共通のテスト信号入力用導電材および電源用導電材に
対してテスト信号および電源を供給することにより、フ
ィルム上に搭載された状態のままで全ての集積回路チッ
プを同時に動作させ、フィルム単体でテストを行うこと
が可能になる。(Function) By supplying test signals and power from outside the film to the test signal input conductive material and the power supply conductive material that are common to all integrated circuit chips on the film, the This makes it possible to operate all integrated circuit chips simultaneously and test individual films.
(実施例)
以下、図面を参照して本発明の一実施例を詳細に説明す
る。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第1図(a)、(b)は、集積回路チップ搭載フィルム
の表面および裏面のレイアウトを概略的に示している。FIGS. 1(a) and 1(b) schematically show the layout of the front and back sides of the integrated circuit chip mounting film.
この集積回路チップ搭載フィルムは、従来例のものと同
様に、導電材11が形成されたフィルム10上で、導電
材11の一部にLSIチップ]2のパッド部を接続し、
複数のLSIチップ12・・・をフィルム10上に一定
間隔の配置で搭載し、上記導電材11を各LSIチップ
12毎に対応して形成したものであるが、さらに、本発
明では、上記導電材11における各5
LSIチップ12毎のテスト信号入力用導電材同士、電
源用導電材同士を共通に接続している。This integrated circuit chip mounting film, like the conventional example, connects the pad portion of the LSI chip 2 to a part of the conductive material 11 on the film 10 on which the conductive material 11 is formed, and
A plurality of LSI chips 12... are mounted on the film 10 at regular intervals, and the conductive material 11 is formed correspondingly to each LSI chip 12. The conductive materials for test signal input and the conductive materials for power supply of each of the five LSI chips 12 in the material 11 are commonly connected.
ここで、上記導電材11は、例えばエッチングによりパ
ターン化された導電板状体(以下、導電パターン11と
いう。)が用いられている。そして、各LSIチップ1
2毎の導電パターン11はフィルム10の表面に形成さ
れており、テスト信号入力用の導電パターンや電源用の
導電パターンの共通接続パターン11′はフィルム10
の裏面に形成されており、フィルム両面の対応するバタ
ーン同士がスルーホール13を介して接続されている。Here, as the conductive material 11, a conductive plate-like body (hereinafter referred to as conductive pattern 11) patterned by etching, for example, is used. And each LSI chip 1
A conductive pattern 11 for every 2 is formed on the surface of the film 10, and a common connection pattern 11' of the conductive pattern for test signal input and the conductive pattern for power supply is formed on the surface of the film 10.
Corresponding patterns on both sides of the film are connected to each other via through holes 13.
このようにフィルム10上に搭載されたLSIチップ1
2・・・は、バーンインテストの前あるいは後にポッテ
ィング樹脂とかトランスファモールド等によりパッケー
ジング(封止)され、バーンインテスト後に、LSIチ
ップ12近傍の一部の導電パターン11を含む(スルー
ホール13領域は含まない。)領域で切断され、個々の
集積回路として分離される。LSI chip 1 mounted on film 10 in this way
2... is packaged (sealed) with potting resin, transfer molding, etc. before or after the burn-in test, and after the burn-in test, includes a part of the conductive pattern 11 near the LSI chip 12 (the through-hole 13 area is ) area and separated as individual integrated circuits.
6
上記実施例の集積回路チップ搭載フィルムによれば、フ
ィルム外部から、フィルム10上の全てのLSIチップ
12・・・に共通のテスト信号入力用導電材11′およ
び電源用導電材11′に対してテスト信号および電源を
供給することにより、フィルム10上に搭載された状態
のままで全てのLSIチップ12・・・を同時に動作さ
せ、フィルム単体でテストを行うことが可能になる。6 According to the integrated circuit chip mounting film of the above embodiment, the test signal input conductive material 11' and the power supply conductive material 11' common to all the LSI chips 12 on the film 10 are connected from the outside of the film. By supplying test signals and power to the film 10, it is possible to operate all the LSI chips 12 simultaneously while mounted on the film 10, and to test the film alone.
従って、テスト信号入力用装置を極めて簡略化でき、テ
スト装置の簡易化を図ることができ、しかも、フィルム
10を巻いた状態でも動作が可能になり、比較的狭い場
所でも多数のLSIチップ12・・・を同時に動作させ
ることが可能になる。Therefore, the test signal input device can be extremely simplified and the test equipment can be simplified.Moreover, it is possible to operate even when the film 10 is wrapped, and a large number of LSI chips 12 and 12 can be connected even in a relatively narrow space. ...can be operated simultaneously.
なお、上記実施例におけるパターン化された導電板状体
11は、エッチングに限らず、蒸着、貼り付け等により
形成されたものでもよく、導電材11として線材を用い
る場合でも本発明を適用することができることは言うま
でもない。Note that the patterned conductive plate-like body 11 in the above embodiments is not limited to etching, and may be formed by vapor deposition, pasting, etc., and the present invention can be applied even when a wire is used as the conductive material 11. Needless to say, it can be done.
また、上記実施例では、前記テスト信号入力用導電材や
電源用導電材の共通接続パターン11′は、フィルムの
裏面に形成したが、これらをフイルムの表面あるいは両
面に形成するようにしてもよい。Further, in the above embodiment, the common connection pattern 11' of the conductive material for test signal input and the conductive material for power supply is formed on the back surface of the film, but these may be formed on the surface or both sides of the film. .
[発明の効果]
上述したように本発明によれば、フイルム上に搭載され
た状態のままでフイルム上に搭載された全てのLSIチ
ップを同時に動作させるためのテスト信号入力用装置を
極めて簡略化でき、テスト装置の簡易化を図ることがで
き、しかも、フイルムを巻いた状態でも動作が可能にな
り、比較的狭い場所でも多数のLSIチップを同時に動
作させることが可能になる集積回路チップ搭載フイルム
を実現することができる。[Effects of the Invention] As described above, according to the present invention, the test signal input device for simultaneously operating all the LSI chips mounted on the film while still being mounted on the film is extremely simplified. A film equipped with integrated circuit chips that can simplify test equipment, operate even when the film is wrapped, and allow multiple LSI chips to operate simultaneously even in a relatively small space. can be realized.
第1図(a)および(b)は本発明の集積回路チップ搭
載フイルムの一実施例の表面側および裏面側のレイアウ
トを概略的に示す構成説明図、第2図は従来の集積回路
チップ搭載フイルムの一実施例を示す構成説明図である
。
10・・・フィルム、11・・・導電材(導電ノくタ−
ン)
1 1′
・・・テス
ト信号入力用導電材や電源用
導電材の共通接続パターン、
1
2・・・ L
S
■チップ、
1
3・・・スルーホール。1(a) and 1(b) are structural explanatory diagrams schematically showing the front and back side layouts of an embodiment of the integrated circuit chip-mounted film of the present invention, and FIG. 2 is a conventional integrated circuit chip-mounted film. FIG. 1 is a configuration explanatory diagram showing an example of a film. 10...Film, 11...Conductive material (conductive node)
) 1 1'...Common connection pattern for conductive material for test signal input and conductive material for power supply, 1 2...LS ■chip, 1 3...Through hole.
Claims (3)
集積回路チップのパッド部を接続し、複数の集積回路チ
ップをフィルム上に搭載した集積回路チップ搭載フィル
ムにおいて、 上記導電材は、各集積回路チップ毎に対応して形成され
ると共に、各集積回路チップ毎の対応するテスト信号入
力用導電材同士、電源用導電材同士が共通に接続されて
いることを特徴とする集積回路チップ搭載フィルム。(1) In an integrated circuit chip mounting film in which a pad portion of an integrated circuit chip is connected to a part of the conductive material on a film formed with a conductive material, and a plurality of integrated circuit chips are mounted on the film, the conductive material is , an integrated circuit characterized in that it is formed corresponding to each integrated circuit chip, and that corresponding test signal input conductive materials and power supply conductive materials of each integrated circuit chip are commonly connected. Chip-loaded film.
ることを特徴とする請求項1記載の集積回路チップ搭載
フィルム。(2) The integrated circuit chip mounting film according to claim 1, wherein the conductive material is a patterned conductive plate-like body.
両面または片面に形成されていることを特徴とする請求
項1または2記載の集積回路チップ搭載フィルム。(3) The integrated circuit chip mounting film according to claim 1 or 2, wherein the test signal input conductive material is formed on both or one side of the film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956290A JPH03214637A (en) | 1990-01-19 | 1990-01-19 | Integrated-circuit chip mounting film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956290A JPH03214637A (en) | 1990-01-19 | 1990-01-19 | Integrated-circuit chip mounting film |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214637A true JPH03214637A (en) | 1991-09-19 |
Family
ID=11723734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP956290A Pending JPH03214637A (en) | 1990-01-19 | 1990-01-19 | Integrated-circuit chip mounting film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214637A (en) |
-
1990
- 1990-01-19 JP JP956290A patent/JPH03214637A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285064A2 (en) | Multi-chip module structure | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| JPH03125430A (en) | Integrated circuit device and manufacture thereof | |
| US7579852B2 (en) | Wafer translator having metallization pattern providing high density interdigitated contact pads for component | |
| US4894708A (en) | LSI package having a multilayer ceramic substrate | |
| KR100687687B1 (en) | Multichip Module Packaging Method | |
| JPH03214637A (en) | Integrated-circuit chip mounting film | |
| JPS6379337A (en) | Semicounductor substrate | |
| JPH02267947A (en) | Semiconductor device | |
| JPH04129250A (en) | Thin type hybrid integrated circuit substrate | |
| JPH0230176A (en) | Semiconductor integrated circuit | |
| JPS617657A (en) | Package for multi-chip | |
| JPH02241046A (en) | Manufacture of semiconductor integrated circuit | |
| JPH02116152A (en) | Hybrid integrated circuit device | |
| JPH03205859A (en) | Semiconductor device | |
| JPS6225437A (en) | Multilayer interconnection substrate | |
| KR20060048554A (en) | Integrated circuit package processing method and integrated circuit package | |
| JPH03219664A (en) | Thin film circuit board | |
| JPS617646A (en) | Changing method of hybrid ic | |
| JPH081943B2 (en) | Semiconductor integrated circuit package | |
| JPH04196241A (en) | Wafer burn-in method | |
| JPS63249362A (en) | Package for surface-mounting parts | |
| JPH03142895A (en) | Hybrid integrated circuit mounted board and packaging method based on film carrier technology | |
| JPS632149B2 (en) | ||
| JPH1187909A (en) | Ic connecting apparatus and auxiliary board for connecting ic |