JPH03214637A - 集積回路チップ搭載フィルム - Google Patents
集積回路チップ搭載フィルムInfo
- Publication number
- JPH03214637A JPH03214637A JP956290A JP956290A JPH03214637A JP H03214637 A JPH03214637 A JP H03214637A JP 956290 A JP956290 A JP 956290A JP 956290 A JP956290 A JP 956290A JP H03214637 A JPH03214637 A JP H03214637A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- circuit chip
- conductive materials
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、半導体集積回路の製造段階で複数の集積回路
チップが搭載され、フィルム上の導電材に集積回路チッ
プが電気的に接続されている状態の集積回路チップ搭載
フィルムに係り、特にフイルム上の導電材の回路接続に
関する。
チップが搭載され、フィルム上の導電材に集積回路チッ
プが電気的に接続されている状態の集積回路チップ搭載
フィルムに係り、特にフイルム上の導電材の回路接続に
関する。
（従来の技術）
ＬＳＩ（大規模集積回路）の多ピン、高密度の実装方法
の一つとして、従来、第２図に示すように、導電パター
ン２１が形成されたフィルム（テープ）２０上で導電パ
ターン２１の一部（先端部）上にＬＳＩチップ２２のパ
ッド（端子）部をボンディングにより接続し、複数のＬ
ＳＩチツプ２２・・・をフィルム２０上に一定間隔の配
置で搭載するＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）技術がある。
の一つとして、従来、第２図に示すように、導電パター
ン２１が形成されたフィルム（テープ）２０上で導電パ
ターン２１の一部（先端部）上にＬＳＩチップ２２のパ
ッド（端子）部をボンディングにより接続し、複数のＬ
ＳＩチツプ２２・・・をフィルム２０上に一定間隔の配
置で搭載するＴ Ａ Ｂ （Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄ Ｂｏｎｄｉｎｇ）技術がある。
このようにフィルム２０上に搭載されたＬＳＩチップ２
２・・・は、ポッティング樹脂とかトランスファモール
ド等によりパッケージング（封止）された後、個々の集
積回路に分離される。
２・・・は、ポッティング樹脂とかトランスファモール
ド等によりパッケージング（封止）された後、個々の集
積回路に分離される。
しかし、従来の導電パターン２１は、各ＬＳＩチップ２
２・・・毎に対応して形成されているパターン相互が独
立しているので、バーンインテスト等に際して、フィル
ム２０上に搭載された状態のままで全てのＬＳＩチップ
２２・・・を同時に動作させるためには、各ＬＳＩチッ
プ２２・・・毎に対応して独立したソケット等のテスト
信号入力用装置が必要になり、テスト装置が大規模にな
る。そこで、フィルム２０を複数個に分割し、分割され
たフィルム毎にソケット等を接続することによりテスト
信号入力用装置の数を減らしたり、フィルムのサイズに
合わせた専用のテストラック等を製作したりしているが
、やはりテスト装置が大規模になる。
２・・・毎に対応して形成されているパターン相互が独
立しているので、バーンインテスト等に際して、フィル
ム２０上に搭載された状態のままで全てのＬＳＩチップ
２２・・・を同時に動作させるためには、各ＬＳＩチッ
プ２２・・・毎に対応して独立したソケット等のテスト
信号入力用装置が必要になり、テスト装置が大規模にな
る。そこで、フィルム２０を複数個に分割し、分割され
たフィルム毎にソケット等を接続することによりテスト
信号入力用装置の数を減らしたり、フィルムのサイズに
合わせた専用のテストラック等を製作したりしているが
、やはりテスト装置が大規模になる。
（発明が解決しようとする課題）
上記したように従来の集積回路チップ搭載フィルムは、
フィルム上に搭載された状態のままで全てのＬＳＩチッ
プを同時に動作させるためのテスト信号入力用装置を多
数必要とし、テスト装置が大規模になるという問題があ
る。
フィルム上に搭載された状態のままで全てのＬＳＩチッ
プを同時に動作させるためのテスト信号入力用装置を多
数必要とし、テスト装置が大規模になるという問題があ
る。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、フィルム上に搭載された状態のままでフィル
ム上に搭載された全てのＬＳＩチップを同時に動作させ
るためのテスト信号入力用装置を極めて簡略化でき、テ
スト装置の簡易化を図ることができ、しかも、フィルム
を巻いた状態でも動作が可能になり、比較的狭い場所で
も多数のＬＳＩチップを同時に動作させることが可能に
なる集積回路チップ搭載フィルムを提供することにある
。
の目的は、フィルム上に搭載された状態のままでフィル
ム上に搭載された全てのＬＳＩチップを同時に動作させ
るためのテスト信号入力用装置を極めて簡略化でき、テ
スト装置の簡易化を図ることができ、しかも、フィルム
を巻いた状態でも動作が可能になり、比較的狭い場所で
も多数のＬＳＩチップを同時に動作させることが可能に
なる集積回路チップ搭載フィルムを提供することにある
。
［発明の構成］
（課題を解決するための手段）
本発明は、導電材が形成されたフィルム上で導電材の一
部に集積回路チップのパッド部を接続し、複数の集積回
路チップをフィルム上に搭載した集積回路チップ搭載フ
ィルムにおいて、上記導電材は、各集積回路チップ毎に
対応して形成されると共に、各集積回路チップ毎のテス
ト信号入力用導電材同士、電源用導電材同士が共通に接
続されていることを特徴とする。
部に集積回路チップのパッド部を接続し、複数の集積回
路チップをフィルム上に搭載した集積回路チップ搭載フ
ィルムにおいて、上記導電材は、各集積回路チップ毎に
対応して形成されると共に、各集積回路チップ毎のテス
ト信号入力用導電材同士、電源用導電材同士が共通に接
続されていることを特徴とする。
（作用）
フィルム外部から、フィルム上の全ての集積回路チップ
に共通のテスト信号入力用導電材および電源用導電材に
対してテスト信号および電源を供給することにより、フ
ィルム上に搭載された状態のままで全ての集積回路チッ
プを同時に動作させ、フィルム単体でテストを行うこと
が可能になる。
に共通のテスト信号入力用導電材および電源用導電材に
対してテスト信号および電源を供給することにより、フ
ィルム上に搭載された状態のままで全ての集積回路チッ
プを同時に動作させ、フィルム単体でテストを行うこと
が可能になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図（ａ）、（ｂ）は、集積回路チップ搭載フィルム
の表面および裏面のレイアウトを概略的に示している。
の表面および裏面のレイアウトを概略的に示している。
この集積回路チップ搭載フィルムは、従来例のものと同
様に、導電材１１が形成されたフィルム１０上で、導電
材１１の一部にＬＳＩチップ］２のパッド部を接続し、
複数のＬＳＩチップ１２・・・をフィルム１０上に一定
間隔の配置で搭載し、上記導電材１１を各ＬＳＩチップ
１２毎に対応して形成したものであるが、さらに、本発
明では、上記導電材１１における各５ ＬＳＩチップ１２毎のテスト信号入力用導電材同士、電
源用導電材同士を共通に接続している。
様に、導電材１１が形成されたフィルム１０上で、導電
材１１の一部にＬＳＩチップ］２のパッド部を接続し、
複数のＬＳＩチップ１２・・・をフィルム１０上に一定
間隔の配置で搭載し、上記導電材１１を各ＬＳＩチップ
１２毎に対応して形成したものであるが、さらに、本発
明では、上記導電材１１における各５ ＬＳＩチップ１２毎のテスト信号入力用導電材同士、電
源用導電材同士を共通に接続している。
ここで、上記導電材１１は、例えばエッチングによりパ
ターン化された導電板状体（以下、導電パターン１１と
いう。）が用いられている。そして、各ＬＳＩチップ１
２毎の導電パターン１１はフィルム１０の表面に形成さ
れており、テスト信号入力用の導電パターンや電源用の
導電パターンの共通接続パターン１１′はフィルム１０
の裏面に形成されており、フィルム両面の対応するバタ
ーン同士がスルーホール１３を介して接続されている。
ターン化された導電板状体（以下、導電パターン１１と
いう。）が用いられている。そして、各ＬＳＩチップ１
２毎の導電パターン１１はフィルム１０の表面に形成さ
れており、テスト信号入力用の導電パターンや電源用の
導電パターンの共通接続パターン１１′はフィルム１０
の裏面に形成されており、フィルム両面の対応するバタ
ーン同士がスルーホール１３を介して接続されている。
このようにフィルム１０上に搭載されたＬＳＩチップ１
２・・・は、バーンインテストの前あるいは後にポッテ
ィング樹脂とかトランスファモールド等によりパッケー
ジング（封止）され、バーンインテスト後に、ＬＳＩチ
ップ１２近傍の一部の導電パターン１１を含む（スルー
ホール１３領域は含まない。）領域で切断され、個々の
集積回路として分離される。
２・・・は、バーンインテストの前あるいは後にポッテ
ィング樹脂とかトランスファモールド等によりパッケー
ジング（封止）され、バーンインテスト後に、ＬＳＩチ
ップ１２近傍の一部の導電パターン１１を含む（スルー
ホール１３領域は含まない。）領域で切断され、個々の
集積回路として分離される。
６
上記実施例の集積回路チップ搭載フィルムによれば、フ
ィルム外部から、フィルム１０上の全てのＬＳＩチップ
１２・・・に共通のテスト信号入力用導電材１１′およ
び電源用導電材１１′に対してテスト信号および電源を
供給することにより、フィルム１０上に搭載された状態
のままで全てのＬＳＩチップ１２・・・を同時に動作さ
せ、フィルム単体でテストを行うことが可能になる。
ィルム外部から、フィルム１０上の全てのＬＳＩチップ
１２・・・に共通のテスト信号入力用導電材１１′およ
び電源用導電材１１′に対してテスト信号および電源を
供給することにより、フィルム１０上に搭載された状態
のままで全てのＬＳＩチップ１２・・・を同時に動作さ
せ、フィルム単体でテストを行うことが可能になる。
従って、テスト信号入力用装置を極めて簡略化でき、テ
スト装置の簡易化を図ることができ、しかも、フィルム
１０を巻いた状態でも動作が可能になり、比較的狭い場
所でも多数のＬＳＩチップ１２・・・を同時に動作させ
ることが可能になる。
スト装置の簡易化を図ることができ、しかも、フィルム
１０を巻いた状態でも動作が可能になり、比較的狭い場
所でも多数のＬＳＩチップ１２・・・を同時に動作させ
ることが可能になる。
なお、上記実施例におけるパターン化された導電板状体
１１は、エッチングに限らず、蒸着、貼り付け等により
形成されたものでもよく、導電材１１として線材を用い
る場合でも本発明を適用することができることは言うま
でもない。
１１は、エッチングに限らず、蒸着、貼り付け等により
形成されたものでもよく、導電材１１として線材を用い
る場合でも本発明を適用することができることは言うま
でもない。
また、上記実施例では、前記テスト信号入力用導電材や
電源用導電材の共通接続パターン１１′は、フィルムの
裏面に形成したが、これらをフイルムの表面あるいは両
面に形成するようにしてもよい。
電源用導電材の共通接続パターン１１′は、フィルムの
裏面に形成したが、これらをフイルムの表面あるいは両
面に形成するようにしてもよい。
［発明の効果］
上述したように本発明によれば、フイルム上に搭載され
た状態のままでフイルム上に搭載された全てのＬＳＩチ
ップを同時に動作させるためのテスト信号入力用装置を
極めて簡略化でき、テスト装置の簡易化を図ることがで
き、しかも、フイルムを巻いた状態でも動作が可能にな
り、比較的狭い場所でも多数のＬＳＩチップを同時に動
作させることが可能になる集積回路チップ搭載フイルム
を実現することができる。
た状態のままでフイルム上に搭載された全てのＬＳＩチ
ップを同時に動作させるためのテスト信号入力用装置を
極めて簡略化でき、テスト装置の簡易化を図ることがで
き、しかも、フイルムを巻いた状態でも動作が可能にな
り、比較的狭い場所でも多数のＬＳＩチップを同時に動
作させることが可能になる集積回路チップ搭載フイルム
を実現することができる。
第１図（ａ）および（ｂ）は本発明の集積回路チップ搭
載フイルムの一実施例の表面側および裏面側のレイアウ
トを概略的に示す構成説明図、第２図は従来の集積回路
チップ搭載フイルムの一実施例を示す構成説明図である
。 １０・・・フィルム、１１・・・導電材（導電ノくタ−
ン） １ １′ ・・・テス ト信号入力用導電材や電源用 導電材の共通接続パターン、 １ ２・・・ Ｌ Ｓ ■チップ、 １ ３・・・スルーホール。
載フイルムの一実施例の表面側および裏面側のレイアウ
トを概略的に示す構成説明図、第２図は従来の集積回路
チップ搭載フイルムの一実施例を示す構成説明図である
。 １０・・・フィルム、１１・・・導電材（導電ノくタ−
ン） １ １′ ・・・テス ト信号入力用導電材や電源用 導電材の共通接続パターン、 １ ２・・・ Ｌ Ｓ ■チップ、 １ ３・・・スルーホール。
Claims (3)
- （１）導電材が形成されたフィルム上で導電材の一部に
集積回路チップのパッド部を接続し、複数の集積回路チ
ップをフィルム上に搭載した集積回路チップ搭載フィル
ムにおいて、 上記導電材は、各集積回路チップ毎に対応して形成され
ると共に、各集積回路チップ毎の対応するテスト信号入
力用導電材同士、電源用導電材同士が共通に接続されて
いることを特徴とする集積回路チップ搭載フィルム。 - （２）前記導電材は、パターン化された導電板状体であ
ることを特徴とする請求項１記載の集積回路チップ搭載
フィルム。 - （３）前記テスト信号入力用導電材は、前記フィルムの
両面または片面に形成されていることを特徴とする請求
項１または２記載の集積回路チップ搭載フィルム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956290A JPH03214637A (ja) | 1990-01-19 | 1990-01-19 | 集積回路チップ搭載フィルム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP956290A JPH03214637A (ja) | 1990-01-19 | 1990-01-19 | 集積回路チップ搭載フィルム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03214637A true JPH03214637A (ja) | 1991-09-19 |
Family
ID=11723734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP956290A Pending JPH03214637A (ja) | 1990-01-19 | 1990-01-19 | 集積回路チップ搭載フィルム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03214637A (ja) |
-
1990
- 1990-01-19 JP JP956290A patent/JPH03214637A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0285064A2 (en) | Multi-chip module structure | |
| US7808092B2 (en) | Semiconductor device with a plurality of ground planes | |
| JPH03125430A (ja) | 集積回路装置の製造方法 | |
| US7579852B2 (en) | Wafer translator having metallization pattern providing high density interdigitated contact pads for component | |
| US4894708A (en) | LSI package having a multilayer ceramic substrate | |
| KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
| JPH03214637A (ja) | 集積回路チップ搭載フィルム | |
| JPS6379337A (ja) | 半導体基板 | |
| JPH02267947A (ja) | 半導体装置 | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| JPH0230176A (ja) | 半導体集積回路 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPH02241046A (ja) | 半導体集積回路の製造方法 | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JPH03205859A (ja) | 半導体装置 | |
| JPS6225437A (ja) | 多層配線基板 | |
| KR20060048554A (ko) | 집적 회로 패키지 처리 방법 및 집적 회로 패키지 | |
| JPH03219664A (ja) | 薄膜配線基板 | |
| JPS617646A (ja) | ハイブリツドｉｃの変更方法 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH04196241A (ja) | ウエハバーン・イン方法 | |
| JPS63249362A (ja) | 表面実装部品用パツケ−ジ | |
| JPH03142895A (ja) | フィルムキャリア技術を利用した混成集積回路実装方法 | |
| JPS632149B2 (ja) | ||
| JPH1187909A (ja) | Ｉｃ接続装置及びｉｃ接続用補助基板 |