JPH03216588A - Standard time clocking apparatus - Google Patents
Standard time clocking apparatusInfo
- Publication number
- JPH03216588A JPH03216588A JP1281990A JP1281990A JPH03216588A JP H03216588 A JPH03216588 A JP H03216588A JP 1281990 A JP1281990 A JP 1281990A JP 1281990 A JP1281990 A JP 1281990A JP H03216588 A JPH03216588 A JP H03216588A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- oscillator
- counting
- reference time
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 230000010355 oscillation Effects 0.000 abstract description 8
- 230000006870 function Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Electric Clocks (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル回路に利用する。本発明は計測機器の
基準時間時計に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention is applied to digital circuits. The present invention relates to a reference time clock for measuring instruments.
本発明は発振器を内蔵し基準時間を算出する基準時間時
計装置において、
その発振器の製造偏差に対応する値を減算カウンタの設
定値として不揮発メモリに記憶しておくことにより、
内部の発振周波数の製造偏差に影響されることなく基準
時間を出力できるようにし、精度を高めたものである。The present invention provides a reference time clock device that includes a built-in oscillator and calculates a reference time, and by storing a value corresponding to the manufacturing deviation of the oscillator in a non-volatile memory as a set value of a subtraction counter, the internal oscillation frequency can be manufactured. This allows the standard time to be output without being affected by deviations, increasing accuracy.
従来、この種の基準時間時計装置は内蔵発振器の周波数
精度を高め、これを分周することにより基準時間を算出
していた。Conventionally, this type of reference time clock device has calculated the reference time by increasing the frequency accuracy of a built-in oscillator and dividing the frequency.
上述した従来の基準時間時計装置は、精度の高い発振周
波数と高安定した周波数とをもとに加算分周されている
ため、絶対時間に対して追従性がなく、発振器が設計値
に近くないとそれが時計の誤差を拡大する欠点があり、
また、固体差によるバラツヰを発振周波数の精度以外に
は規定することができない欠点があった。The conventional reference time clock device described above performs addition and division based on a highly accurate oscillation frequency and a highly stable frequency, so it does not have the ability to track absolute time and the oscillator is not close to the designed value. This has the disadvantage of increasing the clock error,
In addition, there was a drawback that variations due to individual differences could not be defined by anything other than the accuracy of the oscillation frequency.
すなわち、内部発振器は変動は温度制御等により小さく
制御できるが、製造偏差による誤差を小さくすることが
できなかった。That is, although fluctuations in the internal oscillator can be controlled to be small by temperature control or the like, errors due to manufacturing deviations cannot be reduced.
本発明はこのような欠点を除去するもので、内部で生成
する基準時間の精度を高め、内部の発振周波数のバラツ
キに影響されずに基準時間の設定ができる装置を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention aims to eliminate these drawbacks, and aims to provide a device that improves the accuracy of the internally generated reference time and allows the reference time to be set without being affected by variations in the internal oscillation frequency. .
本発明は、内部発振器と、この内部発振器の出力をクロ
ック信号として減算計数を行う減算カウンタとを備え、
この減算カウンタの計数開始から終了までを基準時間出
力とする基準時間時計装置において、前記減算カウンタ
に設定する初期値を前記内部発振器の製造偏差にしたが
って設定する設定手段を備えたことを特徴する。The present invention includes an internal oscillator and a subtraction counter that performs subtraction counting using the output of the internal oscillator as a clock signal,
The reference time clock device whose reference time output is from the start to the end of counting of the subtraction counter is characterized by comprising a setting means for setting an initial value to be set in the subtraction counter in accordance with a manufacturing deviation of the internal oscillator.
前記設定手段は、標準となる外部発振器を接続する端子
と、この端子に与えられるクロック信号を所定値まで計
数する外部発振器用加算カウンタと、前記内部発振器の
出力を計数する内部発振器用加算カウンタと、前記外部
発振器用加算カウンタが所定値に達したときに前記内部
発振器用加算カウンタの計数を停止させる手段と、この
手段により計数が停止されたときの内部発振器用加算カ
ウンタの計数値を記憶する不揮発メモリと、この不揮発
性メモリの記憶内容を各基準時間の出力毎に前記減算カ
ウンタに与える手段とを含み、前記停止させる手段は、
外部より与えられるスタート信号によりセットされ、前
記外部発振器用加算カウンタが所定値を計数したときに
リセットされ、出力が前記外部発振器用加算カウンタの
動作制御人力および前記内部発振器用加算カウンタの動
作制御人力に与えられたフリップフロツプを含むことが
できる。The setting means includes a terminal for connecting a standard external oscillator, an external oscillator addition counter that counts clock signals applied to this terminal up to a predetermined value, and an internal oscillator addition counter that counts the output of the internal oscillator. , means for stopping counting of the internal oscillator adding counter when the external oscillator adding counter reaches a predetermined value, and storing the counted value of the internal oscillator adding counter when counting is stopped by this means. The stopping means includes a non-volatile memory and means for applying the stored contents of the non-volatile memory to the subtraction counter for each output of each reference time, and the stopping means includes:
It is set by a start signal given from the outside, and is reset when the addition counter for the external oscillator counts a predetermined value, and the output is the human power that controls the operation of the addition counter for the external oscillator and the human power that controls the operation of the addition counter for the internal oscillator. can include a flip-flop given to
初期値設定時に端子を介して接続された外部発振器およ
びスタートスイッチから高い精度で安定した周波数の発
振クロックおよびスタート指示信号を受けると、外部発
振器用加算カウンタが基準時間に相当するカウント値ま
での加算カウントを行ない、同時に内部発振器用加算カ
ウンタが加算カウントを実行する。外部発振器用加算カ
ウンタの基準時間相当のカウント満了時に内部発振器用
加算カウンタの加算カウントを停止させ、このときの値
を不揮発メモリに格納してその値を減算カウンタに設定
し、この減算カウンタの設定値からゼロまでのカウント
に要する時間を基準時間とする。When setting the initial value, when receiving a highly accurate and stable frequency oscillation clock and start instruction signal from the external oscillator and start switch connected via the terminal, the external oscillator addition counter starts adding up to the count value corresponding to the reference time. At the same time, the internal oscillator addition counter performs addition counting. When the addition counter for the external oscillator completes the count corresponding to the reference time, stop the addition count of the addition counter for the internal oscillator, store the value at this time in non-volatile memory, set that value to the subtraction counter, and set the subtraction counter. The time required to count from the value to zero is the reference time.
これにより、内部で生成する基準時間の精度を高めるこ
とができ、内部の発振周波数のバラツキに影響されるこ
となく基準時間を設定することができる。This makes it possible to improve the accuracy of the internally generated reference time, and to set the reference time without being affected by internal oscillation frequency variations.
次に、本発明実施例を図面に基づいて説明する。 Next, embodiments of the present invention will be described based on the drawings.
図は本発明実施例の構成を示すブロック図である。The figure is a block diagram showing the configuration of an embodiment of the present invention.
本発明実施例は、内部発振器10と、この内部発振器1
0の出力をクロック信号として減算計数を行う減算カウ
ンタ9とを備え、さらに、減算カウンタ9に設定する初
期値を内部発振器の製造偏差にしたがって設定する基準
時間制御部8を備え、設定手段には、標準となる外部発
振器1を接続する端子11と、この端子11に与えられ
るクロック信号を所定値まで計数する外部発振器用加算
カウンク3と、内部発振器10の出力を計数する内部発
振器用加算カウンタ6と、外部発振器用加算カウンタ3
が所定値に達したときに内部発振器用加算カウンタ6の
計数を停止させる手段と、この手段により計数が停止さ
れたときの内部発振器用加算カウンタ6の計数値を記憶
する不揮発メモリ7と、この不揮発メモリ7の記憶内容
を各基準時間の出力毎に減算カウンタ9に与える手段と
を含み、停止させるスタートフリップフロップ4は、外
部スタートスイッチ2より与えられるスタート信号によ
りセットされ、外部発振器用加算カウンタ3が所定値を
計数したときにリセットされ、出力が外部発振器用加算
カウンタ3の動作制御入力および内部発振器用加算カウ
ンタ6の動作制御人力に与えられたスタートフリップフ
ロップ4を含む。The embodiment of the present invention includes an internal oscillator 10 and an internal oscillator 1.
The setting means includes a subtraction counter 9 that performs subtraction counting using the output of 0 as a clock signal, and a reference time control section 8 that sets an initial value to be set in the subtraction counter 9 according to manufacturing deviation of the internal oscillator. , a terminal 11 for connecting a standard external oscillator 1, an external oscillator addition counter 3 that counts the clock signal applied to this terminal 11 up to a predetermined value, and an internal oscillator addition counter 6 that counts the output of the internal oscillator 10. and external oscillator addition counter 3
means for stopping the counting of the internal oscillator addition counter 6 when the count reaches a predetermined value; a non-volatile memory 7 for storing the counted value of the internal oscillator addition counter 6 when counting is stopped by this means; The start flip-flop 4 is set by a start signal given from the external start switch 2, and is set by a start signal given from the external start switch 2, and is set by a start signal given from the external start switch 2. 3 includes a start flip-flop 4 which is reset when the counter 3 counts a predetermined value and whose output is given to the operation control input of the addition counter 3 for the external oscillator and the operation control input of the addition counter 6 for the internal oscillator.
外部発振器1からは、基準となるクロックが内部に供給
され、スタートスイッチ2の制御により外部発振器用加
算カウンタ3が加算カウントを行う。基準時間に相当す
るカウント値までカウントを行いカウントを満了すると
、完了信号S1が送出され、スタートフリップフロップ
4に停止がかけられ、同時に書込み制御部5に通知され
る。A reference clock is supplied internally from the external oscillator 1, and an external oscillator addition counter 3 performs addition counting under the control of the start switch 2. When counting is completed to a count value corresponding to the reference time, a completion signal S1 is sent out, the start flip-flop 4 is stopped, and the write control unit 5 is notified at the same time.
内部発振器用加算カウンタ6は、内部発振器10のクロ
ックで動作し、外部発振器用加算カウンタ3と同時にカ
ウントを始め同時に停止する。この内部発振器用加算カ
ウンタ6のカウント値を書込み制御部5の制御のもとて
不揮発メモリ7に記憶させ、その情報を基準時間制御部
8が、減算カウンタ9に設定し、そのカウント値がゼロ
となるときに基準時間出力S2を送出する。以後このよ
うな設定と基準時間出力の繰り返しを行うことにより時
計機能として動作することができる。The internal oscillator addition counter 6 operates with the clock of the internal oscillator 10, and starts counting at the same time as the external oscillator addition counter 3 and stops at the same time. The count value of this internal oscillator addition counter 6 is stored in the nonvolatile memory 7 under the control of the write control unit 5, and the reference time control unit 8 sets this information in the subtraction counter 9 so that the count value becomes zero. When this happens, the reference time output S2 is sent out. Thereafter, by repeating such settings and outputting the reference time, it can operate as a clock function.
以上説明したように本発明によれば、内部の発振周波数
のバラッキに影響されることなく基準時間を設定するこ
とができ、精度を高めることができる効果がある。As explained above, according to the present invention, the reference time can be set without being affected by variations in internal oscillation frequency, and the accuracy can be improved.
図は本発明実施例の構成を示すブロック図。
1・・・外部発振器、2・・・スタートスイッチ、3・
・・外部発振器用加算カウンタ、4・・・スタートフリ
ップフロップ、5・・・書込み制御部、6・・・内部発
振器用加算カウンタ、7・・・不揮発メモリ、8・・・
基準時間制御部、9・・・減算カウンタ、10・・・内
部発振器、11・・・端子、S1・・・完了信号、S2
・・・基準時間出力。The figure is a block diagram showing the configuration of an embodiment of the present invention. 1...External oscillator, 2...Start switch, 3.
...Additional counter for external oscillator, 4.Start flip-flop, 5.Write control unit, 6.Additional counter for internal oscillator, 7.Nonvolatile memory, 8.
Reference time control unit, 9... Subtraction counter, 10... Internal oscillator, 11... Terminal, S1... Completion signal, S2
...Reference time output.
Claims (1)
行う減算カウンタと を備え、 この減算カウンタの計数開始から終了までを基準時間出
力とする基準時間時計装置において、前記減算カウンタ
に設定する初期値を前記内部発振器の製造偏差にしたが
って設定する設定手段を備えた ことを特徴する基準時間時計装置。 2、前記設定手段は、 標準となる外部発振器を接続する端子と、 この端子に与えられるクロック信号を所定値まで計数す
る外部発振器用加算カウンタと、前記内部発振器の出力
を計数する内部発振器用加算カウンタと、 前記外部発振器用加算カウンタが所定値に達したときに
前記内部発振器用加算カウンタの計数を停止させる手段
と、 この手段により計数が停止されたときの内部発振器用加
算カウンタの計数値を記憶する不揮発メモリと、 この不揮発メモリの記憶内容を各基準時間の出力毎に前
記減算カウンタに与える手段と を含む請求項1記載の基準時間時計装置。 3、前記停止させる手段は、 外部より与えられるスタート信号によりセットされ、前
記外部発振器用加算カウンタが所定値を計数したときに
リセットされ、出力が前記外部発振器用加算カウンタの
動作制御入力および前記内部発振器用加算カウンタの動
作制御入力に与えられたフリップフロップを含む 請求項2記載の基準時間時計装置。[Claims] 1. A reference time clock device comprising an internal oscillator and a subtraction counter that performs subtraction counting using the output of the internal oscillator as a clock signal, and whose reference time output is from the start to the end of counting of the subtraction counter. A reference time clock device according to claim 1, further comprising a setting means for setting an initial value to be set in the subtraction counter in accordance with a manufacturing deviation of the internal oscillator. 2. The setting means includes a terminal for connecting a standard external oscillator, an external oscillator addition counter that counts the clock signal applied to this terminal up to a predetermined value, and an internal oscillator addition counter that counts the output of the internal oscillator. a counter; means for stopping counting of the internal oscillator adding counter when the external oscillator adding counter reaches a predetermined value; and means for stopping counting of the internal oscillator adding counter when counting is stopped by this means. 2. The reference time clock device according to claim 1, further comprising: a nonvolatile memory for storing data; and means for applying the stored contents of the nonvolatile memory to the subtraction counter each time each reference time is output. 3. The stopping means is set by a start signal given from the outside, is reset when the external oscillator addition counter counts a predetermined value, and outputs an output from the operation control input of the external oscillator addition counter and the internal 3. The reference time clock device according to claim 2, further comprising a flip-flop applied to an operation control input of the oscillator addition counter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1281990A JPH03216588A (en) | 1990-01-22 | 1990-01-22 | Standard time clocking apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1281990A JPH03216588A (en) | 1990-01-22 | 1990-01-22 | Standard time clocking apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03216588A true JPH03216588A (en) | 1991-09-24 |
Family
ID=11815998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1281990A Pending JPH03216588A (en) | 1990-01-22 | 1990-01-22 | Standard time clocking apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03216588A (en) |
-
1990
- 1990-01-22 JP JP1281990A patent/JPH03216588A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2284286A (en) | Electronic timekeeping device with reduced adjustment data storage requirement | |
| JPH03216588A (en) | Standard time clocking apparatus | |
| JPS62240824A (en) | thermometer | |
| US4110966A (en) | Electronic timepiece with stop watch | |
| CN113063992A (en) | Timing circuit and timing method for measuring time difference between two pulse signals | |
| JP2648003B2 (en) | Timer counter | |
| SU536599A1 (en) | Pulse number dividing device | |
| SU1101752A1 (en) | Uhf power digital meter | |
| JPS6110231Y2 (en) | ||
| JPS5866892A (en) | Electronic timepiece with temperature compensation | |
| JPS6233394Y2 (en) | ||
| JPS6032625Y2 (en) | timing circuit | |
| SU1589078A1 (en) | Device for measuring temperature | |
| JPS63316685A (en) | Phase reference signal forming circuit apparatus | |
| JPS6227911Y2 (en) | ||
| JP3128802B2 (en) | Delay device | |
| SU1168957A1 (en) | Information input device | |
| JPS6395546A (en) | Detecting system for runaway of microprocessor | |
| JPS628159B2 (en) | ||
| JPS60242329A (en) | Temperature measuring circuit | |
| JPH0134390B2 (en) | ||
| JPH04194776A (en) | Measuring circuit for time lag | |
| JPS62272334A (en) | Watchdog timer | |
| JPS61288259A (en) | Microcomputer | |
| JPH0325784A (en) | Memory element |