JPH03217171A - 高圧レギュレータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、高圧レギュレータ装置に関し、特にＣＲＴの
ガラス壁をはさんで構成されたコンデンサをレギュレー
タ装置の応答性を改善するために用いる方法に関する． ［従来の技術］ テレビジョン受像機あるいはＣＲＴディスプレイ装置等
においてＣＲＴに高電圧を供給するために高圧レギュレ
ータ装置が用いられている。高圧レギュレータ装置は、
ＣＲＴのアノード電流が画面の明るさ等に応じて変動す
ると、ラスクの大きさが変化しあるいはフォーカスの変
化を生ずるため、動的にも高い安定化能力を要求される
。

第３図は、従来のＣＲＴディスプレイ装置等に用いられ
ている高圧レギュレータ装置を示す。同図の装置は、制
御電圧■。によってその出力電圧を調整可能な高圧出力
回路１と、高圧出力■１を分圧するための分圧回路を構
成する抵抗ＲＸ，Ｒ，と、誤差増幅器３と、制御回路５
と等によつて構成される。

この高圧レギュレータ装置においては、高圧出力回路１
の出力電圧ＶＨか抵抗Ｒｘ　，ＲＹによって分圧されて
検出電圧■，が生成され誤差増幅器３の負極性入力端子
に印加される。誤差増幅器３の正極性入力端子には基準
電圧ＶＲか印加されており、誤差増幅器３はこれらの電
圧■，および■８を比較して両者の差に対応する出力を
制御回路５に入力する。制御回路５はこの誤差増幅器３
の出力電圧に応じて制御信号■。を生成し高圧出力回路
の制御入力端子に印加する。高圧出力電圧Ｖ１が例えば
ＣＲＴのアノード電極に供給されているものとし、例え
ば該ＣＲＴの画面の明るさが明るくなるとアノード電流
か増加し高圧出力ＶＨが低下する。これにより、検出電
圧■，も低下し制＃回路５は制御信号Ｖ。の電圧レベル
を例えば上昇させて高圧出力Ｖ．を上昇させる方向に制
御する。これにより高圧出力ＶＨの安定化が図られる。

　第３図の装置においては、高圧出力■１は例えば２５
ＫＶであり、これに対して検出電圧Ｖｄは数Ｖとなって
いる。このため、分圧回路を構成する抵抗Ｒ　　，Ｒｖ
の比率は非常に大きく、Ｘ 特に抵抗ＲＸは通常数百ＭΩとされる。このため、通常
抵抗Ｒｘに並列に小容量のスピードアップコンデンサＣ
ｘを接続してレギュレータ装置の応答性の改善か図られ
る。また、コンデンサＣ，は誤差増幅器３の入力容量に
必要に応じて付加されるものであり、フィードバック回
路のノイズ除去等の働きをなすものである。

［発明が解決しようとする課題コ ところが、第３図の装置においては、分圧帰還抵抗ＲＸ
に並列に接続されるスピードアップコンデンサは極めて
高耐圧のものが必要となり、レギュレータ装置の価格が
上昇すると共に占有スベスか大きくなるという不都合が
あった。また、通常高圧出力回路１の出力端子には平滑
用の高耐圧コンデンサか接続されているため、この高耐
圧平滑用コンデンサの他に前述の高耐圧スピードアップ
コンデンサを用いることは前述の不都合、即ち装置の価
格上昇および占有スペースの増大、を助長することとな
る。

従って、本発明の目的は、前述の従来例の装置における
問題点に鑑み、高圧レギュレータ装置において、スピー
ドアップコンデンサをＣＲＴガラス壁を利用して構成し
レギュレータ装置の価格上昇および占有容積の増大を防
止しながら応答性を改善することにある。

［課題を解決するための手段］ 本発明に係わる高圧レギュレータ装置は、高圧発生回路
と、インピーダンス素子により該高圧発生回路の出力電
圧を分圧しかつ帰還する分圧帰還回路と、該分圧帰還回
路の出力にもとづき制御信号を生成して前記高圧発生回
路の出力電圧を調整する制御回路とを有し、調整された
高電圧をＣＲＴに供給するものである。そして、前記Ｃ
ＲＴのガラス壁内面の高電圧導電部と該高電圧導電部に
対向して前記ＣＲＴのカラス壁外面に電極を設けること
により高圧コンデンサを構成し、この高圧コンデンサを
前記分圧帰還回路の帰還用インピダンス素子に並列接続
している。

５ ［作用〕 上述の構成においては、高圧発生回路の出力電圧が前記
分圧帰還回路によって低電圧に分圧されて制御回路に入
力される。制御回路はこの分圧されな電圧にもとづき制
御信号を生成して高圧発生回路の出力電圧を調整する。

これにより、高圧発生回路から調整された高圧出力電圧
がＣＲＴに供給される。そして、このような動作におい
て、前記ＣＲＴのカラス壁をはさんで構成された高圧コ
ンデンサが前記分圧帰還回路の帰還用インピーダンス素
子に接続されスピードアップコンデンサとして作用する
。このため、前記高圧出力電圧の調整の応答特性が高速
化される。そして、スピードアップコンデンサとしてＣ
ＲＴの壁面を利用したから、別個の独立した高圧コンデ
ンサを必要とぜず、従って、高圧レギュレータ装置の占
有容積を縮小しかつ低価格化を図ることができる。

［実施例］ 以下、図面により本発明の実施例を説明する。

第１図は、本発明の１実施例に係わる高圧レギュ６ レータ装置のｇＸｑを示す６同図の装置は、第３図の従
来のレギュレータ装置におけるスピードアップコンデン
サＣｘに代えてＣＲＴ７の壁面に構成した高圧コンデン
サＣ８を用いたものである。ＣＲＴ７には通常アノード
電極９が設けられており、このアノード電極からＣＲ．
Ｔ７のガラス壁内面に構成された高圧導電膜１１に高電
圧が印加されている。従って、ＣＲＴ７の高圧導電膜１
１に対向してＣＲＴ７のカラス壁外面に小さな金属片を
外部電極１３として張り付けることにより、ガラスとい
う好適な誘電体をはさんで高圧コンデンサを構成するこ
とかできる。しかもこの外部電極１３を分圧抵抗Ｒ　と
ＲＹとの接続点に接続するだけＸ で分圧帰還抵抗Ｒ　とコンデンサＣｘとを並列接Ｘ 続した回路を構成できる。尚、外部電極１３はＣＲＴ７
のガラス壁外面に、例えば蒸着、接着剤による張り付け
、その他いかなる方法によって取り付けてもよい。

第２図は、本発明の他の実施例に係わる高圧レギュレー
タ装置の構成を詳細に示すものである。

同図の装置は、トランジスタＱｌ，Ｑ２，Ｑ３Ｑ４、ダ
イオードＤＩ，Ｄ２，結合トランスＴ１、フライバック
トランスＴ２、コンデンサｃｉ，ｃ２，　Ｃ３，ＣＹ、
抵抗Ｒｌ．Ｒ２，Ｒ３，Ｒ．ｘ，Ｒ，、演算増幅器１９
、そして第１図で説明したようなＣＲＴのガラス壁をは
さんで構成されたスピードアップコンデンサＣ×等によ
って構成される。

トランジスタＱ２、タイオードＤ１、コンデンサＣ１、
フライバックトランスＴ２、高圧整流用ダイオードＤ２
、平滑コンデンサ０２等は一般的な高圧発生回路を構成
する。高圧発生回路の構成部品の内フライバックトラン
スＴ２、高圧ダイオドＤ２、平滑コンデンサＣ２および
分圧帰還用抵抗Ｒｘは例えば高圧出力回路ユニット１７
として一体化されている。トランジスタＱ１のベースは
入力端子ＩＮに、コレクタは結合トランス］゛１の１次
コイルの一端に接続され、エミツタは接地されている。

結合トランスＴ１の１次コイルの他端は電源十Ｖｃｃに
接続されており、２次コイルの一端はトランジスタＱ２
のべ〜スに接続され他端は接地されている。トランジス
タＱ２のエミッタは接地され、コレクタはフライバック
トランスＴ２の１次コイルＮ１の一方の端子Ｐ１に接続
されている。該端子Ｐ１とグランド間にはタンパダイオ
ードＤ１およびコンデンサＣ１が並列接続されている。

フライバックトランスＴ２の２次コイルＮ２の一端はダ
イオードＤ２を介して高圧出力端子Ｐ２に接続され、該
出力端子Ｐ２はＣＲＴのアノード９を介して内部導電膜
１１に接続されている６２次コイルＮ２の他端は端子Ｐ
４を介して接地されている。コンデンサＣ２が前記出力
端子Ｐ２とグランド間に接続されている。該出力端子Ｐ
２にはさらに抵抗Ｒ　の一端が接続され、該抵抗ＲＸの
Ｘ 他端は端子２３を介して抵抗Ｒ，の一端に接続されてい
る。抵抗ＲＹの他端は接地されている。抵抗Ｒ　にはコ
ンデンサＣ，が並列接続されている。

Ｙ 抵抗Ｒ　およびＲ，は分圧帰還回路を構成し、こＸ の分圧帰還回路の出力点Ｐ３は誤差増幅器を桶成９ する演算増幅器１９の正極性入力端子に接続されている
。演算増幅器１つの負極性入力端子は基準電圧十■，。

ｆに接続されている．演算増幅器１９の出力はトランジ
スタＱ３のベースに接続され、かつ前記負極性入力端子
はさらに抵抗Ｒ３を介してトランジスタＱ３のエミッタ
に接続されている。

トランジスタＱ３のエミッタは抵抗Ｒ２を介して接地さ
れ、コレクタはトランジスタＱ４のベースおよび抵抗Ｒ
１を介して電源十Ｂに接続されている。フライバックト
ランスＴ２の１次コイルＮ１の一端Ｐ５は制御用トラン
ジスタＱ４のエミッタコレクタ回路を介して電源電圧十
Ｂに接続されている。トランジスタＱ４のエミッタはコ
ンデンサＣ３を介して接地されている。

このような回路において、高圧出力回路ユニット１７に
おける分圧帰還用抵抗ＲＸと並列に前述の高圧コンデン
サＣＸが接続されている点に注目すべきである。この高
圧コンデンサＣＸは、ＣＲＴのカラス壁１５の内部導電
ＩＩ！１１と外部電極１３によって構成されている。内
部導電膜１１はＣ１０ Ｒ．Ｔのアノード９を介して高圧出力回路ユニットの出
力端子Ｐ２に接続されている。

第２図のレギュレータ装置においては、入力端子ＩＮに
例えばデューティ５０％の水平同期パルスが印加される
。これにより、トランジスタＱ１がオンオフされ、ドラ
イブトランスＴ１を介してトランジスタＱ２もオン才フ
する。そしてトランジスタＱ２がオン状態からオフ状態
になった時に周知の如くフライバックトランスＴ２の１
次コイルＮ１の一端Ｐ１にフライバックパルスか発生す
る。このフライバックパルスのピーク電圧は例えばＩＫ
Ｖ程度であり、このフライバックパルスかフライバック
トランスＴ２によって数１０ＫＶに昇圧されダイオード
Ｄ２およびコンデンサＣ２を含む整流平滑回路によって
直流化されて出力端子Ｐ２に高汗出力電圧ＶＨが発生す
る。この高圧出力電圧■１は例えば２５ＫＶ程度の電圧
値を有しＣＲＴのアノード９を介して内部導電膜１１そ
の他に供給される。

上述の高圧出力電圧■　は高抵抗Ｒｘおよび抵Ｈ １１ 抗Ｒ，で楕成される分圧回路によって分圧されて例えば
数■の検出電圧■，が生成され演算増幅器１９の正極性
入力端子に印加される。これによって、該検出電圧■　
と基準電圧十Ｖ，。ｆとの差にｄ 対応する電圧が演算増幅器１９およびトランジスタＱ３
を介して制御用トランジスタＱ４のベースに印加される
。従って、例えはＣＲＴによる表示画面の明るさが増大
して高圧出力電圧■。か低下すると演算増幅器】９の出
力電圧が低下し、トランジスタＱ３のコレクタ電圧か上
昇し、トランジスタＱ４のエミッタ電圧も上昇する。こ
れにより、高圧発生回路に供給される電源電圧が上昇し
フライバックパルスの振幅か増大する。従って高圧出力
電圧ｖＦＩが増大する方向に調整される。高圧出力電圧
Ｖ１が上昇した場合には同様の動作によって逆にこれを
低下させるよう調整が行なわれる。

このような高圧出力電圧の調整動作において、分圧帰還
用抵抗ＲＸに並列に接続されたスピードアップコンデン
サＣｘのため、電圧調整動作の応答性が改善されること
は前述のとおりである．そ１２ して、スピードアップコンデンサＣｘの値はＣ　Ｘ　Ｒ
　ｘ　＝　Ｃ　Ｙ　Ｒ　Ｙ となるように選択することにより的確な調整動作を行な
わせることができる．このため、Ｃｘの値は通常数１　
０ＰＦもあれば充分である。

［発明の効果Ｊ 以上のように、本発明によれば、もともとＣＲＴに備わ
っている高圧導電膜およびガラス壁を利用することによ
り高耐圧のスピードアップコンデンサを構成することが
可能となり、特別余分な高耐圧コンデンサを用いること
なく高圧レギュレータ装置の回路性能を向上させること
ができる。また、装置の占有容積を減少させかつ価格を
低下させることができる。

【図面の簡単な説明】

第１図は、本発明の１実施例に係わる高圧レギュレータ
装置の概略を示すブロック回路図、第２図は、本発明の
他の実施例に係わる高圧レギュレータ装置の詳細を示す
電気回路図、そして１３ 第３図は、従来の高圧レギュレ を示すブロック回路図である。 夕装置の概略 １：高圧出力回路、　３：誤差増幅器、５：制御回路、
　７：ＣＲＴ、 ９：アノード、　　１１：内部高圧導電膜、１３：外部
電極、　１５：ガラス壁、 １７：高圧出力回路ユニット、 １９：演算増幅器、 ＲＸ，Ｒ，，，Ｒ，，Ｒｌ，Ｒ２，Ｒ３：抵抗、Ｃｘ，
ＣＹ，ＣＩ，Ｃ２，Ｃ３　：コンデンサ、Ｑｌ．Ｑ２，
Ｑ３，Ｑ４　：　｝ランジスタ、ＤＩ，Ｄ２：ダイオー
ド、 Ｔ１：結合トランス、 Ｔ２：フライバックトランス。

Claims (1)

1. 【特許請求の範囲】 １、制御信号に応じてその出力電圧を調整可能な高圧発
   生回路と、インピーダンス素子により該高圧発生回路の
   出力電圧を分圧しかつ帰還する分圧帰還回路と、該分圧
   帰還回路の出力にもとづき前記制御信号を生成する制御
   回路とを有し、調整された高電圧をＣＲＴに供給する高
   圧レギュレータ装置であって、 前記ＣＲＴのガラス壁内面の高電圧導電部と該高電圧導
   電部に対向して前記ＣＲＴのガラス壁外面に設けられた
   電極とによって構成されるコンデンサを具備し、このコ
   ンデンサを前記分圧帰還回路の帰還用インピーダンス素
   子に並列接続することにより前記高圧出力電圧の調整を
   高速化したことを特徴とする高圧レギュレータ装置。