JPH03218109A - Sound signal compressor - Google Patents
Sound signal compressorInfo
- Publication number
- JPH03218109A JPH03218109A JP2014531A JP1453190A JPH03218109A JP H03218109 A JPH03218109 A JP H03218109A JP 2014531 A JP2014531 A JP 2014531A JP 1453190 A JP1453190 A JP 1453190A JP H03218109 A JPH03218109 A JP H03218109A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- signal
- level
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005236 sound signal Effects 0.000 title claims abstract description 51
- 238000001514 detection method Methods 0.000 claims abstract description 46
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006835 compression Effects 0.000 description 12
- 238000007906 compression Methods 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001934 delay Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
Description
本発明は、音声信号、楽音信号などの音響信号のダイナ
ミックレンジを変更する音響信号コンプレンサ装置に関
する。The present invention relates to an acoustic signal compressor device that changes the dynamic range of an acoustic signal such as an audio signal or a musical tone signal.
【従来技術]
従来、この種の装置はアナログ信号処理を利用しており
、入力アナログ信号を電圧制御型増幅器に入力するとと
もに、前記入力アナログ信号のエンベロープ(包絡線)
を整流回路及び積分回路によって検出して、前記増幅器
のゲインを前記検出エンベロープで制御することにより
、入力アナログ信号のダイナミックレンジを変更するよ
うにしていた。
【発明が解決しようとする課題1
しかるに、上記従来の装置にあっては、アナログ信号処
理を利用しているため、整流回路及び積分回路を構成す
る各回路素子、電圧制御型増幅器などの精度を高めるこ
とが難しく、高精度のダイナミックレンジの変更が望め
なかった。また、従来の装置では、エンベロープ検出に
は遅れがあるので、電圧制御型増幅器で実際に振幅が制
御される信号と、エンベロープ検出された信号との間に
時間的なずれが生じ、この時間的なずれも前記高精度の
ダイナミックレンジの変更を難しくしていた。かかる場
合、電圧制御型増幅器の前段にBBDなどのアナログ遅
延素子を配設することも考えられるが、エンベロープ検
出における遅延時間の正確な把握が難しいとともに、ア
ナログ遅延素子の誤差も起因して、この場合も、高精度
のダイナミックレンジの変更は難しかった。
一方、近年、各種音響機器においては、ディジタル信号
処理を行うものが多くなっており,この場合には、音響
信号がディジタル表現されているので、このディジタル
表現された音響信号を用いて、同信号をデイジタル表現
のままでダイナミックレンジを変更することが望まれて
いた。
本発明は上記問題及び背景の基になされたもので、その
目的は、ディジタル的に音響信号のダイナミックレンジ
を変更するとともに、同変更を高精度で行う音響信号コ
ンプレッサ装置を提供することにある。
【課題を解決するための手段]
上記目的を達成するために、第1の発明(上記請求項1
に係る発明)は,音響信号を表す入力ディジタル信号を
ディジタル的に所定時間だけ遅延するディジタル遅延手
段と、入力デイジタル信号のレベル値をディジタル的に
検出するデイジタルレベル検出手段と、デイジタル遅延
手段の出力に接続され同遅延手段からのデイジタル信号
とデイジタルレベル検出手段により検出されたレベル値
に対応した値とをデイジタル演算して出力するディジタ
ル演算手段とにより、音響信号コンプレツサ装置を構成
したことにある。
また,第2の発明(上記請求項2に係る発明)は、音響
信号をリニア表示する入力デイジタル信号をディジタル
的に所定時間だけ遅延するデイジタル遅延手段と、入力
デイジタル信号のレベル値をディジタル的に検出して同
レベル値を対数表示して出力するディジタルレベル検出
手段と、デイジタル遅延手段の出力に接続され同遅延手
段からのデイジタル信号とデイジタルレベル検出手段か
らの対数表示されたレベル値に対応した値とをディジタ
ル演算して出力するディジタル演算手段とにより、音響
信号コンプレッサ装置を構成したことにある。
さらに、第3の発明(上記請求項3に係る発明)は、前
記第1又は第2の発明に係る音響信号コンプレッサ装置
において,ディジタルレベル検出手段とディジタル演算
手段との間に介装されて同レベル検出手段からのレベル
値を所望の比率で変更制御して同演算手段に供給するレ
ベル変更手段を設けたことにある。
【発明の作用及び効果]
上記のように構成した第1の発明においては、音響信号
の瞬時値を表すディジタル信号が入力されると、ディジ
タルレベル検出手段が該入力ディジタル信号のレベル値
をディジタル的に検出し、ディジタル演算手段がデイジ
タル遅延手段からのディジタル信号と前記検出レベル値
に対応した値とをディジタル演算して出力する。かかる
場合、入力ディジタル信号のレベル値が小さくなるに従
って、同信号に大きな値が乗算されるような演算がなさ
れれば、入力ディジタル信号のダイナミックレンジが圧
縮されて出力されるようになる。また、この場合、ディ
ジタルレベル検出手段がレベル検出に要する時間はディ
ジタル信号処理のために正確に把握でき、かつディジタ
ル遅延手段による信号の遅延時間も正確に管理できるの
で.ディジタル遅延手段が、デイジタルレベル検出手段
にてレベル検出に要する時間だ番九 入力ディジタル信
号を遅延するようにすれば、レベル検出されたディジタ
ル信号に対して検出レベルに対応した値の演算を正確に
施すことができる。
そして、このような遅延、検出及び演算は全てディジタ
ル処理されるとともに、前述のように、レベル検出され
たディジタル信号に対して検出レベルに対応した値の演
算を正確に施すことができるので、上記従来技術のよう
な回路素子の精度、遅延時間の精度などに起因した誤差
がディジタル信号に含まれることがなくなり、第1の発
明によれば、高精度なディジタル音響信号のダイナミッ
クレンジの変更が実現できる。
また,第2の発明は前記第1の発明とほぼ同様に動作す
るが、この第2発明においては、入力デイジタル信号が
リニア表示されており、デイジタルレベル検出手段が入
力ディジタル信号のレベル値をディジタル的に検出して
同レベル値を対数表示して出力するとともに、ディジタ
ル演算手段がディジタル遅延手段からのディジタル信号
と前記対数表示されたレベル値に対応した値とをディジ
タル演算するので、ディジタル音響信号におけるダイナ
ミックレンジの可変制御が対数表現(デシベル表現)で
行われるようになる。
その結果、第2の発明によれば、前記第1の発明の効果
に加えて、デイジタル音響信号のダイナミックレンジの
可変制御が信号レベルの広範囲に渡ってなされるように
なるとともに、人間の聴覚に対応した制御がなされるよ
うになる。
さらに、第3の発明においては、レベル変更手段がディ
ジタルレベル検出手段からのレベル値を所望の比率で変
更制御してディジタル演算手段に供給するので、入力デ
ィジタル信号に対する圧縮率が種々に変更制御される。
その結果、第3の発明によれば、前記第1及び第2の発
明の効果に加えて、ダイナミックレンジの可変制御に自
由度が増し、種々の音響機器への対応、音響信号に対す
る種々の効果の付加が可能となって、当該音響信号コン
プレッサ装置の用途が広がる。
【実施例】
以下、本発明の一実施例を図面を用いて説明すると、第
1図は同実施例に係る音響信号コンプレツサ装置をブロ
ック図により示している。
この装置は、ディジタル遅延回路1 0. ディジタ
ルレベル検出回路20、圧縮率設定回路30、乗算器4
0及びディジタル演算回路50からなり、音声信号、楽
音信号などの音響信号の各瞬時値を時系列で表すディジ
タル音響信号を入力するとともに、同信号のダイナミッ
クレンジを変更して出力する。なお、ディジタル音響信
号は前記各瞬時値を「2の補数」でリニア表示してなり
、例えば16ビントで構成されている。
ディジタル遅延回路10は16ビットのシフトレジスタ
で構成されており、入力ディジタル音響信号を遅延して
ディジタル演算回路50へ出力する。かかる場合,前記
シフトレジスタのステージ数は、同レジスタにシフト制
御のために加えられるクロック信号(図示しない)の周
波数と、ディジタルレベル検出回路20及び乗算器40
でそれらの処理に要する時間とに応じて決められるもの
で、ディジタル演算回路50にて入力ディジタル音響信
号に同信号の検出レベルに基づき形成したレベル制御デ
ータが演算さ九るように設計される。
ディジタルレベル検出回路20は、第2図にその詳細が
示されているように、絶対値回路21を有する。絶対値
回路21は15個のエクスクルーシブオア回路E X
O R I” E X O R + sからなり、各エ
クスクルーシブオア回路E X O R +〜E X
O R +5は各一方の入力に入力ディジタル音響信号
の最上位ビットMSBを入力し、かつ各他方の入力に同
音響信号の最上位ビットMSEを除く各ビットをそれぞ
れ入力している6 これにより,正の入力ディジタル音
響信号、例えばrooo・・・01」 (16ビット)
は最上位ビットMSBを除く 「00・・・01J
(15ビット)の信号として出力される。
また,負の入カディジタル音響信号,例えば「111・
・IOJ (16ビット)は最上位ビットMSBを除
くとともに、同ビットMSB以外を反転した「OO・・
・OIJ (15ビット)の信号として出力される。
この絶対値回路21にて絶対値変換(全波整流)された
入力ディジタル音響信号は、エンコーダ22、シフタ2
3及びインバータ回路群24からなるリニア/対数変換
回路により、入カディジタル音響信号を対数(デシベル
)表示したデータに変換される。エンコーダ22は絶対
値回路21からの出力の最大値「11・・・IIJ
(15ビット)をOデシベルと見なし、同出力を浮動小
数点表示した対数変換データの指数部を3ビントで表示
して出力する。すなわち、このエンコーダ22は、前記
15ビットのデータを上位から順に見て初めて「1」が
現れるビット位置をX番目とすると、前記15ビットの
データをrX−IJを表す3ビットのデータに変換する
ように論理回路で構成されている。なお、この3ビット
のデータは、 「OOOJ. rooIJ ro10
J・・・rl 1 1jの顕に、O, −6, −
12・・・−42デシベルを表すものとなる。これによ
り,前記15ビットのデータは次のように変換される。
r111111111・・・1」〜r10000000
0・・・O」 → roto」r011111111・
・・1」〜r010000000・・・0」 → 「0
01」r001111111・1」〜r0010000
00・・・0」 → 「010」r000111111
・・1」〜r00010000.o・・・0」 → 「
011」r000000011・・・1」〜r0000
00010・・・0」 → rlllJシフタ23は
浮動小数点表示した対数変換データの仮数部を3ビット
で表示して出力するもので,絶対値回路21からの15
ビットのデータをエンコーダ22からの3ビットのデー
タ値分上位側ヘビットシフトすることによってその出力
の最上位ビットMSBが必ず「1」となるようにし、か
っその上位2ビット目〜4ビット目の3ビットのデータ
を出力する。例えば、前記r111111111・・・
1」〜r 100000000・・・0」はビットシフ
トされずに、上位2〜4ビット目のrlll」〜「00
0」の3ビットデータが出力され、また前記r0001
11111・・・1」〜r000100000・・・0
」は3ビントシフトされて、上位2〜4ビット目のrl
llJ〜「000」の3ビットデータが出力される。
もちろん,かかる場合、絶対値回路21からの15ビッ
トのデータを、エンコーダ22からの出力値より「1」
だけ大きなビット数だけ上位側シフトして、上位3ビッ
トを出力するようにしてもよい。
シフタ23からの3ビットの仮数部データはインバータ
回路#24を介してエンコーダ22からの3ビットの出
力データと合体されて、6ビントのレベルデータとして
出力される。インバータ回路群24はインバータ回11
r I NV+. I NV2. I Nv3で構成さ
れており、シフタ23からの各ビット出力を反転して出
力する。このようにインバータ回路群24で前記仮数部
データを反転するのけ次のような理由による。
すなわち、前述のように、指数部データの作成にあたっ
ては、r l 1 +− 1・・1」〜r 1000・
・・0」のデータ値をOデシベル、r0111・・・1
」〜ro100・・・0」のデータ値を−6デシベル、
r0011・・1」〜rooio・・・O」のデータ値
を−12デシベルなどとなるように変換し、シフタ23
からは仮数部データとして、最上位ビン}MSBの「1
」を削除したrlll」〜rooOJのデータ値が常に
出力ざれるようにした。かかる場合、この仮数部データ
の表示は、第3図の−6デシベル以下の三角形状のハン
チング部分を、O〜−6デシベルの三角形状のハッチン
グ部分に写して見ていることに等しい。一方、前記O〜
−6デシベルの部分を拡大した第4図に示すように、シ
フタ23から出力された仮数部に関し、絶対値の最も小
さな値としてのOデシベル(レベルとしては最大)はr
l 1 1Jにより表され、また絶対値の最も大きな値
としての−6デシベル(レベルとしては最小)はroO
OJとして表され、シフタ23の出力は負のデシベル表
示としては反対の変化方向を示している。そこで、イン
バータ回路群24により0〜−6デシベルの値がroo
]から「111」まで原に変化するように直線近似がな
されて、指数部データとの整合をとるようにしている。
なお、このような説明からも理解できる通り、前記指数
部及び仮数部からなる6ビットのレベルデータは、入力
ディジタル音響信号の絶対レベルが小さくなるに従って
,絶対値が大きくなる負のデシベル値で表されている。
この6ビットのレベルデータにはroooOJからなる
4ビットのディジタルデータが下位側にて付加され、す
なわち前記6ビットのレベルデータが10ビットに拡張
されて減算器25aの一方の入力に供給される。減算器
25aはデイジタルフィルタ25の一部を構成するもの
で、lステージ10ビットのシフトレジスタからなる遅
延回路25b(制御クロックは省略)からのレベルデー
タを減算して乗算器25cに供給する。デイジタルフィ
ルタ25は、これらの回路25a〜25cの他に、加算
器25dを備えており、同加算器25dは乗算器25.
cの出力と遅延回路25bの出力とを加算して遅延回路
25bの入力に供給する。
このディジタルフィルタ25は減算器25aの出力をハ
イパス出力とし、かつ加算器25dの出力をローバス出
力とするもので、乗算器25cに供給される利得係数g
により入力信号に対するローバス出力のカットオフ周波
数特性が変更制御されるようになっている。すなわち、
利得係数gが大きくなるに従って、ディジタルフィルタ
25のローパス特性におけるカットオフ周波数が大きく
なるようになっている。
減算器2’5aの出力は正負判別回路26aに接続され
ている。この正負判別回路26aは比較器により構成さ
れ、減算器25aによる減算結果が正であるか負である
かを判定して出力する。利得メモリ26bは正負判別回
路26aに制御されて乗算器25cに利得係数gを供給
するものであり、前記判定結果が負のとき所定の大きな
利得係数g1を乗算器25cに供給し、かつ前記判定結
果が正のとき所定の小さな利得係数g2(g+>g2)
を乗算器25cに供給する。その結果、入力デイジタル
音響信号の絶対レベルが上昇するときには、ディジタル
フィルタ25のローバス特性におけるカントオフ周波数
は第5図の実線に示すように高くなって、エンベロープ
検出の追従が速くなる。また、前記音響信号の絶対レベ
ルが下降するときには、前記カットオフ周波数は第5図
の2点鎖線に示すように低くなって、エンベロープ検出
の追従が鈍くなる。これは、前記エンコーダ22、シフ
タ23及びインバータ回路群24により対数表示された
レベルデータは負のデシベル値を表しているものの、同
データの負を表すサインビットは省略されているからで
ある。
このようにして検出されたエンベロープを表−す1oビ
ットのディジタルデータは、第1図に示すように、デイ
ジタルレベル検出回路20からレベルデータとして出力
されて、乗算器40に供給される。なお、かかる場合、
ディジタルレベル検出回路20内にて負のデシベル値を
表すものとして扱われていたレベルデータ(ただし、負
を表すサインピットは省略)は、同検出回路20から出
力された時点から正の値として扱われる。これは、入力
ディジタル音響信号の絶対レベルが小さいために、絶対
値が大きくなる負のデシベル表示のレベルデータを正の
値としてそのまま扱うことにより、入力レベルの小さな
音響信号のレベルを増加させ、かつ入力レベルの大きな
音響信号のレベルを減少させて、音響信号のダイナミッ
クレンジを変更する当該音響信号コンプレッサ装置を簡
単に実現するためである。乗算器40はこの供給された
レベルデータに圧縮率設定回路30から供給される圧縮
率制御データを乗算してディジタル演算回路50へ出力
する。圧縮率設定回路30は、圧縮率を設定する操作子
と、同操作子の操作位置に応じた圧縮率制御データを出
力するデータ出力回路とを内蔵している。
ディジタル演算回路50はディジタル遅延回路10から
の16ビットのディジタル音響信号のレベルを乗算器4
0からの10ビットのレベルデータ(デシベル表示)分
だけ引き上げて出力するもので、第6図に示すように、
乗算器51、加算器52及びシフタ53からなる。
乗算器51及び加算器S2はレベルデータの仮数部に関
する演算を担当するもので、乗算器51は、ディジタル
遅延回路10からの16ビットのディジタル音饗信号に
,ディジタルレベル検出回路20から乗算器40を介し
て供給される10ビットのレベルデータのうちの7ビッ
トの仮数部を乗算して出力する。加算器52は前記16
ビットのディジタル音響信号と前記乗算器40の乗算結
果とを加算して出力する。その結果、ディジタル音饗信
号のレベルが、第7図に示すように、0〜6,6〜12
・・・デシベル間の各増分値を表す仮数部分だけ、すな
わちリニア表示で1〜2倍分だけ線形近似により引き上
げられる。
シック53はレベルデータの指数部に関する演算を担当
するもので、加算器52の加算結果を、前記10ビット
のレヘルデータのうちの3ビットの指数部により表され
た値に対応したビット数分だけ上位側ヘシフトして出力
する。例えば,同指数部がro00J (Oデシベル
)を表していれば、加算器17からのディジタル音響信
号がそのまま出力される。また、同指数部がro11J
(18デシベル)を表していれば、加算器17から
のディジタル音響信号は3ビット上位側ヘシフトされ、
すなわちリニア表示で8倍されて出力される。すなわち
、このシフト演算により、加算器17からのディジタル
音響信号のレベルは、前記3ビットの指数部により、O
デシベルから42デシベルまで6デシベルずつ、すなわ
ちリニア表示で1,2,4・・・128倍まで引き上げ
られる。
上記のように構成した実施例によれば、ディジタル音響
信号が入力されると、同音響信号はディジタル遅延回路
10及びディジタルレベル検出回路20に供給される。
このディジタル音響信号はディジタル遅延回路10によ
り所定時間遅延されるとともに、ディジタルレベル検出
回路20によりエンベロープ検出される。そして、ディ
ジタル演算回路50が、前記エンベロープを表すレベル
データに応じて、前記遅延された入力ディジタル音響信
号のレベルを変更することにより、入力ディジタル音響
信号のダイナミックレンジを変更制御する。この場合、
これらの信号処理は全てデイジタルに行われるとともに
、デイジタル遅延回路10の遅延時間はデイジタルレベ
ル検出回路20及び乗算器40の演算に要する時間に設
定されいるので、エンベロープ検出されたデイジタル音
響信号に対してレベル変更処理が正確に施されるように
なる。その結果、回路素子の精度、遅延時間の精度など
に起因した誤差がデイジタル信号に含まれることがなく
なり、高精度なディジタル音響信号のダイナミックレン
ジの変更が実現できる。
また、前記エンベロープの検出においては、デイジタル
レベル検出回路20内にて,絶対値回路21が入力ディ
ジタル音響信号にアナログ信号処理の全波整流に相当す
る処理を施した後、エンコーダ22,シフタ23及びイ
ンバータ回路群24が前記処理後の入力ディジタル音響
信号をその最大レベルをOデシベルとする浮動小数点を
用いた対数表示データに変換し、ディジタルフィルタ2
5が正負判別回路26a及び利得メモリ26bにより制
御されて、ローバス特性におけるカットオフ周波数を入
力音響信号の変化方向に応じて変更制御することにより
、入カディジタル音饗信号のエンベロープを検出する。
その結果、前記エンベロープ検出が簡単な回路構成によ
り実現できるとともに、同エンベロープ検出値はデシベ
ル表示されているので、入カデイジタル音響信号のダイ
ナミックレンジが大きくても少ないビント数で、かつ人
間の聴感に対応した形で表現される。
また、前記デイジタルレベル検出回路20からのエンベ
ロープを表すレベルデータは、乗算器40にて、圧縮率
設定回路30からの圧縮率制御データに基づき可変制御
された後、ディジタル演算回路50にてディジタル遅延
回路10からのディジタル音響信号のレベル制御に利用
されて、同演算回路50からは前記圧縮率制御データに
応じてダイナミックレンジの圧縮されたディジタル音響
信号が得ら九る。すなわち、第8図の実線で示すような
ダイナミックレンジを有する入力ディジタル音響信号は
、同図の破線,一点鎖線,2点鎖線などに示すようなダ
イナミックレンジに変更されて出力されるようになる。
これにより、種々の音響機器への対応、音響信号に対す
る種々の効果の付加が可能となって、当該音響信号コン
プレツサ装置の用途が広がる。
なお、上記実施例においては、デイジタルレベル検出回
路20にてリニア表示のデータを対数(デシベル)表示
に変換する場合、仮数部に関しては、インバータ回路群
24(第2図)を用いて線形近似するようにしたが、第
9図に示すように、同回路群24に代えてリニア/対数
変換テーブル24aを用いることにより、仮数部に関す
るデータに関してもリニア表示のデータを対数(デシベ
ル)表示に変換するようにしてもよい。また、上記実施
例においては、デイジタル演算回路50にて対数(デシ
ベル)表示のデータをリニア表示に変換する場合に、仮
数部に関しては、乗算器51(第6図)を用いて線形近
似するようにしたが、第10図に示すように、同乗算器
51の前段に対数/リニア変換テーブル54を設けるこ
とにより、仮数部に関しても対数(デシベル)表示のデ
ータをリニア表示に変換するようにしてもよい。これら
により、上記実施例の線形近似による誤差がなくなり、
当該音響信号コンプレッサ装置の精度がより良好になる
。
また、上記実施例においては、正負判別回路26a(第
2図)により入力ディジタル音響信号の上昇及び下降を
検出するようにしたが、第11図に示すように、同判別
回路26aに代えて、ディジタルフィルタ25への入力
データと、同データを1ビットだけ遅延する遅延回路2
6cの出力との大小を、比較器26dにて比較すること
により前記上昇及び下降を検出するようにしてもよい。
次に、上記実施例及びその変形例に係る音響信号コンプ
レッサ装置の適用例について説明しておく。
第12図は本願発明に係る音響信号コンプレッサ装置1
00をディジタルオーディオシステムに組み込んだ例を
示すもので,同装置100はディスク、テープ等のデイ
ジタル式のオーディオ信号源101からのディジタル音
響信号を入力するとともに、そのダイナミックレンジを
変更して出力する。この音響信号コンプレンサ装置10
0にはD/A変換器102が接続されており、同変換器
102は前記ダイナミックレンジの変更されたディジタ
ル音響信号をアナログ音響信号に変換して、アンプ10
3を介してスピーカ104へ供給するとともに、テープ
レコーダ105に出力する。これによれば、音響信号源
の種類、場所、用途などに応じて、オーディオ信号[1
01からの音響信号をそのダイナミックレンジを変更し
てスピーカ104から発音させることができるとともに
、テープレコーダ105に新たに記録できる。
また、第13図は前記音響信号コンプレツサ装置100
を電子楽器に適用した例を示すもので、同装置100は
、鍵盤などの演奏操作子111の操作に応じて楽音信号
形成回路112から発生されるディジタル楽音信号のダ
イナミックレンジを変更して出力する。このダイナミッ
クレンジの変更されたディジタル楽音信号はD/A変換
器113にてアナログ楽音信号に変換され、アンプ11
4を介してスビーカ115に供給され、同スビーカ11
5から楽音として発音される。これにより、楽音信号形
成回路112にて形成された楽音信号に特異な音響効果
が付加される。
さらに、第14図は前記音響信号コンプレッサ装置10
0を電気楽器に適用した例を示すもので、同装置100
は、ギターなどの楽器本体121の弦振動をビックアッ
プするビックアップ装置122にA/D変換器123を
介して接続されている。
A/D変換器123は前記ビックアップ信号をディジタ
ル音響信号に変換して音響信号コンプレッサ装置100
へ供給する。音響信号コンプレンサ装置100は前記デ
ィジタル音響信号のダイナミックレンジを変更してD/
A変換器124に出力し、D/A変換器124は前記ダ
イナミックレンジを変更したディジタル音響信号をアナ
ログ音響信号に変換して、アンプ125を介してスビー
カ126に供給する。これにより、スピーカ126から
は、前記ビックアップ信号のダイナミックレンジを変更
した楽器音が発音され、同ビックアンプ信号に特異な音
響効果が付加される。[Prior Art] Conventionally, this type of device utilizes analog signal processing, in which an input analog signal is input to a voltage-controlled amplifier, and an envelope of the input analog signal is input to a voltage-controlled amplifier.
is detected by a rectifying circuit and an integrating circuit, and the gain of the amplifier is controlled by the detection envelope, thereby changing the dynamic range of the input analog signal. [Problem to be Solved by the Invention 1] However, since the above-mentioned conventional device uses analog signal processing, the accuracy of each circuit element constituting the rectifier circuit and the integrating circuit, the voltage-controlled amplifier, etc. It was difficult to increase the dynamic range, and it was not possible to change the dynamic range with high precision. In addition, in conventional devices, there is a delay in envelope detection, so there is a time lag between the signal whose amplitude is actually controlled by the voltage-controlled amplifier and the envelope-detected signal. This difference also made it difficult to change the dynamic range with high precision. In such a case, it may be possible to place an analog delay element such as a BBD in the front stage of the voltage-controlled amplifier, but it is difficult to accurately grasp the delay time in envelope detection, and errors in the analog delay element also cause this problem. Even when changing the dynamic range with high precision was difficult. On the other hand, in recent years, many types of audio equipment have been performing digital signal processing, and in this case, since the audio signal is expressed digitally, the same signal It was desired to change the dynamic range while retaining the digital representation. The present invention was made based on the above problems and background, and an object thereof is to provide an audio signal compressor device that digitally changes the dynamic range of an audio signal and performs the same change with high precision. [Means for solving the problem] In order to achieve the above object, the first invention (claim 1 above)
The invention relates to digital delay means for digitally delaying an input digital signal representing an acoustic signal by a predetermined time, digital level detection means for digitally detecting the level value of the input digital signal, and an output of the digital delay means. The acoustic signal compressor device is constituted by a digital calculation means connected to the delay means for digitally calculating and outputting the digital signal from the delay means and a value corresponding to the level value detected by the digital level detection means. Further, the second invention (the invention according to claim 2) includes digital delay means for digitally delaying an input digital signal by a predetermined time for linearly displaying the acoustic signal, and digital delay means for digitally delaying the input digital signal by a predetermined time. A digital level detecting means for detecting and outputting the same level value in logarithmic representation, and a digital delay means that is connected to the output of the digital delay means and corresponds to the digital signal from the delay means and the logarithmically represented level value from the digital level detecting means. The acoustic signal compressor device is constructed by digital calculation means for digitally calculating and outputting the values. Furthermore, a third invention (the invention according to claim 3) is a sound signal compressor device according to the first or second invention, in which a digital level detection means and a digital calculation means are interposed between the digital level detection means and the digital calculation means. A level changing means is provided which controls and changes the level value from the level detecting means at a desired ratio and supplies it to the calculating means. Effects and effects of the invention] In the first invention configured as described above, when a digital signal representing an instantaneous value of an acoustic signal is input, the digital level detection means digitally converts the level value of the input digital signal. The digital calculation means digitally calculates the digital signal from the digital delay means and a value corresponding to the detection level value and outputs the result. In such a case, as the level value of the input digital signal becomes smaller, if an operation is performed in which the same signal is multiplied by a larger value, the dynamic range of the input digital signal will be compressed and output. Furthermore, in this case, the time required for level detection by the digital level detection means can be accurately grasped for digital signal processing, and the signal delay time by the digital delay means can also be accurately managed. If the digital delay means delays the input digital signal according to the time required for level detection by the digital level detection means, the value corresponding to the detected level can be accurately calculated for the level-detected digital signal. can be administered. All of these delays, detections, and calculations are digitally processed, and as mentioned above, it is possible to accurately calculate the value corresponding to the detection level on the level-detected digital signal. Errors caused by the precision of circuit elements, precision of delay time, etc., as in the prior art, are no longer included in the digital signal, and according to the first invention, it is possible to change the dynamic range of the digital acoustic signal with high precision. can. Further, the second invention operates in substantially the same manner as the first invention, but in this second invention, the input digital signal is displayed linearly, and the digital level detection means digitally displays the level value of the input digital signal. At the same time, the digital calculation means digitally calculates the digital signal from the digital delay means and the value corresponding to the logarithmically displayed level value, so that the digital acoustic signal is Variable control of the dynamic range is now performed using logarithmic expression (decibel expression). As a result, according to the second invention, in addition to the effects of the first invention, the dynamic range of the digital acoustic signal can be controlled over a wide range of signal levels, and the human auditory sense Corresponding controls will now be in place. Furthermore, in the third invention, the level changing means changes and controls the level value from the digital level detecting means at a desired ratio and supplies it to the digital calculation means, so that the compression ratio for the input digital signal can be controlled to change in various ways. Ru. As a result, according to the third invention, in addition to the effects of the first and second inventions, the degree of freedom in variable control of the dynamic range is increased, and it is possible to adapt to various audio devices and achieve various effects on audio signals. can be added, expanding the uses of the acoustic signal compressor device. Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a block diagram of an acoustic signal compressor device according to the embodiment. This device includes a digital delay circuit 10. Digital level detection circuit 20, compression ratio setting circuit 30, multiplier 4
0 and a digital arithmetic circuit 50, it inputs a digital audio signal representing the instantaneous values of audio signals such as audio signals and musical tone signals in time series, and changes the dynamic range of the signal and outputs it. Incidentally, the digital acoustic signal is formed by linearly displaying each instantaneous value using "two's complement", and is composed of, for example, 16 bits. The digital delay circuit 10 is composed of a 16-bit shift register, and delays the input digital audio signal and outputs the delayed signal to the digital arithmetic circuit 50. In such a case, the number of stages of the shift register depends on the frequency of a clock signal (not shown) applied to the register for shift control, the digital level detection circuit 20 and the multiplier 40.
The digital processing circuit 50 is designed to calculate level control data formed on the input digital audio signal based on the detection level of the signal. The digital level detection circuit 20 has an absolute value circuit 21, as shown in detail in FIG. The absolute value circuit 21 has 15 exclusive OR circuits EX
Each exclusive OR circuit consists of EXOR circuits EXOR+~EX
O R +5 inputs the most significant bit MSB of the input digital audio signal to each one input, and inputs each bit of the same audio signal except the most significant bit MSE to each other input. 6 As a result, Positive input digital audio signal, e.g. rooo...01'' (16 bits)
excludes the most significant bit MSB “00...01J
(15 bits) signal. In addition, negative input digital acoustic signals, such as "111.
・IOJ (16 bits) excludes the most significant bit MSB, and inverts the bits other than MSB, ``OO...
- Output as OIJ (15 bits) signal. The input digital acoustic signal subjected to absolute value conversion (full wave rectification) in this absolute value circuit 21 is sent to an encoder 22 and a shifter 2.
3 and an inverter circuit group 24, the input digital acoustic signal is converted into data expressed in logarithms (decibels). The encoder 22 outputs the maximum value "11...IIJ" from the absolute value circuit 21.
(15 bits) is regarded as O decibels, and the exponent part of the logarithmic conversion data, which is a floating point representation of the same output, is displayed in 3 bits and output. That is, this encoder 22 converts the 15-bit data into 3-bit data representing rX-IJ, assuming that the X-th bit position is the bit position where "1" appears for the first time when looking at the 15-bit data from the highest order. It is composed of logic circuits. Note that this 3-bit data is “OOOJ. rooIJ ro10
J...rl 1 1j, O, -6, -
12...-42 decibels. As a result, the 15-bit data is converted as follows. r111111111...1''~r10000000
0...O” → roto” r011111111・
...1"~r010000000...0" → "0
01"r001111111・1"~r0010000
00...0” → “010” r000111111
・・1”~r00010000. o...0" → "
011"r000000011...1"~r0000
00010...0'' → The rllllJ shifter 23 outputs the mantissa part of the logarithm conversion data expressed as a floating point in 3 bits.
By bit-shifting the bit data to the upper side by the 3-bit data value from the encoder 22, the most significant bit MSB of the output is always "1", and the upper 2nd to 4th bits of the parentheses are Outputs 3-bit data. For example, the r111111111...
1"~r 100000000...0" is not bit-shifted, and the upper 2nd to 4th bits rllll"~"00
0'' 3-bit data is output, and the r0001
11111...1''~r000100000...0
” is shifted by 3 bints and the rl of the 2nd to 4th high-order bits is
3-bit data from llJ to "000" is output. Of course, in such a case, the 15-bit data from the absolute value circuit 21 is set to "1" from the output value from the encoder 22.
Alternatively, the upper three bits may be output by shifting the upper bits by a larger number of bits. The 3-bit mantissa data from the shifter 23 is combined with the 3-bit output data from the encoder 22 via an inverter circuit #24, and is output as 6-bit level data. The inverter circuit group 24 is the inverter circuit 11
r I NV+. INV2. It is composed of I Nv3 and inverts each bit output from the shifter 23 and outputs it. The reason for inverting the mantissa data in the inverter circuit group 24 is as follows. That is, as mentioned above, when creating the exponent part data, r l 1 +- 1..1'' ~ r 1000.
...0" data value is O decibel, r0111...1
"~ro100...0" data value -6 dB,
Convert the data values of "r0011...1" to "rooio...O" to -12 decibels, etc., and transfer the data values to the shifter 23.
As the mantissa data, the most significant bin} MSB “1
The data value of ``rllll''~rooOJ is always output. In such a case, the display of the mantissa data is equivalent to viewing the triangular hunting part of -6 decibels or less in FIG. 3 onto the triangular hatching part of O to -6 decibels. On the other hand, the O~
As shown in FIG. 4, which is an enlarged view of the -6 dB part, the smallest absolute value of the mantissa output from the shifter 23 is O dB (the maximum level) is r
l 1 1J, and -6 decibels as the largest absolute value (minimum level) is roO
OJ, the output of shifter 23 shows the opposite direction of change as a negative decibel display. Therefore, the inverter circuit group 24 converts the value of 0 to -6 decibels into roo
] to "111", a linear approximation is performed so that the value changes from "111" to "111" to match the exponent part data. As can be understood from this explanation, the 6-bit level data consisting of the exponent and mantissa parts is expressed as a negative decibel value whose absolute value increases as the absolute level of the input digital audio signal decreases. has been done. To this 6-bit level data, 4-bit digital data consisting of roooOJ is added on the lower side, that is, the 6-bit level data is extended to 10 bits and supplied to one input of the subtracter 25a. The subtracter 25a constitutes a part of the digital filter 25, and subtracts the level data from the delay circuit 25b (control clock is omitted) consisting of an l-stage 10-bit shift register and supplies the result to the multiplier 25c. In addition to these circuits 25a to 25c, the digital filter 25 includes an adder 25d, and the adder 25d includes a multiplier 25.
The output of c and the output of the delay circuit 25b are added and supplied to the input of the delay circuit 25b. This digital filter 25 uses the output of the subtracter 25a as a high-pass output and the output of the adder 25d as a low-pass output, and uses the gain coefficient g supplied to the multiplier 25c.
The cutoff frequency characteristic of the low bass output with respect to the input signal is controlled to change. That is,
As the gain coefficient g becomes larger, the cutoff frequency in the low-pass characteristic of the digital filter 25 becomes larger. The output of the subtracter 2'5a is connected to a positive/negative discrimination circuit 26a. The positive/negative determining circuit 26a is constituted by a comparator, and determines whether the result of subtraction by the subtracter 25a is positive or negative and outputs the result. The gain memory 26b is controlled by the positive/negative discrimination circuit 26a to supply a gain coefficient g to the multiplier 25c, and when the determination result is negative, it supplies a predetermined large gain coefficient g1 to the multiplier 25c, and the determination result is negative. When the result is positive, a predetermined small gain coefficient g2 (g+>g2)
is supplied to the multiplier 25c. As a result, when the absolute level of the input digital acoustic signal increases, the cant-off frequency in the low-pass characteristic of the digital filter 25 becomes higher as shown by the solid line in FIG. 5, and the envelope detection follows faster. Further, when the absolute level of the acoustic signal decreases, the cutoff frequency becomes lower as shown by the two-dot chain line in FIG. 5, and the tracking of the envelope detection becomes slower. This is because, although the level data expressed logarithmically by the encoder 22, shifter 23, and inverter circuit group 24 represents a negative decibel value, the sign bit representing the negative value of the data is omitted. The 10-bit digital data representing the envelope thus detected is output as level data from the digital level detection circuit 20 and supplied to the multiplier 40, as shown in FIG. In such cases,
The level data that was treated as representing a negative decibel value within the digital level detection circuit 20 (however, the sign pit representing negative is omitted) is treated as a positive value from the time it is output from the same detection circuit 20. be exposed. This is because the absolute level of the input digital audio signal is small, so the level data of the negative decibel display, which has a large absolute value, is treated as a positive value, thereby increasing the level of the audio signal with a small input level, and This is to easily realize the audio signal compressor device that reduces the level of an audio signal with a high input level and changes the dynamic range of the audio signal. The multiplier 40 multiplies the supplied level data by the compression rate control data supplied from the compression rate setting circuit 30 and outputs the result to the digital arithmetic circuit 50. The compression rate setting circuit 30 includes an operator for setting the compression rate and a data output circuit for outputting compression rate control data according to the operating position of the operator. A digital arithmetic circuit 50 converts the level of the 16-bit digital audio signal from the digital delay circuit 10 into a multiplier 4.
The output is raised by 10 bits of level data (in decibels) from 0, as shown in Figure 6.
It consists of a multiplier 51, an adder 52, and a shifter 53. The multiplier 51 and the adder S2 are in charge of calculations regarding the mantissa part of the level data. The multiplier multiplies the 7-bit mantissa part of the 10-bit level data supplied through the multiplier and outputs the result. The adder 52 has the 16
The bit digital audio signal and the multiplication result of the multiplier 40 are added and output. As a result, the level of the digital sound signal varies from 0 to 6, 6 to 12, as shown in FIG.
. . . Only the mantissa portion representing each increment between decibels is raised by a factor of 1 to 2 in linear representation by linear approximation. The chic 53 is in charge of calculations regarding the exponent part of the level data, and adds the addition result of the adder 52 by the number of upper bits corresponding to the value expressed by the 3-bit exponent part of the 10-bit level data. Shift to the side and output. For example, if the exponent part represents ro00J (0 decibels), the digital audio signal from the adder 17 is output as is. Also, the index part is ro11J
(18 decibels), the digital audio signal from the adder 17 is shifted to the upper side by 3 bits,
That is, the signal is multiplied by 8 in linear display and output. That is, by this shift operation, the level of the digital audio signal from the adder 17 is changed to O by the 3-bit exponent part.
The value is increased by 6 decibels from decibels to 42 decibels, that is, 1, 2, 4...128 times in linear display. According to the embodiment configured as described above, when a digital audio signal is input, the audio signal is supplied to the digital delay circuit 10 and the digital level detection circuit 20. This digital audio signal is delayed by a predetermined time by a digital delay circuit 10 and subjected to envelope detection by a digital level detection circuit 20. Then, the digital arithmetic circuit 50 changes and controls the dynamic range of the input digital audio signal by changing the level of the delayed input digital audio signal according to the level data representing the envelope. in this case,
All of these signal processes are performed digitally, and the delay time of the digital delay circuit 10 is set to the time required for the calculations of the digital level detection circuit 20 and the multiplier 40. Level change processing will now be performed accurately. As a result, errors caused by circuit element precision, delay time precision, etc. are not included in the digital signal, and the dynamic range of the digital acoustic signal can be changed with high precision. In addition, in detecting the envelope, in the digital level detection circuit 20, the absolute value circuit 21 performs processing equivalent to full-wave rectification in analog signal processing on the input digital acoustic signal, and then the encoder 22, shifter 23 and The inverter circuit group 24 converts the processed input digital audio signal into logarithmic display data using a floating point whose maximum level is O decibels, and the digital filter 2
5 is controlled by the positive/negative discrimination circuit 26a and the gain memory 26b to detect the envelope of the input digital sound signal by changing and controlling the cutoff frequency in the low bass characteristic according to the direction of change of the input acoustic signal. As a result, the envelope detection described above can be realized with a simple circuit configuration, and since the envelope detection value is displayed in decibels, the number of bits is small even if the dynamic range of the input digital audio signal is large, and it corresponds to the human auditory sense. It is expressed in the form of Further, the level data representing the envelope from the digital level detection circuit 20 is variably controlled in a multiplier 40 based on compression rate control data from the compression rate setting circuit 30, and then digitally delayed in a digital calculation circuit 50. It is used to control the level of the digital audio signal from the circuit 10, and the arithmetic circuit 50 obtains a digital audio signal whose dynamic range has been compressed in accordance with the compression ratio control data. That is, an input digital audio signal having a dynamic range as shown by the solid line in FIG. 8 is changed to a dynamic range as shown in the broken line, one-dot chain line, two-dot chain line, etc. in the same figure, and is output. This makes it possible to adapt to various types of audio equipment and to add various effects to audio signals, thereby expanding the uses of the audio signal compressor device. In the above embodiment, when the digital level detection circuit 20 converts linearly displayed data into logarithmic (decibel) display, the mantissa part is linearly approximated using the inverter circuit group 24 (FIG. 2). However, as shown in FIG. 9, by using a linear/logarithmic conversion table 24a in place of the same circuit group 24, the data in linear representation can also be converted into logarithmic (decibel) representation with respect to the data regarding the mantissa part. You can do it like this. In addition, in the above embodiment, when the digital arithmetic circuit 50 converts logarithmic (decibel) data to linear display, the mantissa part is linearly approximated using the multiplier 51 (FIG. 6). However, as shown in FIG. 10, by providing a logarithmic/linear conversion table 54 before the multiplier 51, logarithmic (decibel) data is converted to linear representation for the mantissa part as well. Good too. These eliminate errors caused by linear approximation in the above embodiments,
The accuracy of the acoustic signal compressor device is better. Further, in the above embodiment, the positive/negative discrimination circuit 26a (FIG. 2) detects the rise and fall of the input digital acoustic signal, but as shown in FIG. 11, in place of the discrimination circuit 26a, Input data to the digital filter 25 and a delay circuit 2 that delays the same data by 1 bit
The rise and fall may be detected by comparing the magnitude with the output of the output signal 6c using a comparator 26d. Next, an application example of the acoustic signal compressor device according to the above embodiment and its modification will be explained. FIG. 12 shows an acoustic signal compressor device 1 according to the present invention.
00 is incorporated into a digital audio system.The device 100 inputs a digital audio signal from a digital audio signal source 101 such as a disk or tape, changes its dynamic range, and outputs it. This acoustic signal compressor device 10
A D/A converter 102 is connected to the amplifier 10, and the converter 102 converts the digital audio signal whose dynamic range has been changed into an analog audio signal.
3 to the speaker 104 and output to the tape recorder 105. According to this, audio signals [1
The acoustic signal from 01 can be output from the speaker 104 by changing its dynamic range, and can be newly recorded on the tape recorder 105. Further, FIG. 13 shows the acoustic signal compressor device 100.
The device 100 changes the dynamic range of a digital musical tone signal generated from a musical tone signal forming circuit 112 in accordance with the operation of a performance operator 111 such as a keyboard, and outputs the same. . This digital musical tone signal whose dynamic range has been changed is converted into an analog musical tone signal by the D/A converter 113, and then sent to the amplifier 11.
4 to the subaker 115, and the subaker 11
From 5 onwards, it is pronounced as a musical note. As a result, a unique acoustic effect is added to the musical tone signal formed by the musical tone signal forming circuit 112. Further, FIG. 14 shows the acoustic signal compressor device 10.
0 is applied to an electric musical instrument, and the device 100
is connected via an A/D converter 123 to a pickup device 122 that pickups string vibrations of a musical instrument body 121 such as a guitar. The A/D converter 123 converts the big-up signal into a digital acoustic signal and outputs the signal to the acoustic signal compressor device 100.
supply to The acoustic signal compressor device 100 changes the dynamic range of the digital acoustic signal to
The signal is output to the A converter 124, and the D/A converter 124 converts the digital audio signal whose dynamic range has been changed into an analog audio signal, and supplies the analog audio signal to the speaker 126 via the amplifier 125. As a result, the speaker 126 produces an instrument sound with a changed dynamic range of the big-up signal, and a unique acoustic effect is added to the big-up signal.
第1図は本発明の一実施例に係る音響信号コンプレッサ
装置の全体ブロック図、第2図は第1図のディジタルレ
ベル検出回路の詳細ブロック図、第3図及び第4図は第
2図の回路におけるリニア/対数変換動作を説明するた
めのグラフ、第5図は第2図のディジタルフィルタのロ
ーパス特性を示すグラフ、第6図は第1図のディジタル
演算回路の詳細ブロック図、第7図は第6図の回路にお
ける対数/リニア変換動作を説明するためのグラフ、第
8図は当該音響信号コンプレッサ装置における音響信号
の圧縮特性を示すグラフ、第9図は第2図のリニア/対
数変換部の変形例を示す詳細ブロック図、第10図は第
6図の対数/リニア変換部の変形例を示す詳細ブロック
図、第11図は第2図のディジタル音響信号の変化方向
検出部の変形例を示す詳細ブロック図、第12図〜第1
4図は当該音響信号コンプレッサ装置の適用例を示す全
体ブロック図である。
符 号 の 説 明
10・・・ディジタル遅延回路、20・・・ディジタル
レベル検出回路、21・・・絶対値回路、22・・・エ
ンコーダ、23・・・シフタ、24・・・インバータ回
路群、24a・・・リニア/対数変換テーブル、25・
・・ディジタルフィルタ、26a・・・正負判別回路、
26b・・・利得メモリ、26c・・・遅延回路、26
d・・・比較器、30・・・圧縮率設定回路、4o・・
・乗算器、50・・・ディジタル演算回路、51・・・
乗算器、52・・・加算器、53・・・シフタ、54・
・・対数/リニア変換テーブル。FIG. 1 is an overall block diagram of an acoustic signal compressor device according to an embodiment of the present invention, FIG. 2 is a detailed block diagram of the digital level detection circuit of FIG. 1, and FIGS. A graph for explaining the linear/logarithmic conversion operation in the circuit, FIG. 5 is a graph showing the low-pass characteristics of the digital filter in FIG. 2, FIG. 6 is a detailed block diagram of the digital arithmetic circuit in FIG. 1, and FIG. 7 is a graph for explaining the logarithmic/linear conversion operation in the circuit of Fig. 6, Fig. 8 is a graph showing the compression characteristics of the acoustic signal in the acoustic signal compressor device, and Fig. 9 is a graph for explaining the linear/logarithmic conversion operation of the circuit of Fig. 2. 10 is a detailed block diagram showing a modification of the logarithmic/linear conversion section in FIG. 6, and FIG. 11 is a modification of the digital acoustic signal change direction detection section in FIG. 2. Detailed block diagram showing examples, Figures 12-1
FIG. 4 is an overall block diagram showing an example of application of the acoustic signal compressor device. Explanation of symbols 10... Digital delay circuit, 20... Digital level detection circuit, 21... Absolute value circuit, 22... Encoder, 23... Shifter, 24... Inverter circuit group, 24a... Linear/logarithmic conversion table, 25.
...Digital filter, 26a...Positive/negative discrimination circuit,
26b... Gain memory, 26c... Delay circuit, 26
d... Comparator, 30... Compression rate setting circuit, 4o...
- Multiplier, 50...Digital arithmetic circuit, 51...
Multiplier, 52... Adder, 53... Shifter, 54.
...Log/linear conversion table.
Claims (3)
的に所定時間だけ遅延するディジタル遅延手段と、 前記入力ディジタル信号のレベル値をディジタル的に検
出するディジタルレベル検出手段と、前記ディジタル遅
延手段の出力に接続され同遅延手段からのディジタル信
号と前記ディジタルレベル検出手段により検出されたレ
ベル値に対応した値とをディジタル演算して出力するデ
ィジタル演算手段と で構成したことを特徴とする音響信号コンプレッサ装置
。(1) Digital delay means for digitally delaying an input digital signal representing an acoustic signal by a predetermined time, digital level detection means for digitally detecting the level value of the input digital signal, and an output of the digital delay means. An acoustic signal compressor device comprising: a digital calculation means connected to the delay means for digitally calculating and outputting a digital signal from the delay means and a value corresponding to the level value detected by the digital level detection means.
ディジタル的に所定時間だけ遅延するディジタル遅延手
段と、 前記入力ディジタル信号のレベル値をディジタル的に検
出して同レベル値を対数表示して出力するディジタルレ
ベル検出手段と、 前記ディジタル遅延手段の出力に接続され同遅延手段か
らのディジタル信号と前記ディジタルレベル検出手段か
らの対数表示されたレベル値に対応した値とをディジタ
ル演算して出力するディジタル演算手段と で構成したことを特徴とする音響信号コンプレッサ装置
。(2) Digital delay means for digitally delaying an input digital signal by a predetermined time for linearly displaying an acoustic signal, and digitally detecting the level value of the input digital signal and outputting the same level value in logarithmic display. a digital level detection means; and a digital operation connected to the output of the digital delay means for digitally calculating and outputting a digital signal from the delay means and a value corresponding to a logarithmically expressed level value from the digital level detection means. 1. An acoustic signal compressor device comprising: means.
レッサ装置において、 上記ディジタルレベル検出手段と上記ディジタル演算手
段との間に介装されて同レベル検出手段からのレベル値
を所望の比率で変更制御して同演算手段に供給するレベ
ル変更手段を 設けたことを特徴とする音響信号コンプレッサ装置。(3) In the acoustic signal compressor device according to claim 1 or claim 2, an audio signal compressor is provided between the digital level detection means and the digital calculation means to convert the level values from the same level detection means into a desired ratio. An acoustic signal compressor device characterized in that it is provided with a level changing means for controlling the change and supplying the signal to the calculating means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1453190A JP3123052B2 (en) | 1990-01-23 | 1990-01-23 | Acoustic signal compressor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1453190A JP3123052B2 (en) | 1990-01-23 | 1990-01-23 | Acoustic signal compressor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03218109A true JPH03218109A (en) | 1991-09-25 |
| JP3123052B2 JP3123052B2 (en) | 2001-01-09 |
Family
ID=11863729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1453190A Expired - Lifetime JP3123052B2 (en) | 1990-01-23 | 1990-01-23 | Acoustic signal compressor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123052B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246913A (en) * | 2001-02-14 | 2002-08-30 | Sony Corp | Data processing device, data processing method, and digital audio mixer using the same |
| JP2011181998A (en) * | 2010-02-26 | 2011-09-15 | Daito Giken:Kk | Sound controller |
| JP2012114953A (en) * | 2012-02-29 | 2012-06-14 | Daito Giken:Kk | Sound controller |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5741861B2 (en) | 2012-01-31 | 2015-07-01 | アイコム株式会社 | Electrode electrode structure and portable electronic device |
-
1990
- 1990-01-23 JP JP1453190A patent/JP3123052B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246913A (en) * | 2001-02-14 | 2002-08-30 | Sony Corp | Data processing device, data processing method, and digital audio mixer using the same |
| JP2011181998A (en) * | 2010-02-26 | 2011-09-15 | Daito Giken:Kk | Sound controller |
| JP2012114953A (en) * | 2012-02-29 | 2012-06-14 | Daito Giken:Kk | Sound controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3123052B2 (en) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3293240B2 (en) | Digital signal processor | |
| KR100197776B1 (en) | Amplitude compressing / expanding circuit | |
| US20040022400A1 (en) | Bass compressor | |
| GB2409389A (en) | Signal processors and associated methods | |
| US5524074A (en) | Digital signal processor for adding harmonic content to digital audio signals | |
| US5923767A (en) | Digital audio processing | |
| JPH03218109A (en) | Sound signal compressor | |
| JPH10200351A (en) | Digital audio processor | |
| TW201123936A (en) | Audio volume controlling circuit and method thereof | |
| JP3037002B2 (en) | Signal processing device | |
| JPH03217898A (en) | Envelope follower | |
| JP3555887B2 (en) | Automatic gain control device | |
| JP2671752B2 (en) | Electronic musical instrument | |
| JP3419175B2 (en) | Envelope detection method | |
| JPH07110687A (en) | Pitch information detector | |
| JPH0870225A (en) | Output characteristic setting device and coefficient setting device | |
| JP2603071B2 (en) | Envelope control device | |
| JPH06152291A (en) | Dynamic range compressor for input signal | |
| JP2658122B2 (en) | Digital signal processing method | |
| JP3687096B2 (en) | Acoustic signal compressor | |
| JPH0563509A (en) | Digital filter | |
| US20060159277A1 (en) | Distortion device | |
| JP3298382B2 (en) | Waveform generator | |
| JPH04360424A (en) | Digital compressor | |
| JPH1117474A (en) | Variable gain device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |