JPH03218109A - 音響信号コンプレッサ装置 - Google Patents

音響信号コンプレッサ装置

Info

Publication number
JPH03218109A
JPH03218109A JP2014531A JP1453190A JPH03218109A JP H03218109 A JPH03218109 A JP H03218109A JP 2014531 A JP2014531 A JP 2014531A JP 1453190 A JP1453190 A JP 1453190A JP H03218109 A JPH03218109 A JP H03218109A
Authority
JP
Japan
Prior art keywords
digital
signal
level
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014531A
Other languages
English (en)
Other versions
JP3123052B2 (ja
Inventor
Toshifumi Kunimoto
利文 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1453190A priority Critical patent/JP3123052B2/ja
Publication of JPH03218109A publication Critical patent/JPH03218109A/ja
Application granted granted Critical
Publication of JP3123052B2 publication Critical patent/JP3123052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、音声信号、楽音信号などの音響信号のダイナ
ミックレンジを変更する音響信号コンプレンサ装置に関
する。
【従来技術] 従来、この種の装置はアナログ信号処理を利用しており
、入力アナログ信号を電圧制御型増幅器に入力するとと
もに、前記入力アナログ信号のエンベロープ(包絡線)
を整流回路及び積分回路によって検出して、前記増幅器
のゲインを前記検出エンベロープで制御することにより
、入力アナログ信号のダイナミックレンジを変更するよ
うにしていた。 【発明が解決しようとする課題1 しかるに、上記従来の装置にあっては、アナログ信号処
理を利用しているため、整流回路及び積分回路を構成す
る各回路素子、電圧制御型増幅器などの精度を高めるこ
とが難しく、高精度のダイナミックレンジの変更が望め
なかった。また、従来の装置では、エンベロープ検出に
は遅れがあるので、電圧制御型増幅器で実際に振幅が制
御される信号と、エンベロープ検出された信号との間に
時間的なずれが生じ、この時間的なずれも前記高精度の
ダイナミックレンジの変更を難しくしていた。かかる場
合、電圧制御型増幅器の前段にBBDなどのアナログ遅
延素子を配設することも考えられるが、エンベロープ検
出における遅延時間の正確な把握が難しいとともに、ア
ナログ遅延素子の誤差も起因して、この場合も、高精度
のダイナミックレンジの変更は難しかった。 一方、近年、各種音響機器においては、ディジタル信号
処理を行うものが多くなっており,この場合には、音響
信号がディジタル表現されているので、このディジタル
表現された音響信号を用いて、同信号をデイジタル表現
のままでダイナミックレンジを変更することが望まれて
いた。 本発明は上記問題及び背景の基になされたもので、その
目的は、ディジタル的に音響信号のダイナミックレンジ
を変更するとともに、同変更を高精度で行う音響信号コ
ンプレッサ装置を提供することにある。 【課題を解決するための手段] 上記目的を達成するために、第1の発明(上記請求項1
に係る発明)は,音響信号を表す入力ディジタル信号を
ディジタル的に所定時間だけ遅延するディジタル遅延手
段と、入力デイジタル信号のレベル値をディジタル的に
検出するデイジタルレベル検出手段と、デイジタル遅延
手段の出力に接続され同遅延手段からのデイジタル信号
とデイジタルレベル検出手段により検出されたレベル値
に対応した値とをデイジタル演算して出力するディジタ
ル演算手段とにより、音響信号コンプレツサ装置を構成
したことにある。 また,第2の発明(上記請求項2に係る発明)は、音響
信号をリニア表示する入力デイジタル信号をディジタル
的に所定時間だけ遅延するデイジタル遅延手段と、入力
デイジタル信号のレベル値をディジタル的に検出して同
レベル値を対数表示して出力するディジタルレベル検出
手段と、デイジタル遅延手段の出力に接続され同遅延手
段からのデイジタル信号とデイジタルレベル検出手段か
らの対数表示されたレベル値に対応した値とをディジタ
ル演算して出力するディジタル演算手段とにより、音響
信号コンプレッサ装置を構成したことにある。 さらに、第3の発明(上記請求項3に係る発明)は、前
記第1又は第2の発明に係る音響信号コンプレッサ装置
において,ディジタルレベル検出手段とディジタル演算
手段との間に介装されて同レベル検出手段からのレベル
値を所望の比率で変更制御して同演算手段に供給するレ
ベル変更手段を設けたことにある。 【発明の作用及び効果] 上記のように構成した第1の発明においては、音響信号
の瞬時値を表すディジタル信号が入力されると、ディジ
タルレベル検出手段が該入力ディジタル信号のレベル値
をディジタル的に検出し、ディジタル演算手段がデイジ
タル遅延手段からのディジタル信号と前記検出レベル値
に対応した値とをディジタル演算して出力する。かかる
場合、入力ディジタル信号のレベル値が小さくなるに従
って、同信号に大きな値が乗算されるような演算がなさ
れれば、入力ディジタル信号のダイナミックレンジが圧
縮されて出力されるようになる。また、この場合、ディ
ジタルレベル検出手段がレベル検出に要する時間はディ
ジタル信号処理のために正確に把握でき、かつディジタ
ル遅延手段による信号の遅延時間も正確に管理できるの
で.ディジタル遅延手段が、デイジタルレベル検出手段
にてレベル検出に要する時間だ番九 入力ディジタル信
号を遅延するようにすれば、レベル検出されたディジタ
ル信号に対して検出レベルに対応した値の演算を正確に
施すことができる。 そして、このような遅延、検出及び演算は全てディジタ
ル処理されるとともに、前述のように、レベル検出され
たディジタル信号に対して検出レベルに対応した値の演
算を正確に施すことができるので、上記従来技術のよう
な回路素子の精度、遅延時間の精度などに起因した誤差
がディジタル信号に含まれることがなくなり、第1の発
明によれば、高精度なディジタル音響信号のダイナミッ
クレンジの変更が実現できる。 また,第2の発明は前記第1の発明とほぼ同様に動作す
るが、この第2発明においては、入力デイジタル信号が
リニア表示されており、デイジタルレベル検出手段が入
力ディジタル信号のレベル値をディジタル的に検出して
同レベル値を対数表示して出力するとともに、ディジタ
ル演算手段がディジタル遅延手段からのディジタル信号
と前記対数表示されたレベル値に対応した値とをディジ
タル演算するので、ディジタル音響信号におけるダイナ
ミックレンジの可変制御が対数表現(デシベル表現)で
行われるようになる。 その結果、第2の発明によれば、前記第1の発明の効果
に加えて、デイジタル音響信号のダイナミックレンジの
可変制御が信号レベルの広範囲に渡ってなされるように
なるとともに、人間の聴覚に対応した制御がなされるよ
うになる。 さらに、第3の発明においては、レベル変更手段がディ
ジタルレベル検出手段からのレベル値を所望の比率で変
更制御してディジタル演算手段に供給するので、入力デ
ィジタル信号に対する圧縮率が種々に変更制御される。 その結果、第3の発明によれば、前記第1及び第2の発
明の効果に加えて、ダイナミックレンジの可変制御に自
由度が増し、種々の音響機器への対応、音響信号に対す
る種々の効果の付加が可能となって、当該音響信号コン
プレッサ装置の用途が広がる。 【実施例】 以下、本発明の一実施例を図面を用いて説明すると、第
1図は同実施例に係る音響信号コンプレツサ装置をブロ
ック図により示している。 この装置は、ディジタル遅延回路1 0.  ディジタ
ルレベル検出回路20、圧縮率設定回路30、乗算器4
0及びディジタル演算回路50からなり、音声信号、楽
音信号などの音響信号の各瞬時値を時系列で表すディジ
タル音響信号を入力するとともに、同信号のダイナミッ
クレンジを変更して出力する。なお、ディジタル音響信
号は前記各瞬時値を「2の補数」でリニア表示してなり
、例えば16ビントで構成されている。 ディジタル遅延回路10は16ビットのシフトレジスタ
で構成されており、入力ディジタル音響信号を遅延して
ディジタル演算回路50へ出力する。かかる場合,前記
シフトレジスタのステージ数は、同レジスタにシフト制
御のために加えられるクロック信号(図示しない)の周
波数と、ディジタルレベル検出回路20及び乗算器40
でそれらの処理に要する時間とに応じて決められるもの
で、ディジタル演算回路50にて入力ディジタル音響信
号に同信号の検出レベルに基づき形成したレベル制御デ
ータが演算さ九るように設計される。 ディジタルレベル検出回路20は、第2図にその詳細が
示されているように、絶対値回路21を有する。絶対値
回路21は15個のエクスクルーシブオア回路E X 
O R I” E X O R + sからなり、各エ
クスクルーシブオア回路E X O R +〜E X 
O R +5は各一方の入力に入力ディジタル音響信号
の最上位ビットMSBを入力し、かつ各他方の入力に同
音響信号の最上位ビットMSEを除く各ビットをそれぞ
れ入力している6 これにより,正の入力ディジタル音
響信号、例えばrooo・・・01」 (16ビット)
は最上位ビットMSBを除く 「00・・・01J  
(15ビット)の信号として出力される。 また,負の入カディジタル音響信号,例えば「111・
・IOJ  (16ビット)は最上位ビットMSBを除
くとともに、同ビットMSB以外を反転した「OO・・
・OIJ  (15ビット)の信号として出力される。 この絶対値回路21にて絶対値変換(全波整流)された
入力ディジタル音響信号は、エンコーダ22、シフタ2
3及びインバータ回路群24からなるリニア/対数変換
回路により、入カディジタル音響信号を対数(デシベル
)表示したデータに変換される。エンコーダ22は絶対
値回路21からの出力の最大値「11・・・IIJ  
(15ビット)をOデシベルと見なし、同出力を浮動小
数点表示した対数変換データの指数部を3ビントで表示
して出力する。すなわち、このエンコーダ22は、前記
15ビットのデータを上位から順に見て初めて「1」が
現れるビット位置をX番目とすると、前記15ビットの
データをrX−IJを表す3ビットのデータに変換する
ように論理回路で構成されている。なお、この3ビット
のデータは、 「OOOJ.  rooIJ ro10
J・・・rl 1 1jの顕に、O,  −6,  −
12・・・−42デシベルを表すものとなる。これによ
り,前記15ビットのデータは次のように変換される。 r111111111・・・1」〜r10000000
0・・・O」 → roto」r011111111・
・・1」〜r010000000・・・0」 → 「0
01」r001111111・1」〜r0010000
00・・・0」 → 「010」r000111111
・・1」〜r00010000.o・・・0」 → 「
011」r000000011・・・1」〜r0000
00010・・・0」 →  rlllJシフタ23は
浮動小数点表示した対数変換データの仮数部を3ビット
で表示して出力するもので,絶対値回路21からの15
ビットのデータをエンコーダ22からの3ビットのデー
タ値分上位側ヘビットシフトすることによってその出力
の最上位ビットMSBが必ず「1」となるようにし、か
っその上位2ビット目〜4ビット目の3ビットのデータ
を出力する。例えば、前記r111111111・・・
1」〜r 100000000・・・0」はビットシフ
トされずに、上位2〜4ビット目のrlll」〜「00
0」の3ビットデータが出力され、また前記r0001
11111・・・1」〜r000100000・・・0
」は3ビントシフトされて、上位2〜4ビット目のrl
llJ〜「000」の3ビットデータが出力される。 もちろん,かかる場合、絶対値回路21からの15ビッ
トのデータを、エンコーダ22からの出力値より「1」
だけ大きなビット数だけ上位側シフトして、上位3ビッ
トを出力するようにしてもよい。 シフタ23からの3ビットの仮数部データはインバータ
回路#24を介してエンコーダ22からの3ビットの出
力データと合体されて、6ビントのレベルデータとして
出力される。インバータ回路群24はインバータ回11
r I NV+. I NV2. I Nv3で構成さ
れており、シフタ23からの各ビット出力を反転して出
力する。このようにインバータ回路群24で前記仮数部
データを反転するのけ次のような理由による。 すなわち、前述のように、指数部データの作成にあたっ
ては、r l 1 +− 1・・1」〜r 1000・
・・0」のデータ値をOデシベル、r0111・・・1
」〜ro100・・・0」のデータ値を−6デシベル、
r0011・・1」〜rooio・・・O」のデータ値
を−12デシベルなどとなるように変換し、シフタ23
からは仮数部データとして、最上位ビン}MSBの「1
」を削除したrlll」〜rooOJのデータ値が常に
出力ざれるようにした。かかる場合、この仮数部データ
の表示は、第3図の−6デシベル以下の三角形状のハン
チング部分を、O〜−6デシベルの三角形状のハッチン
グ部分に写して見ていることに等しい。一方、前記O〜
−6デシベルの部分を拡大した第4図に示すように、シ
フタ23から出力された仮数部に関し、絶対値の最も小
さな値としてのOデシベル(レベルとしては最大)はr
l 1 1Jにより表され、また絶対値の最も大きな値
としての−6デシベル(レベルとしては最小)はroO
OJとして表され、シフタ23の出力は負のデシベル表
示としては反対の変化方向を示している。そこで、イン
バータ回路群24により0〜−6デシベルの値がroo
]から「111」まで原に変化するように直線近似がな
されて、指数部データとの整合をとるようにしている。 なお、このような説明からも理解できる通り、前記指数
部及び仮数部からなる6ビットのレベルデータは、入力
ディジタル音響信号の絶対レベルが小さくなるに従って
,絶対値が大きくなる負のデシベル値で表されている。 この6ビットのレベルデータにはroooOJからなる
4ビットのディジタルデータが下位側にて付加され、す
なわち前記6ビットのレベルデータが10ビットに拡張
されて減算器25aの一方の入力に供給される。減算器
25aはデイジタルフィルタ25の一部を構成するもの
で、lステージ10ビットのシフトレジスタからなる遅
延回路25b(制御クロックは省略)からのレベルデー
タを減算して乗算器25cに供給する。デイジタルフィ
ルタ25は、これらの回路25a〜25cの他に、加算
器25dを備えており、同加算器25dは乗算器25.
cの出力と遅延回路25bの出力とを加算して遅延回路
25bの入力に供給する。 このディジタルフィルタ25は減算器25aの出力をハ
イパス出力とし、かつ加算器25dの出力をローバス出
力とするもので、乗算器25cに供給される利得係数g
により入力信号に対するローバス出力のカットオフ周波
数特性が変更制御されるようになっている。すなわち、
利得係数gが大きくなるに従って、ディジタルフィルタ
25のローパス特性におけるカットオフ周波数が大きく
なるようになっている。 減算器2’5aの出力は正負判別回路26aに接続され
ている。この正負判別回路26aは比較器により構成さ
れ、減算器25aによる減算結果が正であるか負である
かを判定して出力する。利得メモリ26bは正負判別回
路26aに制御されて乗算器25cに利得係数gを供給
するものであり、前記判定結果が負のとき所定の大きな
利得係数g1を乗算器25cに供給し、かつ前記判定結
果が正のとき所定の小さな利得係数g2(g+>g2)
を乗算器25cに供給する。その結果、入力デイジタル
音響信号の絶対レベルが上昇するときには、ディジタル
フィルタ25のローバス特性におけるカントオフ周波数
は第5図の実線に示すように高くなって、エンベロープ
検出の追従が速くなる。また、前記音響信号の絶対レベ
ルが下降するときには、前記カットオフ周波数は第5図
の2点鎖線に示すように低くなって、エンベロープ検出
の追従が鈍くなる。これは、前記エンコーダ22、シフ
タ23及びインバータ回路群24により対数表示された
レベルデータは負のデシベル値を表しているものの、同
データの負を表すサインビットは省略されているからで
ある。 このようにして検出されたエンベロープを表−す1oビ
ットのディジタルデータは、第1図に示すように、デイ
ジタルレベル検出回路20からレベルデータとして出力
されて、乗算器40に供給される。なお、かかる場合、
ディジタルレベル検出回路20内にて負のデシベル値を
表すものとして扱われていたレベルデータ(ただし、負
を表すサインピットは省略)は、同検出回路20から出
力された時点から正の値として扱われる。これは、入力
ディジタル音響信号の絶対レベルが小さいために、絶対
値が大きくなる負のデシベル表示のレベルデータを正の
値としてそのまま扱うことにより、入力レベルの小さな
音響信号のレベルを増加させ、かつ入力レベルの大きな
音響信号のレベルを減少させて、音響信号のダイナミッ
クレンジを変更する当該音響信号コンプレッサ装置を簡
単に実現するためである。乗算器40はこの供給された
レベルデータに圧縮率設定回路30から供給される圧縮
率制御データを乗算してディジタル演算回路50へ出力
する。圧縮率設定回路30は、圧縮率を設定する操作子
と、同操作子の操作位置に応じた圧縮率制御データを出
力するデータ出力回路とを内蔵している。 ディジタル演算回路50はディジタル遅延回路10から
の16ビットのディジタル音響信号のレベルを乗算器4
0からの10ビットのレベルデータ(デシベル表示)分
だけ引き上げて出力するもので、第6図に示すように、
乗算器51、加算器52及びシフタ53からなる。 乗算器51及び加算器S2はレベルデータの仮数部に関
する演算を担当するもので、乗算器51は、ディジタル
遅延回路10からの16ビットのディジタル音饗信号に
,ディジタルレベル検出回路20から乗算器40を介し
て供給される10ビットのレベルデータのうちの7ビッ
トの仮数部を乗算して出力する。加算器52は前記16
ビットのディジタル音響信号と前記乗算器40の乗算結
果とを加算して出力する。その結果、ディジタル音饗信
号のレベルが、第7図に示すように、0〜6,6〜12
・・・デシベル間の各増分値を表す仮数部分だけ、すな
わちリニア表示で1〜2倍分だけ線形近似により引き上
げられる。 シック53はレベルデータの指数部に関する演算を担当
するもので、加算器52の加算結果を、前記10ビット
のレヘルデータのうちの3ビットの指数部により表され
た値に対応したビット数分だけ上位側ヘシフトして出力
する。例えば,同指数部がro00J  (Oデシベル
)を表していれば、加算器17からのディジタル音響信
号がそのまま出力される。また、同指数部がro11J
  (18デシベル)を表していれば、加算器17から
のディジタル音響信号は3ビット上位側ヘシフトされ、
すなわちリニア表示で8倍されて出力される。すなわち
、このシフト演算により、加算器17からのディジタル
音響信号のレベルは、前記3ビットの指数部により、O
デシベルから42デシベルまで6デシベルずつ、すなわ
ちリニア表示で1,2,4・・・128倍まで引き上げ
られる。 上記のように構成した実施例によれば、ディジタル音響
信号が入力されると、同音響信号はディジタル遅延回路
10及びディジタルレベル検出回路20に供給される。 このディジタル音響信号はディジタル遅延回路10によ
り所定時間遅延されるとともに、ディジタルレベル検出
回路20によりエンベロープ検出される。そして、ディ
ジタル演算回路50が、前記エンベロープを表すレベル
データに応じて、前記遅延された入力ディジタル音響信
号のレベルを変更することにより、入力ディジタル音響
信号のダイナミックレンジを変更制御する。この場合、
これらの信号処理は全てデイジタルに行われるとともに
、デイジタル遅延回路10の遅延時間はデイジタルレベ
ル検出回路20及び乗算器40の演算に要する時間に設
定されいるので、エンベロープ検出されたデイジタル音
響信号に対してレベル変更処理が正確に施されるように
なる。その結果、回路素子の精度、遅延時間の精度など
に起因した誤差がデイジタル信号に含まれることがなく
なり、高精度なディジタル音響信号のダイナミックレン
ジの変更が実現できる。 また、前記エンベロープの検出においては、デイジタル
レベル検出回路20内にて,絶対値回路21が入力ディ
ジタル音響信号にアナログ信号処理の全波整流に相当す
る処理を施した後、エンコーダ22,シフタ23及びイ
ンバータ回路群24が前記処理後の入力ディジタル音響
信号をその最大レベルをOデシベルとする浮動小数点を
用いた対数表示データに変換し、ディジタルフィルタ2
5が正負判別回路26a及び利得メモリ26bにより制
御されて、ローバス特性におけるカットオフ周波数を入
力音響信号の変化方向に応じて変更制御することにより
、入カディジタル音饗信号のエンベロープを検出する。 その結果、前記エンベロープ検出が簡単な回路構成によ
り実現できるとともに、同エンベロープ検出値はデシベ
ル表示されているので、入カデイジタル音響信号のダイ
ナミックレンジが大きくても少ないビント数で、かつ人
間の聴感に対応した形で表現される。 また、前記デイジタルレベル検出回路20からのエンベ
ロープを表すレベルデータは、乗算器40にて、圧縮率
設定回路30からの圧縮率制御データに基づき可変制御
された後、ディジタル演算回路50にてディジタル遅延
回路10からのディジタル音響信号のレベル制御に利用
されて、同演算回路50からは前記圧縮率制御データに
応じてダイナミックレンジの圧縮されたディジタル音響
信号が得ら九る。すなわち、第8図の実線で示すような
ダイナミックレンジを有する入力ディジタル音響信号は
、同図の破線,一点鎖線,2点鎖線などに示すようなダ
イナミックレンジに変更されて出力されるようになる。 これにより、種々の音響機器への対応、音響信号に対す
る種々の効果の付加が可能となって、当該音響信号コン
プレツサ装置の用途が広がる。 なお、上記実施例においては、デイジタルレベル検出回
路20にてリニア表示のデータを対数(デシベル)表示
に変換する場合、仮数部に関しては、インバータ回路群
24(第2図)を用いて線形近似するようにしたが、第
9図に示すように、同回路群24に代えてリニア/対数
変換テーブル24aを用いることにより、仮数部に関す
るデータに関してもリニア表示のデータを対数(デシベ
ル)表示に変換するようにしてもよい。また、上記実施
例においては、デイジタル演算回路50にて対数(デシ
ベル)表示のデータをリニア表示に変換する場合に、仮
数部に関しては、乗算器51(第6図)を用いて線形近
似するようにしたが、第10図に示すように、同乗算器
51の前段に対数/リニア変換テーブル54を設けるこ
とにより、仮数部に関しても対数(デシベル)表示のデ
ータをリニア表示に変換するようにしてもよい。これら
により、上記実施例の線形近似による誤差がなくなり、
当該音響信号コンプレッサ装置の精度がより良好になる
。 また、上記実施例においては、正負判別回路26a(第
2図)により入力ディジタル音響信号の上昇及び下降を
検出するようにしたが、第11図に示すように、同判別
回路26aに代えて、ディジタルフィルタ25への入力
データと、同データを1ビットだけ遅延する遅延回路2
6cの出力との大小を、比較器26dにて比較すること
により前記上昇及び下降を検出するようにしてもよい。 次に、上記実施例及びその変形例に係る音響信号コンプ
レッサ装置の適用例について説明しておく。 第12図は本願発明に係る音響信号コンプレッサ装置1
00をディジタルオーディオシステムに組み込んだ例を
示すもので,同装置100はディスク、テープ等のデイ
ジタル式のオーディオ信号源101からのディジタル音
響信号を入力するとともに、そのダイナミックレンジを
変更して出力する。この音響信号コンプレンサ装置10
0にはD/A変換器102が接続されており、同変換器
102は前記ダイナミックレンジの変更されたディジタ
ル音響信号をアナログ音響信号に変換して、アンプ10
3を介してスピーカ104へ供給するとともに、テープ
レコーダ105に出力する。これによれば、音響信号源
の種類、場所、用途などに応じて、オーディオ信号[1
01からの音響信号をそのダイナミックレンジを変更し
てスピーカ104から発音させることができるとともに
、テープレコーダ105に新たに記録できる。 また、第13図は前記音響信号コンプレツサ装置100
を電子楽器に適用した例を示すもので、同装置100は
、鍵盤などの演奏操作子111の操作に応じて楽音信号
形成回路112から発生されるディジタル楽音信号のダ
イナミックレンジを変更して出力する。このダイナミッ
クレンジの変更されたディジタル楽音信号はD/A変換
器113にてアナログ楽音信号に変換され、アンプ11
4を介してスビーカ115に供給され、同スビーカ11
5から楽音として発音される。これにより、楽音信号形
成回路112にて形成された楽音信号に特異な音響効果
が付加される。 さらに、第14図は前記音響信号コンプレッサ装置10
0を電気楽器に適用した例を示すもので、同装置100
は、ギターなどの楽器本体121の弦振動をビックアッ
プするビックアップ装置122にA/D変換器123を
介して接続されている。 A/D変換器123は前記ビックアップ信号をディジタ
ル音響信号に変換して音響信号コンプレッサ装置100
へ供給する。音響信号コンプレンサ装置100は前記デ
ィジタル音響信号のダイナミックレンジを変更してD/
A変換器124に出力し、D/A変換器124は前記ダ
イナミックレンジを変更したディジタル音響信号をアナ
ログ音響信号に変換して、アンプ125を介してスビー
カ126に供給する。これにより、スピーカ126から
は、前記ビックアップ信号のダイナミックレンジを変更
した楽器音が発音され、同ビックアンプ信号に特異な音
響効果が付加される。
【図面の簡単な説明】
第1図は本発明の一実施例に係る音響信号コンプレッサ
装置の全体ブロック図、第2図は第1図のディジタルレ
ベル検出回路の詳細ブロック図、第3図及び第4図は第
2図の回路におけるリニア/対数変換動作を説明するた
めのグラフ、第5図は第2図のディジタルフィルタのロ
ーパス特性を示すグラフ、第6図は第1図のディジタル
演算回路の詳細ブロック図、第7図は第6図の回路にお
ける対数/リニア変換動作を説明するためのグラフ、第
8図は当該音響信号コンプレッサ装置における音響信号
の圧縮特性を示すグラフ、第9図は第2図のリニア/対
数変換部の変形例を示す詳細ブロック図、第10図は第
6図の対数/リニア変換部の変形例を示す詳細ブロック
図、第11図は第2図のディジタル音響信号の変化方向
検出部の変形例を示す詳細ブロック図、第12図〜第1
4図は当該音響信号コンプレッサ装置の適用例を示す全
体ブロック図である。 符  号  の  説  明 10・・・ディジタル遅延回路、20・・・ディジタル
レベル検出回路、21・・・絶対値回路、22・・・エ
ンコーダ、23・・・シフタ、24・・・インバータ回
路群、24a・・・リニア/対数変換テーブル、25・
・・ディジタルフィルタ、26a・・・正負判別回路、
26b・・・利得メモリ、26c・・・遅延回路、26
d・・・比較器、30・・・圧縮率設定回路、4o・・
・乗算器、50・・・ディジタル演算回路、51・・・
乗算器、52・・・加算器、53・・・シフタ、54・
・・対数/リニア変換テーブル。

Claims (3)

    【特許請求の範囲】
  1. (1)音響信号を表す入力ディジタル信号をディジタル
    的に所定時間だけ遅延するディジタル遅延手段と、 前記入力ディジタル信号のレベル値をディジタル的に検
    出するディジタルレベル検出手段と、前記ディジタル遅
    延手段の出力に接続され同遅延手段からのディジタル信
    号と前記ディジタルレベル検出手段により検出されたレ
    ベル値に対応した値とをディジタル演算して出力するデ
    ィジタル演算手段と で構成したことを特徴とする音響信号コンプレッサ装置
  2. (2)音響信号をリニア表示する入力ディジタル信号を
    ディジタル的に所定時間だけ遅延するディジタル遅延手
    段と、 前記入力ディジタル信号のレベル値をディジタル的に検
    出して同レベル値を対数表示して出力するディジタルレ
    ベル検出手段と、 前記ディジタル遅延手段の出力に接続され同遅延手段か
    らのディジタル信号と前記ディジタルレベル検出手段か
    らの対数表示されたレベル値に対応した値とをディジタ
    ル演算して出力するディジタル演算手段と で構成したことを特徴とする音響信号コンプレッサ装置
  3. (3)上記請求項1又は請求項2に係る音響信号コンプ
    レッサ装置において、 上記ディジタルレベル検出手段と上記ディジタル演算手
    段との間に介装されて同レベル検出手段からのレベル値
    を所望の比率で変更制御して同演算手段に供給するレベ
    ル変更手段を 設けたことを特徴とする音響信号コンプレッサ装置。
JP1453190A 1990-01-23 1990-01-23 音響信号コンプレッサ装置 Expired - Lifetime JP3123052B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1453190A JP3123052B2 (ja) 1990-01-23 1990-01-23 音響信号コンプレッサ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1453190A JP3123052B2 (ja) 1990-01-23 1990-01-23 音響信号コンプレッサ装置

Publications (2)

Publication Number Publication Date
JPH03218109A true JPH03218109A (ja) 1991-09-25
JP3123052B2 JP3123052B2 (ja) 2001-01-09

Family

ID=11863729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1453190A Expired - Lifetime JP3123052B2 (ja) 1990-01-23 1990-01-23 音響信号コンプレッサ装置

Country Status (1)

Country Link
JP (1) JP3123052B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246913A (ja) * 2001-02-14 2002-08-30 Sony Corp データ処理装置およびデータ処理方法、並びにそれを使用したディジタルオーディオミキサー
JP2011181998A (ja) * 2010-02-26 2011-09-15 Daito Giken:Kk 音制御装置
JP2012114953A (ja) * 2012-02-29 2012-06-14 Daito Giken:Kk 音制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5741861B2 (ja) 2012-01-31 2015-07-01 アイコム株式会社 電子機器の電極構造および携帯電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246913A (ja) * 2001-02-14 2002-08-30 Sony Corp データ処理装置およびデータ処理方法、並びにそれを使用したディジタルオーディオミキサー
JP2011181998A (ja) * 2010-02-26 2011-09-15 Daito Giken:Kk 音制御装置
JP2012114953A (ja) * 2012-02-29 2012-06-14 Daito Giken:Kk 音制御装置

Also Published As

Publication number Publication date
JP3123052B2 (ja) 2001-01-09

Similar Documents

Publication Publication Date Title
JP3293240B2 (ja) ディジタル信号処理装置
KR100197776B1 (ko) 진폭 압축 신장 회로
US20040022400A1 (en) Bass compressor
GB2409389A (en) Signal processors and associated methods
US5524074A (en) Digital signal processor for adding harmonic content to digital audio signals
US5923767A (en) Digital audio processing
JPH03218109A (ja) 音響信号コンプレッサ装置
JPH10200351A (ja) デジタルオーディオプロセッサ
TW201123936A (en) Audio volume controlling circuit and method thereof
JP3037002B2 (ja) 信号処理装置
JPH03217898A (ja) エンベロープフォロア
JP3555887B2 (ja) 自動利得制御装置
JP2671752B2 (ja) 電子楽器
JP3419175B2 (ja) エンベロープ検出方法
JPH07110687A (ja) ピッチ情報検出装置
JPH0870225A (ja) 出力特性設定装置及び係数設定装置
JP2603071B2 (ja) エンベロープ制御装置
JPH06152291A (ja) 入力信号のダイナミックレンジ圧縮装置
JP2658122B2 (ja) デジタル信号処理方法
JP3687096B2 (ja) 音響信号コンプレッサ装置
JPH0563509A (ja) デイジタルフイルタ
US20060159277A1 (en) Distortion device
JP3298382B2 (ja) 波形発生装置
JPH04360424A (ja) デジタルコンプレッサ−
JPH1117474A (ja) 利得可変装置

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10