JPH03218115A - クロック断検出回路 - Google Patents
クロック断検出回路Info
- Publication number
- JPH03218115A JPH03218115A JP1425290A JP1425290A JPH03218115A JP H03218115 A JPH03218115 A JP H03218115A JP 1425290 A JP1425290 A JP 1425290A JP 1425290 A JP1425290 A JP 1425290A JP H03218115 A JPH03218115 A JP H03218115A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- clock
- circuit
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック断検出回路に関する。
従来、この種の回路は、伝送信号の駆動回路及び受信回
路のインタフェイス部において、付加回路を設けてフェ
イルセーフ回路を構成している。
路のインタフェイス部において、付加回路を設けてフェ
イルセーフ回路を構成している。
例えば、この種の回路としては、リトリガブル・七ノス
テーブル・マルチバイブレークを利用したものがあり、
これに抵抗とコンデンサからなるCR時定数回路を接続
してクロック断検出回路を構成している。
テーブル・マルチバイブレークを利用したものがあり、
これに抵抗とコンデンサからなるCR時定数回路を接続
してクロック断検出回路を構成している。
この回路では、入力されるクロックの立下りで前記マル
チバイプレークを動作させ、この動作時からCR時定数
を越えても次のクロックが入力されない時にクロック断
を検出している。
チバイプレークを動作させ、この動作時からCR時定数
を越えても次のクロックが入力されない時にクロック断
を検出している。
〔発明が解決しようとする課題]
上述した従来のクロソク断検出回路は、マルチバイブレ
ークの動作時間とCR時定数回路の定数値によって検出
可能なクロソク間の幅に制限を受けるため、クロックの
周期、即ちクロンク周波数如何によってはクロック断の
検出が不可能になるという問題がある。これを防止する
ためには、CR時定数を調整可能な構成にする必要があ
るが、通信機器等ではこれらを調整することができない
場合が多く、また調整は面倒であり、実際に適用するこ
とは困難である。
ークの動作時間とCR時定数回路の定数値によって検出
可能なクロソク間の幅に制限を受けるため、クロックの
周期、即ちクロンク周波数如何によってはクロック断の
検出が不可能になるという問題がある。これを防止する
ためには、CR時定数を調整可能な構成にする必要があ
るが、通信機器等ではこれらを調整することができない
場合が多く、また調整は面倒であり、実際に適用するこ
とは困難である。
本発明の目的は、クロック周波数にかかわらずクロック
断を検出することを可能にしたクロック断検出回路を提
供することにある。
断を検出することを可能にしたクロック断検出回路を提
供することにある。
本発明のクロンク断検出回路は、入力ク口,ク信号がリ
セット端子に入力される第1のフリンプフロンブと、こ
の人カクロック信号が逆相でリセット端子に人力される
第2のフリップフロップとを備えており、第1及び第2
の各フリップフロソプのクロック端子には入力クロック
信号と同一周波数の発振信号をそれぞれ人力させ、かつ
各フリップフロップの出力信号を排他的論理和回路を通
して出力させている。
セット端子に入力される第1のフリンプフロンブと、こ
の人カクロック信号が逆相でリセット端子に人力される
第2のフリップフロップとを備えており、第1及び第2
の各フリップフロソプのクロック端子には入力クロック
信号と同一周波数の発振信号をそれぞれ人力させ、かつ
各フリップフロップの出力信号を排他的論理和回路を通
して出力させている。
本発明によれば、クロンク信号が断のときには、第1又
は第2のフリップフロップの一方が動作を停止し、他方
が単純な分周動作を行うため、排他的論理和回路の出力
信号の周波数が変化され、この変化を検出することで、
クロック断を検出することが可能となる。
は第2のフリップフロップの一方が動作を停止し、他方
が単純な分周動作を行うため、排他的論理和回路の出力
信号の周波数が変化され、この変化を検出することで、
クロック断を検出することが可能となる。
〔実施例]
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例の回路図である。図において
、第1のフリップフ口ップ10及び第2のフリップフ口
ツプ11はそれぞれクロック端子CPo,CPU,
リセット端子Ro,R1及び出力端子Q.,Q.を有し
ている。クロック断が検出される入カクロック信号CL
Kは受信回路12で受信され、その出力の一部は前記第
1のフリップフロップ10のリセット端子R0に直接入
力される。また、出力12の他の一部はインバータ回路
14を通して逆相とされた上で第2のフリップフロノプ
11のリセット端子R,に入力される。
、第1のフリップフ口ップ10及び第2のフリップフ口
ツプ11はそれぞれクロック端子CPo,CPU,
リセット端子Ro,R1及び出力端子Q.,Q.を有し
ている。クロック断が検出される入カクロック信号CL
Kは受信回路12で受信され、その出力の一部は前記第
1のフリップフロップ10のリセット端子R0に直接入
力される。また、出力12の他の一部はインバータ回路
14を通して逆相とされた上で第2のフリップフロノプ
11のリセット端子R,に入力される。
前記受信回路は入力クロック信号が断のときには“H
I+または“L゛レヘルに固定されるように構成してい
る。なお、ここでは“L゜“レヘルに固定される。
I+または“L゛レヘルに固定されるように構成してい
る。なお、ここでは“L゜“レヘルに固定される。
一方、入力クロック信号と同一周波数で発振する発振器
l3が設けられ、この発振器13の出力信号は第1及び
第2のフリップフロップ10.11の各クロソク端子C
P.,CP.に入力される。
l3が設けられ、この発振器13の出力信号は第1及び
第2のフリップフロップ10.11の各クロソク端子C
P.,CP.に入力される。
また、各フリップフロノプ10.11の出力端子Q.,
Q,は排他的論理和回路l5の入力端子に接続される。
Q,は排他的論理和回路l5の入力端子に接続される。
この排他的論理和回路15の出力端子には、信号の周波
数を検出する手段等が設けられる。
数を検出する手段等が設けられる。
この構成によれば、入力クロック信号が正常に送出され
ている時には、フリップフロンプ10.1lは発振器1
3の出力信号に応じて分周動作を開始するとともに、受
信回路12からのクロンク信号CLKによってそれぞれ
交互にリセットされるため、排他的論理和回路15の出
力Xは第2図のタイムチャートに示すように、人力クロ
ック信号の周波数で動作する信号となる。
ている時には、フリップフロンプ10.1lは発振器1
3の出力信号に応じて分周動作を開始するとともに、受
信回路12からのクロンク信号CLKによってそれぞれ
交互にリセットされるため、排他的論理和回路15の出
力Xは第2図のタイムチャートに示すように、人力クロ
ック信号の周波数で動作する信号となる。
一方、入力クロック信号が異常となった時には、第3図
のタイムチャートに示すように、受信回路l2の出力は
゛I L l”レヘルに固定されるため、第1のフリソ
フ゜フロンフ゜IOではりセントされることがなく、第
2のフリソプフロツプ11では常時リセットされるため
、第1のフリップフロップ10からは発振器I3の出力
を分周した信号が出力され、この信号がそのまま排他的
論理和回路15から出力されることになる。
のタイムチャートに示すように、受信回路l2の出力は
゛I L l”レヘルに固定されるため、第1のフリソ
フ゜フロンフ゜IOではりセントされることがなく、第
2のフリソプフロツプ11では常時リセットされるため
、第1のフリップフロップ10からは発振器I3の出力
を分周した信号が出力され、この信号がそのまま排他的
論理和回路15から出力されることになる。
これにより、排他的論理和回路15の出力信号の周期を
検出することで、クロック断を検出することが可能とな
り、このクロック断の検出はクロッ信号の周波数(周期
)に影響を受けることはない。
検出することで、クロック断を検出することが可能とな
り、このクロック断の検出はクロッ信号の周波数(周期
)に影響を受けることはない。
なお、受信回路12を“H I1レベルに固定するよう
にすれば、第2のフリップフロップl1からの信号のみ
が出力され、同様にクロック断が検出される。
にすれば、第2のフリップフロップl1からの信号のみ
が出力され、同様にクロック断が検出される。
以上説明したように本発明は、2つのフリップフロップ
のりセント端子にそれぞれ逆相の入力クロック信号を入
力し、各クロック端子に同一周波数の信号を入力させて
いるので、クロック断が生じたときには一方のフリップ
フロンプからの信号のみが出力されて排他的論理和回路
からの出力周波数が変化されるため、この周波数の変化
を検出することでクロック信号の周波数如何にかかわら
ずクロック断を検出することができる。
のりセント端子にそれぞれ逆相の入力クロック信号を入
力し、各クロック端子に同一周波数の信号を入力させて
いるので、クロック断が生じたときには一方のフリップ
フロンプからの信号のみが出力されて排他的論理和回路
からの出力周波数が変化されるため、この周波数の変化
を検出することでクロック信号の周波数如何にかかわら
ずクロック断を検出することができる。
第1図は本発明のクロンク断検出回路の一実施例のブロ
ック図、第2回は入カクロック信号が正常なときのタイ
ムチャート、第3図は入力クロック信号が断のときのタ
イムチャート図である。 10・・・第1のフリノプフロノプ、11・・・第2の
フリップフロンプ、12・・・受信回路、l3・・・発
振回路、14・・・インハータ回路、15・・・排他的
論理和回路。 第2 図 第 3 図 X
ック図、第2回は入カクロック信号が正常なときのタイ
ムチャート、第3図は入力クロック信号が断のときのタ
イムチャート図である。 10・・・第1のフリノプフロノプ、11・・・第2の
フリップフロンプ、12・・・受信回路、l3・・・発
振回路、14・・・インハータ回路、15・・・排他的
論理和回路。 第2 図 第 3 図 X
Claims (1)
- 1、入力クロック信号がリセット端子に入力される第1
のフリップフロップと、この入力クロック信号が逆相で
リセット端子に入力される第2のフリップフロップとを
備え、前記第1及び第2の各フリップフロップのクロッ
ク端子には前記入力クロック信号と同一周波数の発振信
号をそれぞれ入力させ、かつ各フリップフロップの出力
信号を排他的論理和回路を通して出力するように構成し
たことを特徴とするクロック断検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1425290A JPH03218115A (ja) | 1990-01-24 | 1990-01-24 | クロック断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1425290A JPH03218115A (ja) | 1990-01-24 | 1990-01-24 | クロック断検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218115A true JPH03218115A (ja) | 1991-09-25 |
Family
ID=11855902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1425290A Pending JPH03218115A (ja) | 1990-01-24 | 1990-01-24 | クロック断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218115A (ja) |
-
1990
- 1990-01-24 JP JP1425290A patent/JPH03218115A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129469B2 (ja) | ||
| CN1187915A (zh) | 使用一个中频和一个单独的本机振荡器的宽带零中频正交解调器 | |
| JP3440120B2 (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| JPH01267419A (ja) | 渦流量計 | |
| HK1047356A1 (en) | Detection circuit for abnormal clock signal cycle | |
| US6157235A (en) | Quadrature signal generator and method therefor | |
| EP0072848B1 (en) | Biphase detector | |
| JPH03218115A (ja) | クロック断検出回路 | |
| JPH0262984B2 (ja) | ||
| CA2212774C (en) | Circuit for causing fpll to lock in desired phase | |
| KR930020865A (ko) | 수신기용 ic회로 및 이것을 사용한 수신기 | |
| JPH0728788Y2 (ja) | Dtmf信号の検出回路 | |
| US4547751A (en) | System for frequency modulation | |
| JPH0379888B2 (ja) | ||
| JP2550701B2 (ja) | Fsk受信機 | |
| JP2953854B2 (ja) | Fm復調回路 | |
| JPS61131654A (ja) | 3状態信号復号方式 | |
| JPH04104607A (ja) | クロック受信回路のクロックビット断検出回路 | |
| JPS5831602A (ja) | 変調・復調回路 | |
| KR100373333B1 (ko) | 비동기전달모드 셀 동기 신호의 오류 검출 장치 | |
| JPS63139417A (ja) | パルス発生回路 | |
| JP3399135B2 (ja) | 高周波デジタル信号受信装置 | |
| JPH04361309A (ja) | 受信クロック異常検出回路 | |
| JP2591842B2 (ja) | デジタル形信号断検出回路 | |
| JP2913944B2 (ja) | 配電線搬送通信装置 |