JPS61131654A - ３状態信号復号方式 - Google Patents
３状態信号復号方式Info
- Publication number
- JPS61131654A JPS61131654A JP59252965A JP25296584A JPS61131654A JP S61131654 A JPS61131654 A JP S61131654A JP 59252965 A JP59252965 A JP 59252965A JP 25296584 A JP25296584 A JP 25296584A JP S61131654 A JPS61131654 A JP S61131654A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- state
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Selective Calling Equipment (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば、送電線保護継電方式の遮断器を伝送
路を介して動作さす為に、通常はロック状態（第２の状
態）の信号を、１．１、０．０の繰り返しコードとして
送信しており、遮断する時はトリップ状態（第１の状Ｂ
）の信号を、１，０゜１．０の繰り返しコードとして送
り、受信側でこれをロック状態、トリップ状態の信号に
復号して遮断器を動作させ、又伝送路が異常になった時
は受信側ではその他のコードとなるので、これで伝送路
の異常である警報状態（第３の状Ｌｉ）の信号に復号す
る為の３状態信号復号方式の改良に関する。
路を介して動作さす為に、通常はロック状態（第２の状
態）の信号を、１．１、０．０の繰り返しコードとして
送信しており、遮断する時はトリップ状態（第１の状Ｂ
）の信号を、１，０゜１．０の繰り返しコードとして送
り、受信側でこれをロック状態、トリップ状態の信号に
復号して遮断器を動作させ、又伝送路が異常になった時
は受信側ではその他のコードとなるので、これで伝送路
の異常である警報状態（第３の状Ｌｉ）の信号に復号す
る為の３状態信号復号方式の改良に関する。
上記３状態信号復号方式としては、回路規模が小さくて
復号出来ることが望ましい。
復号出来ることが望ましい。
第３図は従来例の送電線保護継電方式の場合の３状態信
号復号回路のブロック図である。
号復号回路のブロック図である。
図中１はＰＬＬ回路、２は４ビットシフトレジスタ、３
はｌ／４分周器、４は１、０，１．０判定器、５は１，
１．０．０判定器、６は出力反転排他的論理和回路を示
す。
はｌ／４分周器、４は１、０，１．０判定器、５は１，
１．０．０判定器、６は出力反転排他的論理和回路を示
す。
第３図においては、ロック状態の１．１，０゜０の繰り
返しコード又はトリップ状態の１．０゜１．０の繰り返
しコードまたはその他のコー“ドの、４ビットのデユー
ティ５０％のＲＺ倍信号直列に人力する入力信号に対し
、ＰＬＬ回路１により伝送速度りのビット同期をとり、
ＰＬＬ回路１の出力をクロックとして４ビットシフトレ
ジスタ２のクロック端子に入力し、又このクロックをｌ
／４分周器３によりｌ／４の周波数のクロックとして１
．０．１、０判定器４及び１’、１，０．０判定器５の
クロック端子に入力しである。
返しコード又はトリップ状態の１．０゜１．０の繰り返
しコードまたはその他のコー“ドの、４ビットのデユー
ティ５０％のＲＺ倍信号直列に人力する入力信号に対し
、ＰＬＬ回路１により伝送速度りのビット同期をとり、
ＰＬＬ回路１の出力をクロックとして４ビットシフトレ
ジスタ２のクロック端子に入力し、又このクロックをｌ
／４分周器３によりｌ／４の周波数のクロックとして１
．０．１、０判定器４及び１’、１，０．０判定器５の
クロック端子に入力しである。
入力信号は４ビットシフトレジスタ２に入力し、クロッ
クにて順次シフトされ、この出力は１，０゜１．０判定
器４及び１． １． ０． ０判定器５に入力し、１，
０．１、０判定器４及び１．ｔ、０゜０判定器５では、
入力しているクロックにて４ビット単位に監視し、１、
０，１．０判定器４が１゜０．１．０のコードを見つけ
ればルベルの信号を出力し、これをトリップ状態信号（
以下Ｔ信号と称す）とし、１，１，０．０判定器５が１
．１゜０、Ｏコードを見つければルヘルの信号を出力し
、これをロック状態信号（以下り信号と称す）とする。
クにて順次シフトされ、この出力は１，０゜１．０判定
器４及び１． １． ０． ０判定器５に入力し、１，
０．１、０判定器４及び１．ｔ、０゜０判定器５では、
入力しているクロックにて４ビット単位に監視し、１、
０，１．０判定器４が１゜０．１．０のコードを見つけ
ればルベルの信号を出力し、これをトリップ状態信号（
以下Ｔ信号と称す）とし、１，１，０．０判定器５が１
．１゜０、Ｏコードを見つければルヘルの信号を出力し
、これをロック状態信号（以下り信号と称す）とする。
１．０，１．０コード又は１，１．Ｏ，Ｏコード以外の
場合は１，０．１．０判定器４及び１゜１．０．０判定
器５の出力は０レベルであるので、出力反転排他的論理
和回路６の出力はルベルとなりこれを警報状態信号（以
下ＣＦ信号と称す）とするようにして３状態信号を復号
している。
場合は１，０．１．０判定器４及び１゜１．０．０判定
器５の出力は０レベルであるので、出力反転排他的論理
和回路６の出力はルベルとなりこれを警報状態信号（以
下ＣＦ信号と称す）とするようにして３状態信号を復号
している。
しかしながら、上記回路ではビット同期をとる為のＰＬ
Ｌ回路ｌを必要とし、回路規模が大きくなる問題点があ
る。
Ｌ回路ｌを必要とし、回路規模が大きくなる問題点があ
る。
上記問題点は、入力信号の０部分の長さの最小単位をＬ
とした時、４ビット中に３Ｌが２回連続すれば第１の状
態の信号とし、５Ｌが１回であれば第２の状態の信号と
し、それ以外の時は第３の状態の信号とするようにした
本発明の３状態信号復号方式により解決される。
とした時、４ビット中に３Ｌが２回連続すれば第１の状
態の信号とし、５Ｌが１回であれば第２の状態の信号と
し、それ以外の時は第３の状態の信号とするようにした
本発明の３状態信号復号方式により解決される。
本発明によれば、４ビット中に３Ｌの長さの０部分が２
回あるか、５Ｌの長さの０部分が１回あるか判定すれば
よく、例えば、４ビットカウンタを用い、０部分をデー
タ伝送速度の４倍の速度のクロックでカウントするよう
にすれば、カウンタの出力の上位２ビットで判定出来、
このようにすれば入力信号に対しクロックの精度が多少
悪く又入力信号にジッタが生じても〈カウント値が６の
ところが４〜７になっても３Ｌと判定出来、カウント値
がｌＯのところが８〜１１となっても５Ｌと判定出来る
ので、ＰＬＬ回路により入力信号に同期したクロックを
用いる必要はなく、ＰＬＬ回路は不要になるので回路規
模を小さくすることが出来る。
回あるか、５Ｌの長さの０部分が１回あるか判定すれば
よく、例えば、４ビットカウンタを用い、０部分をデー
タ伝送速度の４倍の速度のクロックでカウントするよう
にすれば、カウンタの出力の上位２ビットで判定出来、
このようにすれば入力信号に対しクロックの精度が多少
悪く又入力信号にジッタが生じても〈カウント値が６の
ところが４〜７になっても３Ｌと判定出来、カウント値
がｌＯのところが８〜１１となっても５Ｌと判定出来る
ので、ＰＬＬ回路により入力信号に同期したクロックを
用いる必要はなく、ＰＬＬ回路は不要になるので回路規
模を小さくすることが出来る。
第１図は、本発明の実施例の、送電線保護継電方式の場
合の３状態信号復号回路のブロック図、第２図はＴ信号
、Ｌ信号の波形のタイムチャートである。
合の３状態信号復号回路のブロック図、第２図はＴ信号
、Ｌ信号の波形のタイムチャートである。
図中７はデータ伝送速度の４倍の速度（以下４Ｄと称す
）のクロック発振器、８，１４，１５゜１６はアンド回
路、９〜１２はノット回路、１３は４ビフトカウンタ、
１７〜１９はＦＦ、２０は出力反転排他的論理和回路を
示す。
）のクロック発振器、８，１４，１５゜１６はアンド回
路、９〜１２はノット回路、１３は４ビフトカウンタ、
１７〜１９はＦＦ、２０は出力反転排他的論理和回路を
示す。
Ｔ信号及びＬ信号の波形は第２図の（Ｂ） （Ｃ）に
示す如くであり、（Ａ）に示すオールｌの時、常に発生
する０部分の長さの最小単位をＬとすると、Ｔ信号では
（Ｂ）に示す如＜３Ｌが２回連続発生し、Ｌ信号では（
Ｃ）に示す如＜５Ｌが１回発生する。この点に着目し、
第１図の回路では３状態信号を復号化している。
示す如くであり、（Ａ）に示すオールｌの時、常に発生
する０部分の長さの最小単位をＬとすると、Ｔ信号では
（Ｂ）に示す如＜３Ｌが２回連続発生し、Ｌ信号では（
Ｃ）に示す如＜５Ｌが１回発生する。この点に着目し、
第１図の回路では３状態信号を復号化している。
即ち、入力信号をノット回路９で反転した信号及び４Ｄ
クロック発振器７の出力とのアンドをアンド回路８でと
り、入力信号がＯレベルの時４Ｄクロック発振器７の出
力のクロックが４ピントカウンタ１３のクロック端子に
入力するようにしてあり、又ノット回路９の出力は立ち
上がりで４ビットカウンタ１３をリセットするリセット
信号として入力さすと共にノット回路１０で又反転して
ＦＦ１７〜１９のクロック端子に人力するようにしてあ
り、４ビットカウンタ１３はクロック端子より入力した
信号をカウントすることで、入力信号のθレベルの長さ
を計るようにしである。
クロック発振器７の出力とのアンドをアンド回路８でと
り、入力信号がＯレベルの時４Ｄクロック発振器７の出
力のクロックが４ピントカウンタ１３のクロック端子に
入力するようにしてあり、又ノット回路９の出力は立ち
上がりで４ビットカウンタ１３をリセットするリセット
信号として入力さすと共にノット回路１０で又反転して
ＦＦ１７〜１９のクロック端子に人力するようにしてあ
り、４ビットカウンタ１３はクロック端子より入力した
信号をカウントすることで、入力信号のθレベルの長さ
を計るようにしである。
合筆２図（Ｂ）に示すＴ信号が入力したとすると、４ビ
ットカウンタ１３はＴ信号がＯレベルになった時からカ
ウントを始め、カウント値が４となると２２出力は１と
なり、アンド回路１４の出力はルベルとなり、ＦＦ１７
に入力し、カウント値が６になると、Ｔ信号がルベルと
なり、４ビットカウンタ１３はリセットされ又ＦＦ１７
の入力はこの信号でたたかれ、ＦＦ１７の出力はルヘル
となりＦＦ１８に入力する。Ｔ信号が次の０レベルにな
ると、４ビットカウンタ１３はカウントを始め、カウン
ト値が４となると２２出力は１となり、アンド回路１４
の出力はルベルとなり、ＦＦ１７に入力し、カウント値
が６になると、Ｔ信号がルベルとなり、４ビットカウン
タ１３はリセットされ又この時ＦＦ１７，１８の入力は
この信号でたたかれ、ＦＦ１７，１Ｂの出力は共にルヘ
ルとなりアンド回路１６よりルベルを出力しＴ信号が復
号される。
ットカウンタ１３はＴ信号がＯレベルになった時からカ
ウントを始め、カウント値が４となると２２出力は１と
なり、アンド回路１４の出力はルベルとなり、ＦＦ１７
に入力し、カウント値が６になると、Ｔ信号がルベルと
なり、４ビットカウンタ１３はリセットされ又ＦＦ１７
の入力はこの信号でたたかれ、ＦＦ１７の出力はルヘル
となりＦＦ１８に入力する。Ｔ信号が次の０レベルにな
ると、４ビットカウンタ１３はカウントを始め、カウン
ト値が４となると２２出力は１となり、アンド回路１４
の出力はルベルとなり、ＦＦ１７に入力し、カウント値
が６になると、Ｔ信号がルベルとなり、４ビットカウン
タ１３はリセットされ又この時ＦＦ１７，１８の入力は
この信号でたたかれ、ＦＦ１７，１Ｂの出力は共にルヘ
ルとなりアンド回路１６よりルベルを出力しＴ信号が復
号される。
次に、第２図（Ｃ）に示すし信号が入力したとすると、
４ビットカウンタ１３はＬ信号が０レベルになった時か
らカウントを始め、カウント値が２となるとＬ信号はル
ベルとなりリセットされ、次のＯレベルとなった時から
カウントを始め、カウント値が８となり、２３の出力が
１となると、アンド回路１５の出力はルベルとなり、Ｆ
Ｆ１９に入力し、カウント値が１０になると、Ｌ信号は
ルベルとなり４ビットカウンタ１３はリセットされ又Ｆ
Ｆ１９の入力はこの信号でたたかれＦＦ１９の出力はル
ベルとなりＬ信号が復号される。
４ビットカウンタ１３はＬ信号が０レベルになった時か
らカウントを始め、カウント値が２となるとＬ信号はル
ベルとなりリセットされ、次のＯレベルとなった時から
カウントを始め、カウント値が８となり、２３の出力が
１となると、アンド回路１５の出力はルベルとなり、Ｆ
Ｆ１９に入力し、カウント値が１０になると、Ｌ信号は
ルベルとなり４ビットカウンタ１３はリセットされ又Ｆ
Ｆ１９の入力はこの信号でたたかれＦＦ１９の出力はル
ベルとなりＬ信号が復号される。
又人力信号がＴ信号、Ｌ信号以外の時はアンド回路１６
及びＦＦ１９の出力は共にＯレベルであり、出力反転排
他的論理和回路２０よりルベルを出力するので、ＣＦ信
号が復号される。
及びＦＦ１９の出力は共にＯレベルであり、出力反転排
他的論理和回路２０よりルベルを出力するので、ＣＦ信
号が復号される。
このようにすれば、４Ｄクロック発振器７の位相及び周
波数が入力信号に比し多少ずれ又入力信号にジッタがあ
りＴ信号の０レベルの３Ｌをカウントする場合、カウン
ト値が４〜７の間となっても、又Ｌ 信号の０レベルの
５Ｌをカウントする場合カウント値が８〜１１の間とな
っても、Ｔ信号及びＬ信号を復号出来るので、特に入力
信号に同期するＰＬＬ回路は用いなくともよくなり回路
規模を小さくすることが出来る。
波数が入力信号に比し多少ずれ又入力信号にジッタがあ
りＴ信号の０レベルの３Ｌをカウントする場合、カウン
ト値が４〜７の間となっても、又Ｌ 信号の０レベルの
５Ｌをカウントする場合カウント値が８〜１１の間とな
っても、Ｔ信号及びＬ信号を復号出来るので、特に入力
信号に同期するＰＬＬ回路は用いなくともよくなり回路
規模を小さくすることが出来る。
以上詳細に説明せる如く本発明によれば、３状態信号復
号回路の回路規模を小さく出来る効果がある。
号回路の回路規模を小さく出来る効果がある。
第１図は本発明の実施例の送電線保護継電方式の場合の
３状態信号復号回路のブロック図、第２図はトリップ状
態信号、ロック状態信号の波形のタイムチャート、 第３図は従来例の送電線保護継電方式の場合の３状態信
号復号回路のブロック図である。 図において、 １はＰＬＬ回路、 ２は４ビットシフトレジスタ、 ３は１／４分周器、 ４は１，０，１．０判定器、 ５は１，１，０．０判定器、 ６．２０は出力反転排他的論理和回路、７はクロック発
振器、 ８．１４，１５．１６はアンド回路、 ９〜１２はノット回路、 １３は４ビットカウンタ、 １７〜１９はＦＦを示す。
３状態信号復号回路のブロック図、第２図はトリップ状
態信号、ロック状態信号の波形のタイムチャート、 第３図は従来例の送電線保護継電方式の場合の３状態信
号復号回路のブロック図である。 図において、 １はＰＬＬ回路、 ２は４ビットシフトレジスタ、 ３は１／４分周器、 ４は１，０，１．０判定器、 ５は１，１，０．０判定器、 ６．２０は出力反転排他的論理和回路、７はクロック発
振器、 ８．１４，１５．１６はアンド回路、 ９〜１２はノット回路、 １３は４ビットカウンタ、 １７〜１９はＦＦを示す。
Claims (1)
- １、０、１、０のコードで第１の状態の信号を、１、１
、０、０のコードで第２の状態の信号を、その他のコー
ドで第３の状態の信号を符号化した４ビット、デューテ
ィ５０％のＲＺ信号を受信し、第１の状態の信号、第２
の状態の信号、第３の状態の信号を復号するに際し、受
信信号の０部分の長さの最小単位をＬとした時４ビット
中に３Ｌが２回連続すれば第１の状態の信号とし、５Ｌ
が１回であれば第２の状態の信号とし、それ以外の時は
第３の状態の信号とするようにしたことを特徴とする３
状態信号復号方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252965A JPS61131654A (ja) | 1984-11-30 | 1984-11-30 | ３状態信号復号方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59252965A JPS61131654A (ja) | 1984-11-30 | 1984-11-30 | ３状態信号復号方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61131654A true JPS61131654A (ja) | 1986-06-19 |
Family
ID=17244617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59252965A Pending JPS61131654A (ja) | 1984-11-30 | 1984-11-30 | ３状態信号復号方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61131654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189026A (ja) * | 1989-01-17 | 1990-07-25 | Mitsubishi Electric Corp | カウンタのオーバフロー及びアンダフロー検出装置 |
-
1984
- 1984-11-30 JP JP59252965A patent/JPS61131654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189026A (ja) * | 1989-01-17 | 1990-07-25 | Mitsubishi Electric Corp | カウンタのオーバフロー及びアンダフロー検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4408333A (en) | Data acquisition circuit | |
| US3597539A (en) | Frame synchronization system | |
| EP1237282A1 (en) | Circuit for the detection of clock signal period abnormalities | |
| US3705398A (en) | Digital format converter | |
| JPS61131654A (ja) | ３状態信号復号方式 | |
| JPS5895447A (ja) | クロツク再生回路 | |
| JPS6333738B2 (ja) | ||
| JP3586578B2 (ja) | エッジ検出回路 | |
| KR100345328B1 (ko) | 입력 신호의 주파수 검출 장치 및 방법 | |
| JPH08181588A (ja) | クロック断検出回路 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| KR100246326B1 (ko) | 주파수고정신호 검출기 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH0495426A (ja) | Ｃｒｃ誤り検出回路 | |
| JPS62130037A (ja) | クロツク位相選択方法及びその装置 | |
| JP2581024B2 (ja) | クロック異常検出回路 | |
| JPS63151237A (ja) | フレ−ム同期保護回路 | |
| JPH01145580A (ja) | 異常信号検出回路 | |
| JPS62128634A (ja) | クロツク信号の異常検出回路 | |
| JP2002158570A (ja) | クロック異常検出回路 | |
| JPH07235953A (ja) | フレームパルス発生装置 | |
| JPH03104319A (ja) | 誤り検出回路 | |
| JPS63310251A (ja) | Ｃビツトエラ−カウンタ | |
| JPH03218115A (ja) | クロック断検出回路 |