JPH03218657A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03218657A JPH03218657A JP9014005A JP1400590A JPH03218657A JP H03218657 A JPH03218657 A JP H03218657A JP 9014005 A JP9014005 A JP 9014005A JP 1400590 A JP1400590 A JP 1400590A JP H03218657 A JPH03218657 A JP H03218657A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置技術に関し、半導体集積
回路装置のアウターリード（外部端子）の構造に関する
ものである。
回路装置のアウターリード（外部端子）の構造に関する
ものである。
パッケージの内部に封止された回路素子の電極を、パッ
ケージの外部に引き出すアウターリードの構造について
は、例えば特開昭６ ０−２ ４ ９ ３５４号公報に
記載があり、アウターリードと封止樹脂との密着性を向
上させる技術について説明されている。
ケージの外部に引き出すアウターリードの構造について
は、例えば特開昭６ ０−２ ４ ９ ３５４号公報に
記載があり、アウターリードと封止樹脂との密着性を向
上させる技術について説明されている。
ところで、例えば従来の面実装形ノで・ソケージのアウ
ターリードは、封止樹脂との密着性の他に、パッケージ
をプリント基板に実装するだめの半田（Ｐｂ−Ｓｎ）と
の濡れ性を良好にする観点から、その表面に半田（Ｐｂ
−Ｓｎ）メッキ層が形成されている。ところが、半田メ
ッキ層は、従来からリードフレーム母材として用いられ
ている４２７ロイとの密着性が充分でないため、例えば
リート゛フレー云母材が４２アロイで構成されている場
合は、４２７ロイの表面に両金属との密着性の良好な下
地Ｃｕメッキ層を形成し、その表面に半田メッキ層を形
成していた。
ターリードは、封止樹脂との密着性の他に、パッケージ
をプリント基板に実装するだめの半田（Ｐｂ−Ｓｎ）と
の濡れ性を良好にする観点から、その表面に半田（Ｐｂ
−Ｓｎ）メッキ層が形成されている。ところが、半田メ
ッキ層は、従来からリードフレーム母材として用いられ
ている４２７ロイとの密着性が充分でないため、例えば
リート゛フレー云母材が４２アロイで構成されている場
合は、４２７ロイの表面に両金属との密着性の良好な下
地Ｃｕメッキ層を形成し、その表面に半田メッキ層を形
成していた。
ところが、下地Ｃｕメッキ層の表面に半田メッキ層を形
成する上記従来の技術においては、以下の問題があるこ
とを本発明者は見出した。
成する上記従来の技術においては、以下の問題があるこ
とを本発明者は見出した。
すなわち、半導体集積回路装置の製造工程中の熱処理や
その製造後の経時変化等により、下地ＣＵメノキ層のＣ
ｕ原子が半田メッキ層に、また半田メッキ層のＳｎ原子
が下地Ｃｕメッキ層に各々拡敗し、それらメッキ層の接
合領域に硬くて脆い性質を有するＣｕ−Ｓｎ合金層が形
成される問題があった。この合金層は、例えば半田吸い
上がりの際にアウターリードに加わる引っ張り応力のよ
うな微弱な機械的ストレスで破壊されてしまい、メッキ
剥離不良やソルダビイリティ不良を生じさせ、半導体集
債回路装置の信頼性を著しく低下させてしまう。
その製造後の経時変化等により、下地ＣＵメノキ層のＣ
ｕ原子が半田メッキ層に、また半田メッキ層のＳｎ原子
が下地Ｃｕメッキ層に各々拡敗し、それらメッキ層の接
合領域に硬くて脆い性質を有するＣｕ−Ｓｎ合金層が形
成される問題があった。この合金層は、例えば半田吸い
上がりの際にアウターリードに加わる引っ張り応力のよ
うな微弱な機械的ストレスで破壊されてしまい、メッキ
剥離不良やソルダビイリティ不良を生じさせ、半導体集
債回路装置の信頼性を著しく低下させてしまう。
本発明は上記課題に着目してなされたものであり、その
目的は、半導体集積回路装置の信頼性を向上させること
のできる技術を提供することにある。
目的は、半導体集積回路装置の信頼性を向上させること
のできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、明
細書の記述および添付図面から明らかになるであろう。
細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。
要を簡単に説明すれば、以下のとおりである。
すなわち、請求項１記載の発明は、パッケージに封止さ
れた回路素子の電極をパッケージの外部に引き出す外部
端子を構成するＣｕを含有する金属層とＳｎを含有する
金属層との間に、各々の金属層を構成するＣｕ，Ｓｎ原
子の拡散を抑制するためのバリヤ金属層を設けた半導体
集積回路装置構造とするものである。
れた回路素子の電極をパッケージの外部に引き出す外部
端子を構成するＣｕを含有する金属層とＳｎを含有する
金属層との間に、各々の金属層を構成するＣｕ，Ｓｎ原
子の拡散を抑制するためのバリヤ金属層を設けた半導体
集積回路装置構造とするものである。
上記した請求項１記載の発明によれば、従来、半導体集
積回路装置の製造中の熱処理やその製造後の経時変化等
により、外部端子を構成するＣｕを含有する金属層とＳ
ｎを含有する金属層との間に形成されていた硬くて脆い
性質を有するＣｕ一Ｓｎ合金層の形成を抑制することが
できるので、Ｃｕ−Ｓｎ合金層に起因するメッキ剥離不
良やソルダビイリイティ不良の発生を大幅に低減するこ
とが可能となる。
積回路装置の製造中の熱処理やその製造後の経時変化等
により、外部端子を構成するＣｕを含有する金属層とＳ
ｎを含有する金属層との間に形成されていた硬くて脆い
性質を有するＣｕ一Ｓｎ合金層の形成を抑制することが
できるので、Ｃｕ−Ｓｎ合金層に起因するメッキ剥離不
良やソルダビイリイティ不良の発生を大幅に低減するこ
とが可能となる。
第１図は本発明の一実施例である半導体集債回路装置の
外部端子の要部断面図、第２図は第１図の■−■線の断
面図、第３図はこの半導体集積回路装置の全体斜視図で
ある。
外部端子の要部断面図、第２図は第１図の■−■線の断
面図、第３図はこの半導体集積回路装置の全体斜視図で
ある。
第３図に示す本実施例の半導体集積回路装置１は、例え
ばパッケージ２とその四側壁から突出したガルウイング
状のアウターリード（外部端子）３とを有するＱ Ｆ
Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）形の半導
体集債回路装置である。
ばパッケージ２とその四側壁から突出したガルウイング
状のアウターリード（外部端子）３とを有するＱ Ｆ
Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）形の半導
体集債回路装置である。
パッケージ２は、エポキシ系の樹脂からなり、図示はし
ないが、その内部には所定の集積回路素子が形成された
半導体チップが封止されている。
ないが、その内部には所定の集積回路素子が形成された
半導体チップが封止されている。
アウターリード３は、集積回路素子の電極と電気的に接
続されている。アウターリード３は、第１図および第２
図に示すように、リードフレーム母材３ａと、その表面
に形成された下地Ｃｕメツキ層（Ｃｕを含有する金属層
）３ｂと、その表面に形成されたバリヤ金属層３Ｃと、
その表面に形成された半田（Ｐｂ−Ｓｎ）メッキ層（Ｓ
ｎを含有する金属層＞３ｄとから構成されている。
続されている。アウターリード３は、第１図および第２
図に示すように、リードフレーム母材３ａと、その表面
に形成された下地Ｃｕメツキ層（Ｃｕを含有する金属層
）３ｂと、その表面に形成されたバリヤ金属層３Ｃと、
その表面に形成された半田（Ｐｂ−Ｓｎ）メッキ層（Ｓ
ｎを含有する金属層＞３ｄとから構成されている。
リードフレーム母材３ａは、例えば４２７ロイからなる
。
。
下地Ｃｕメッキ層３ｂは、リードフレーム母材３ａと半
田メッキ層３ｄとの密着性を良好にするための金属層で
あり、その厚さは、例えば４〜ＩＯμｍ程度である。
田メッキ層３ｄとの密着性を良好にするための金属層で
あり、その厚さは、例えば４〜ＩＯμｍ程度である。
バリヤ金属層３Ｃは、下地Ｃｕメツキ層３ｂのＣｕ原子
が半田メッキ層に、また半田メッキ層３ｄのＳｎ原子が
下地Ｃｕメツキ層３ｂに拡散する現象を抑制するための
金属層であり、例えば鉛（Ｐｂ）メッキからなる。この
場合、バリヤ金属層３Ｃの厚さは、例えば２μｍ以上で
ある。バリヤ金属層３ＣにおけるＰｂ原子は、半導体集
積回路装置１の製造中の熱処理やその製造後の経時変化
等により、半田メッキ層３ｄに拡散するが、Ｃｕ−Ｓｎ
合金層のような硬くて脆い性質を有する合金層を形成し
ない。また、ｐｂ原子は、過度のエネルギーを与えない
限り、下地Ｃｕメッキ層３ｂには拡散しない。ただし、
バリヤ金属層３ｃは、Ｐｂメッキに限定されるものでは
なく、Ｃｕ，ｓｎ原子の拡散現象を抑制するとともに、
半導体集積回路装置１の製造中の熱処理やその製造後の
経時変化等により脆い金属層を形成せず、かつ実装時に
おける半田の濡れ性を劣化させない材料であれば種々変
更可能であり、例えばパラジウムでも良い。この場合、
バリヤ金属層３Ｃの厚さは、Ｐｂメッキの場合と同一の
条件において、例えば０．５μｍ程度あれば良い。
が半田メッキ層に、また半田メッキ層３ｄのＳｎ原子が
下地Ｃｕメツキ層３ｂに拡散する現象を抑制するための
金属層であり、例えば鉛（Ｐｂ）メッキからなる。この
場合、バリヤ金属層３Ｃの厚さは、例えば２μｍ以上で
ある。バリヤ金属層３ＣにおけるＰｂ原子は、半導体集
積回路装置１の製造中の熱処理やその製造後の経時変化
等により、半田メッキ層３ｄに拡散するが、Ｃｕ−Ｓｎ
合金層のような硬くて脆い性質を有する合金層を形成し
ない。また、ｐｂ原子は、過度のエネルギーを与えない
限り、下地Ｃｕメッキ層３ｂには拡散しない。ただし、
バリヤ金属層３ｃは、Ｐｂメッキに限定されるものでは
なく、Ｃｕ，ｓｎ原子の拡散現象を抑制するとともに、
半導体集積回路装置１の製造中の熱処理やその製造後の
経時変化等により脆い金属層を形成せず、かつ実装時に
おける半田の濡れ性を劣化させない材料であれば種々変
更可能であり、例えばパラジウムでも良い。この場合、
バリヤ金属層３Ｃの厚さは、Ｐｂメッキの場合と同一の
条件において、例えば０．５μｍ程度あれば良い。
半田メッキ層３ｄは、半導体集積回路装置１をプリント
基板に面実装する際、半田の濡れ性を良好にするための
金属層であり、その厚さは、例えば５〜１５μｍ程度で
ある。
基板に面実装する際、半田の濡れ性を良好にするための
金属層であり、その厚さは、例えば５〜１５μｍ程度で
ある。
なお、各メッキ層３ｂ〜３ ｄ，は、通常のメッキ処理
により形成すれば良い。
により形成すれば良い。
このように本実施例によれば、アウターリード３を構成
する下地Ｃｕメッヰ層３ｂと半田メ，キ層３ｄとの間に
、各々の金属層を構成するＣｕ、Ｓｎ原子の拡散現象を
抑制するためのバリヤ金属層３Ｃを設けたことにより、
従来、半導体集積回路装置ｌの製造中の熱処理やその製
造後の経時変化等により、下地Ｃｕメッキ層３ｂと半田
メッキ層３ｄとの間に形成された硬くて脆い性質を有す
るＣｕ−Ｓｎ合金層の形成を抑制することができるので
、Ｃｕ−Ｓｎ合金層に起因するメッキ剥離不良やソルダ
ビイリイティ不良の発生を大幅に低減することができ、
半導体集積回路装置１の信頼性を向上させることが可能
となる。
する下地Ｃｕメッヰ層３ｂと半田メ，キ層３ｄとの間に
、各々の金属層を構成するＣｕ、Ｓｎ原子の拡散現象を
抑制するためのバリヤ金属層３Ｃを設けたことにより、
従来、半導体集積回路装置ｌの製造中の熱処理やその製
造後の経時変化等により、下地Ｃｕメッキ層３ｂと半田
メッキ層３ｄとの間に形成された硬くて脆い性質を有す
るＣｕ−Ｓｎ合金層の形成を抑制することができるので
、Ｃｕ−Ｓｎ合金層に起因するメッキ剥離不良やソルダ
ビイリイティ不良の発生を大幅に低減することができ、
半導体集積回路装置１の信頼性を向上させることが可能
となる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、前記実施例においては、リードフレーム母材を
４２アロイて構成した場合について説明したが、これに
限定されるものではなく種々変更可能であり、例えばＣ
ｕで構成しても良い。この場合、前記実施例で説明した
下地Ｃｕメッキ層は不要となり、Ｃｕからなるリードフ
レーム母材の表面にバリヤ金属層を形成し、その表面に
半田（Ｐｂ−Ｓｎ）メッキ層を形成すれば良い。
４２アロイて構成した場合について説明したが、これに
限定されるものではなく種々変更可能であり、例えばＣ
ｕで構成しても良い。この場合、前記実施例で説明した
下地Ｃｕメッキ層は不要となり、Ｃｕからなるリードフ
レーム母材の表面にバリヤ金属層を形成し、その表面に
半田（Ｐｂ−Ｓｎ）メッキ層を形成すれば良い。
才だ、前記実施例においては、アウターリードがガルウ
イング状の場合について説明したが、これに限定される
ものではなく種々変更可能であり、例えば第４図に示す
半導体集積回路装置１のアウターリード３のようにＪ字
状の場合についても前記実施例と同じ効果を得ることが
可能である。
イング状の場合について説明したが、これに限定される
ものではなく種々変更可能であり、例えば第４図に示す
半導体集積回路装置１のアウターリード３のようにＪ字
状の場合についても前記実施例と同じ効果を得ることが
可能である。
また、前記実施例においては、樹脂封止形のパッケージ
の場合について説明したが、これに限定されるものでは
なく、例えばセラミックパッケージのような気密封止形
のパンケージでも良い。
の場合について説明したが、これに限定されるものでは
なく、例えばセラミックパッケージのような気密封止形
のパンケージでも良い。
また、前記実施例においては、ＱＦＰｉの半導体集積回
路装置の場合について説明したが、これに限定されるも
のではなく種々変更可能である。
路装置の場合について説明したが、これに限定されるも
のではなく種々変更可能である。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体集積回路装置
に適用した場合について説明したが、これに限定されず
種々適用可能であり、例えばパッケージ封止形のダイオ
ード（回路素子）等の半導体装置やパッケージ封止形の
抵抗（回路素子）等の電子部品に適用することが可能で
ある。
をその背景となった利用分野である半導体集積回路装置
に適用した場合について説明したが、これに限定されず
種々適用可能であり、例えばパッケージ封止形のダイオ
ード（回路素子）等の半導体装置やパッケージ封止形の
抵抗（回路素子）等の電子部品に適用することが可能で
ある。
本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
すなわち、パッケージに封止された回路素子の電極をパ
ッケージの外部に引き出す外部端子を構成するＣｕを含
有する金属層とＳｎを含有する金属層との間に、各々の
金属層を構成するＣｕＳＳｎ原子の拡散を抑制するため
のバリヤ金属層を設けた請求項１記載の発明によれば、
従来、半導体集積回路装置の製造中の熱処理やその製造
後の経時変化等により、外部端子を構成するＣｕを含存
する金属層とＳｎを含有する金属層との間に形成４ された硬くて脆い性質を有するＣｕ−Ｓｎ合金層の形成
を抑制することができるので、Ｃｕ−Ｓｎ合金層に起因
するメッキ剥離不良やンルダビイリイティ不良の発生を
大幅に低減することができ、半導体集積回路装置の信頼
性を向上させることが可能となる。
ッケージの外部に引き出す外部端子を構成するＣｕを含
有する金属層とＳｎを含有する金属層との間に、各々の
金属層を構成するＣｕＳＳｎ原子の拡散を抑制するため
のバリヤ金属層を設けた請求項１記載の発明によれば、
従来、半導体集積回路装置の製造中の熱処理やその製造
後の経時変化等により、外部端子を構成するＣｕを含存
する金属層とＳｎを含有する金属層との間に形成４ された硬くて脆い性質を有するＣｕ−Ｓｎ合金層の形成
を抑制することができるので、Ｃｕ−Ｓｎ合金層に起因
するメッキ剥離不良やンルダビイリイティ不良の発生を
大幅に低減することができ、半導体集積回路装置の信頼
性を向上させることが可能となる。
第１図は本発明の一実施例である半導体集積回路装置の
外部端子の要部断面図、 第２図は第１図の■−■線の断面図、 第３図はこの半導体集積回路装置の全体斜視図、第４図
は本発明の他の実施例である半導体集積回路装置の外部
端子を模式的に示す図である。 ｌ・・・半導体集債回路装置、２・・・パッケージ、３
・・・アウターリード（外部端子）、３ａ・・・リード
フレーム母材、３ｂ・・・下地ＣＵメッキ層（Ｃｕを含
有する金属層）、３Ｃ・・・バリヤ金属層、３ｄ・・・
半田メッキ層（Ｓｎを含有する金属層）。
外部端子の要部断面図、 第２図は第１図の■−■線の断面図、 第３図はこの半導体集積回路装置の全体斜視図、第４図
は本発明の他の実施例である半導体集積回路装置の外部
端子を模式的に示す図である。 ｌ・・・半導体集債回路装置、２・・・パッケージ、３
・・・アウターリード（外部端子）、３ａ・・・リード
フレーム母材、３ｂ・・・下地ＣＵメッキ層（Ｃｕを含
有する金属層）、３Ｃ・・・バリヤ金属層、３ｄ・・・
半田メッキ層（Ｓｎを含有する金属層）。
Claims (1)
- 【特許請求の範囲】 １、パッケージに封止された回路素子の電極をパッケー
ジの外部に引き出す外部端子を構成する銅を含有する金
属層とスズを含有する金属層との間に、各々の金属層を
構成する銅、スズ原子の拡散を抑制するためのバリヤ金
属層を設けたことを特徴とする半導体集積回路装置。 ２、前記バリヤ金属層が鉛からなることを特徴とする請
求項１記載の半導体集積回路装置。 ３、前記バリヤ金属層がパラジウムからなることを特徴
とする請求項１記載の半導体集積回路装置。 ４、前記パッケージが面実装形パッケージであることを
特徴とする請求項１記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014005A JPH03218657A (ja) | 1990-01-24 | 1990-01-24 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9014005A JPH03218657A (ja) | 1990-01-24 | 1990-01-24 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03218657A true JPH03218657A (ja) | 1991-09-26 |
Family
ID=11849101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9014005A Pending JPH03218657A (ja) | 1990-01-24 | 1990-01-24 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03218657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110029248A (zh) * | 2019-04-17 | 2019-07-19 | 广东科学技术职业学院 | 一种3d打印用的金属膏体及其制备方法 |
-
1990
- 1990-01-24 JP JP9014005A patent/JPH03218657A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110029248A (zh) * | 2019-04-17 | 2019-07-19 | 广东科学技术职业学院 | 一种3d打印用的金属膏体及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0129118B1 (ko) | 부식이 감소된 리드 프레임 및 이의 제조 방법 | |
| US20080087996A1 (en) | Semiconductor device and manufacturing method of the same | |
| KR19980054344A (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JPH09266280A (ja) | 半導体素子実装用リードフレーム | |
| US5844305A (en) | Lead frame for semiconductor devices | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| WO2005117112A1 (ja) | 半導体装置用リードフレーム | |
| CN101243546B (zh) | 半导体装置及其制造方法以及基板 | |
| JPH1022434A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| JPH1093004A (ja) | 電子部品およびその製造方法 | |
| US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
| JPH03218657A (ja) | 半導体集積回路装置 | |
| JPH01140647A (ja) | 面装着型半導体パッケージ | |
| JP2014090206A (ja) | 樹脂封止型半導体装置 | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| JPH0536754A (ja) | 半導体装置 | |
| KR100203334B1 (ko) | 다층도금 리드프레임 | |
| JPH08288447A (ja) | リードフレーム | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS6227733B2 (ja) | ||
| JPH04312937A (ja) | 半導体装置及びその製造方法 | |
| JPH10284666A (ja) | 電子部品機器 | |
| JPS62283648A (ja) | 樹脂封止型半導体装置 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 |