JPH0536754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0536754A JPH0536754A JP3191606A JP19160691A JPH0536754A JP H0536754 A JPH0536754 A JP H0536754A JP 3191606 A JP3191606 A JP 3191606A JP 19160691 A JP19160691 A JP 19160691A JP H0536754 A JPH0536754 A JP H0536754A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- layer
- copper
- palladium layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 配線基板に半導体素子を直接接続する半導体
装置の信頼性および経済性を改善する。 【構成】 配線基板１２の銅電極１０上に少なくともパ
ラジウム層１１を形成して、バンプ３と接続したもので
ある。場合によってはそのパラジウム層１１の上にクリ
ーム半田１３をのせて、半導体素子１のバンプに接続さ
せる場合もある。 【効果】 パラジウム層１１により、銅電極１０と半田
層あるいは銅電極１０と半田バンプは直接接触せず時間
の経過とともに発生していた銅中へのすずの拡散による
合金化が起きず、半田中の巣の発生が極めて信頼性の高
い実装が可能となる。またパラジウム層１１は無電解め
っきにより形成でき、材料構成，工程の簡略化に効果が
ある。
装置の信頼性および経済性を改善する。 【構成】 配線基板１２の銅電極１０上に少なくともパ
ラジウム層１１を形成して、バンプ３と接続したもので
ある。場合によってはそのパラジウム層１１の上にクリ
ーム半田１３をのせて、半導体素子１のバンプに接続さ
せる場合もある。 【効果】 パラジウム層１１により、銅電極１０と半田
層あるいは銅電極１０と半田バンプは直接接触せず時間
の経過とともに発生していた銅中へのすずの拡散による
合金化が起きず、半田中の巣の発生が極めて信頼性の高
い実装が可能となる。またパラジウム層１１は無電解め
っきにより形成でき、材料構成，工程の簡略化に効果が
ある。
Description
【０００１】
【産業上の利用分野】本発明は、超小型，軽量機器に用
いられる配線基板に半導体素子を直接接続した半導体装
置に関する。
いられる配線基板に半導体素子を直接接続した半導体装
置に関する。
【０００２】
【従来の技術】従来、配線基板に半導体素子を直接接続
した半導体装置は、図３に示すように、半導体素子１の
電極２上にバンプ３が形成されており、通常金などの金
属バンプあるいは半田などの合金バンプが使用されてい
る。配線基板４には配線電極５が形成されており、通常
銅電極である。また銅電極上に銅の酸化防止のために、
半田層がめっきあるいはレベラーにより形成されて配線
電極５としている場合もある。バンプ３と配線電極５と
の接続は、バンプ３と相対する位置にメタルマスクにて
クリーム半田６を適量スクリーン印刷し、半導体素子１
を位置合わせし搭載後、リフローあるいは熱圧着してい
る。または配線電極５の表面積が半田層で形成されてい
る場合は、クリーム半田６の印刷は行わず、半田層をリ
フローあるいは熱圧着により溶解させ接続することもあ
る。また、バンプ３が半田の場合も、クリーム半田６を
印刷せず、バンプ３自体を溶解して接続する場合もあ
る。
した半導体装置は、図３に示すように、半導体素子１の
電極２上にバンプ３が形成されており、通常金などの金
属バンプあるいは半田などの合金バンプが使用されてい
る。配線基板４には配線電極５が形成されており、通常
銅電極である。また銅電極上に銅の酸化防止のために、
半田層がめっきあるいはレベラーにより形成されて配線
電極５としている場合もある。バンプ３と配線電極５と
の接続は、バンプ３と相対する位置にメタルマスクにて
クリーム半田６を適量スクリーン印刷し、半導体素子１
を位置合わせし搭載後、リフローあるいは熱圧着してい
る。または配線電極５の表面積が半田層で形成されてい
る場合は、クリーム半田６の印刷は行わず、半田層をリ
フローあるいは熱圧着により溶解させ接続することもあ
る。また、バンプ３が半田の場合も、クリーム半田６を
印刷せず、バンプ３自体を溶解して接続する場合もあ
る。
【０００３】さらには、図４に示すように、配線基板４
の配線電極５として、銅電極７上にニッケルめっき８お
よび金めっき９を施した基板を用いることもある。
の配線電極５として、銅電極７上にニッケルめっき８お
よび金めっき９を施した基板を用いることもある。
【０００４】
【発明が解決しようとする課題】しかし、上記図３の構
成では、必ず配線電極５である銅電極と半田が直接接続
するため、使用時に雰囲気中の温度と半導体素子１の自
己発熱などにより時間経過とともに銅電極と半田組成中
のすずの合金化が進み、すずの銅中への拡散により銅電
極に接する半田層に巣が発生するという欠陥があった。
また、配線基板４上に半導体素子１を直接接続している
ため、半導体素子１と配線基板４の膨張率の差が接続部
に直接応力としてかかり、接続信頼性を著しく劣化させ
るという課題が発生していた。
成では、必ず配線電極５である銅電極と半田が直接接続
するため、使用時に雰囲気中の温度と半導体素子１の自
己発熱などにより時間経過とともに銅電極と半田組成中
のすずの合金化が進み、すずの銅中への拡散により銅電
極に接する半田層に巣が発生するという欠陥があった。
また、配線基板４上に半導体素子１を直接接続している
ため、半導体素子１と配線基板４の膨張率の差が接続部
に直接応力としてかかり、接続信頼性を著しく劣化させ
るという課題が発生していた。
【０００５】また、図４の構成のすずと銅の合金化を抑
制するために施した銅電極７上のニッケルめっき８およ
び金めっき９は効果的ではあるが、材料費自体も高く、
かつ２種類のめっきのため、工程も複雑であり、コスト
がかかるという課題があった。
制するために施した銅電極７上のニッケルめっき８およ
び金めっき９は効果的ではあるが、材料費自体も高く、
かつ２種類のめっきのため、工程も複雑であり、コスト
がかかるという課題があった。
【０００６】本発明は上記従来の課題を解決するもの
で、簡単な構成で信頼性の向上とコストの低減をはかっ
た半導体装置を提供することを目的とする。
で、簡単な構成で信頼性の向上とコストの低減をはかっ
た半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置は、配線基板の銅電極上にパラジ
ウム層を形成、またはその後半田層を形成した構成によ
る。
に本発明の半導体装置は、配線基板の銅電極上にパラジ
ウム層を形成、またはその後半田層を形成した構成によ
る。
【０００８】
【作用】上記構成により、配線基板の銅電極と半田はパ
ラジウム層により直接接触せず、かつパラジウムと銅と
すずそれぞれとの拡散速度が著しく遅いために銅層と半
田層の間に従来のような鉛過剰にもとづくもろい巣が発
生せず信頼性の向上がはかれるものである。
ラジウム層により直接接触せず、かつパラジウムと銅と
すずそれぞれとの拡散速度が著しく遅いために銅層と半
田層の間に従来のような鉛過剰にもとづくもろい巣が発
生せず信頼性の向上がはかれるものである。
【０００９】また、パラジウムは無電解めっきにより簡
単に形成することができ、加熱による表面酸化も少な
く、半田漏れ性も良好であり、ニッケルと金めっき表面
処理システムより材料費自体も安く、かつ工程も単純で
あり、コストの低減をはかれるものである。
単に形成することができ、加熱による表面酸化も少な
く、半田漏れ性も良好であり、ニッケルと金めっき表面
処理システムより材料費自体も安く、かつ工程も単純で
あり、コストの低減をはかれるものである。
【００１０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は第１の実施例を示し、１，２および３は図
３の従来例と同じであるので説明を省略する。１０は銅
電極、１１は銅電極１０上に形成されたパラジウム層で
ある。すなわち配線電極が銅電極１０等の金属電極とパ
ラジウム層１１とからなっている。上記のパラジウム層
１１の形成により配線基板１２上の銅電極１０とクリー
ム半田１３により形成された半田層はパラジウム層１１
により直接は接触せず、銅とすずの拡散による合金化を
防いでいる。
する。図１は第１の実施例を示し、１，２および３は図
３の従来例と同じであるので説明を省略する。１０は銅
電極、１１は銅電極１０上に形成されたパラジウム層で
ある。すなわち配線電極が銅電極１０等の金属電極とパ
ラジウム層１１とからなっている。上記のパラジウム層
１１の形成により配線基板１２上の銅電極１０とクリー
ム半田１３により形成された半田層はパラジウム層１１
により直接は接触せず、銅とすずの拡散による合金化を
防いでいる。
【００１１】図２は、第２の実施例を示し、１４は半田
バンプである。上記の構成において、半田バンプ１４と
銅電極１０もパラジウム層１１により直接は接触してい
ない。
バンプである。上記の構成において、半田バンプ１４と
銅電極１０もパラジウム層１１により直接は接触してい
ない。
【００１２】なお、パラジウム層１１は０.１μｍ程度
の厚さで十分であり、無電解めっきにより形成できるも
のである。なお、パラジウム層１１，クリーム半田１３
は少なくともバンプに接する領域に存在すれば役目を果
たす。
の厚さで十分であり、無電解めっきにより形成できるも
のである。なお、パラジウム層１１，クリーム半田１３
は少なくともバンプに接する領域に存在すれば役目を果
たす。
【００１３】
【発明の効果】以上のように本発明は、配線電極が銅等
の金属電極の上の、少なくともバンプに接する領域にパ
ラジウム層を形成した構成によるので、配線基板の銅電
極と半田はパラジウム層により直接は接触せず、かつパ
ラジウムと銅およびすずそれぞれとの拡散による合金化
が著しく遅いため、半田中の巣の発生がなく、半導体素
子の配線基板上への直接の接続にもかかわらず、きわめ
て信頼性が高く、しかもパラジウム自体酸化しにくく、
半田漏れ性も良好でニッケル，金めっきの置き換えが可
能であり、さらに無電解めっきにより形成できるなど、
材料の構成，製造工程の合理化によりコストの低減がは
かれる半導体装置を提供できる。
の金属電極の上の、少なくともバンプに接する領域にパ
ラジウム層を形成した構成によるので、配線基板の銅電
極と半田はパラジウム層により直接は接触せず、かつパ
ラジウムと銅およびすずそれぞれとの拡散による合金化
が著しく遅いため、半田中の巣の発生がなく、半導体素
子の配線基板上への直接の接続にもかかわらず、きわめ
て信頼性が高く、しかもパラジウム自体酸化しにくく、
半田漏れ性も良好でニッケル，金めっきの置き換えが可
能であり、さらに無電解めっきにより形成できるなど、
材料の構成，製造工程の合理化によりコストの低減がは
かれる半導体装置を提供できる。
【図１】本発明の第１の実施例であるクリーム半田を用
いた場合の半導体装置の断面図
いた場合の半導体装置の断面図
【図２】本発明の第２の実施例である半田バンプを用い
た場合の半導体装置の断面図
た場合の半導体装置の断面図
【図３】従来の半導体装置の断面図
【図４】図３の従来の半導体装置に用いて配線基板の他
の例の断面図
の例の断面図
１ 半導体素子
２ 電極
３ バンプ
１０ 銅電極
１１ パラジウム層
１２ 配線基板
１３ クリーム半田
１４ 半田バンプ（バンプ）
Claims (2)
- 【請求項１】 配線基板上の配線電極上に金属または合
金のバンプを介して接続された半導体素子からなる半導
体装置において、前記配線電極が銅等の金属電極の上
の、少なくとも前記バンプに接する領域に少なくともパ
ラジウム層を形成してなることを特徴とする半導体装
置。 - 【請求項２】 パラジウム層の上の少なくともバンプに
接する領域に半田層を形成してなることを特徴とする請
求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191606A JPH0536754A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3191606A JPH0536754A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0536754A true JPH0536754A (ja) | 1993-02-12 |
Family
ID=16277438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3191606A Pending JPH0536754A (ja) | 1991-07-31 | 1991-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0536754A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5969424A (en) * | 1997-03-19 | 1999-10-19 | Fujitsu Limited | Semiconductor device with pad structure |
| US6066551A (en) * | 1995-11-15 | 2000-05-23 | Citizen Watch Co., Ltd. | Method for forming bump of semiconductor device |
| US6436730B1 (en) * | 1993-10-04 | 2002-08-20 | Motorola, Inc. | Microelectronic package comprising tin copper solder bump interconnections and method for forming same |
| US8531157B2 (en) | 2008-02-25 | 2013-09-10 | Iwasaki Electric Co., Ltd. | Charging apparatus having overcharge protection and charging method for the same |
| JP2019102523A (ja) * | 2017-11-29 | 2019-06-24 | Fdk株式会社 | 回路基板およびその製造方法 |
-
1991
- 1991-07-31 JP JP3191606A patent/JPH0536754A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436730B1 (en) * | 1993-10-04 | 2002-08-20 | Motorola, Inc. | Microelectronic package comprising tin copper solder bump interconnections and method for forming same |
| US6066551A (en) * | 1995-11-15 | 2000-05-23 | Citizen Watch Co., Ltd. | Method for forming bump of semiconductor device |
| US5969424A (en) * | 1997-03-19 | 1999-10-19 | Fujitsu Limited | Semiconductor device with pad structure |
| US6232147B1 (en) | 1997-03-19 | 2001-05-15 | Fujitsu Limited | Method for manufacturing semiconductor device with pad structure |
| US8531157B2 (en) | 2008-02-25 | 2013-09-10 | Iwasaki Electric Co., Ltd. | Charging apparatus having overcharge protection and charging method for the same |
| JP2019102523A (ja) * | 2017-11-29 | 2019-06-24 | Fdk株式会社 | 回路基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760075B2 (ja) | 半導体パッケージ用リードフレーム | |
| US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
| JP3550875B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| JPH0536754A (ja) | 半導体装置 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JP3232872B2 (ja) | はんだバンプの形成方法 | |
| JP3369665B2 (ja) | 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド | |
| JP2004079891A (ja) | 配線基板、及び、配線基板の製造方法 | |
| JP3280926B2 (ja) | ピン、ピンの製造方法、ピンを用いた配線基板 | |
| JPS5838505B2 (ja) | コウユウテンキンゾクソウヘノメツキホウ | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPH03218644A (ja) | 回路基板の接続構造 | |
| JPH05144821A (ja) | 半導体装置 | |
| JP2716355B2 (ja) | 半導体装置の製造方法 | |
| JP2974840B2 (ja) | 半導体素子の実装方法 | |
| JP2887937B2 (ja) | 銅・タングステン放熱基板の処理方法 | |
| JP2001352005A (ja) | 配線基板および半導体装置 | |
| JP4726409B2 (ja) | 半導体素子及びその製造方法 | |
| JPH04137552A (ja) | リードフレーム | |
| JP2886945B2 (ja) | 配線基板 | |
| JPH01216594A (ja) | セラミック配線基板及びその製造方法 | |
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JPH10289973A (ja) | リードフレームの表面処理方法 | |
| JPS5821430B2 (ja) | 半導体装置の製造方法 | |
| JP2921135B2 (ja) | 半導体装置とその製造方法 |