JPH0321879A - テスターのタイミング信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、テスターのタイミング信号発生回路に関し
、特に、Ｉ（Ｊｌ査のためのテスト波形パターンの発生
など、複数のＩＣテストピンにそれぞれの波形パターン
を発生するテスターのパターン発生システムにおけるタ
イミング信号発生同路に関する。

［従来の技術］ ＩＣ検査システムでは、ＩＣの性能，機能試験を行うた
めにそれに必要な複数ビットのテスト波形パターンを、
テストパターンプログラム等に従って自動的に発生させ
る。そのため、従来のパターン発生システムにおいては
、パターン発生器から得られるパターンデータとタイミ
ング信号発生回路により作られた多数の位相をもった位
相クロック信号とのそれぞれのうちから、ＩＣのピンご
とに必要なものをそれぞれ選択して合成し、所定の波形
パターンを生成することが行われ、生成したテストパタ
ーンをドライブ回路に送り、その出力をレベル変換して
所定のＩＣピンに供給する方法が採られている。

この場合の位相クロフク信号は、通常、テストパターン
の立上がり及び立下がりタイミングを決定するものとし
て使用されていて、タイミング信号発生回路は、テスト
基準周期（レート）に対応する周期で多数の異なる位相
のクロック信号（以下位相クロックパルス）をそれぞれ
の位相クロ・ソク出力端子に発生する。

このような位相クロックパルスは、一般に、基準クロッ
ク信号をあらかじめ設定されているタイミングデータ分
だけカウントして発生するが、従来のタイミング発生器
のタイミング位相設定範囲は、２レート程度までであっ
て、例えば、レート周期がｔｏｎｓ程度では、２ｎｎｓ
程度の範囲まテハ位相クロックパルスが発生できるよう
な設定が通常できるようになっている。

［解決しようとする課題］ しかし、測定するＩＣの機能や速度が向七するにつれ、
それに応じてテストレートの周期も短くなり、従来のよ
うに、レート２周期分のタイミング位相設定幅では十分
な性能テストができなくなってきている。しかし、単純
にレートの４倍程度の４レートまで位相設定幅を大きく
すると、例えば、ｔｏｎｓのレート周期では、一般に１
レート内でのタイミング位置をｉｎｓ単位で細かに設定
することが要求されるので、位相設定幅が１レートの４
倍にまで拡張するとなるとハードウエア屈の増加が著し
く、その制御も複雑化する欠点がある。

この発明の目的は、このような従来技術の問題点を解決
するものであって、車純なハードウエアでその増加を抑
えることができ、多数のレート輔に亙ってタイミングパ
ルスを発生することができるテスターのタイミング信号
発生回路を提供することを目的とする。

［課題を解決するための千段コ このような目的を達成するためのこの発明のテスターの
タイミング信号発生回路の構成は、クロック信号発生回
路と、このクロック信号発生回路からのクロック信号又
は外部からのクロック信号を受けて所定の周期のレート
パルスを発生するレートパルス発生回路と、第１及び第
２のカウンタを有していて、外部からのタイミング位相
範囲設定信号に応じて第１のカウンタと第２のカウンタ
とを独立に動作させるかこれらを従属接続して１つのカ
ウンタとして動作させるかが選択され、タイミング位相
範囲設定信号が所定のｎレート（ｎは正の整数）を指示
しているときには第１及び第２のカウンタを１つのカウ
ンタとして動作させてレートパルスｎごとに対応するレ
ートパルスに応じてクロック信号を受けて第１のカウン
タにセットされた値までカウントし、続いて第２のカウ
ンタにセットされた値までカウントして第２のカウンタ
の出力を位相クロックパルスとして発生し、タイミング
位相範囲設定信号が２ｎレートを指示しているときには
第１及び第２のカウンタを独立のカウンタとして動作さ
せてｎごとに対応する最初のレートパルスに応じてクロ
ック信号を受けて第１のカウンタにセットされた値まで
カウントしてその出力を位相クロックパルスとして発生
し、ｎごとの次のレートパルスに応じて前記クロック信
号を受けて第２のカウンタにセットされた値までカウン
トしてその出力を位相クロックパルスとして発生する位
相クロック発生回路とを備えるものである。

［作用］ このように、位相クロック発生回路に少なくとも２つの
カウンタを設けて、これをタイミング位相範囲設定信号
に応じて、従属接続させて１つのカウンタとして動作さ
せたり、独立のカウンタとして動作させたりすることに
より、レートパルス信号に応じて、例えば、ｎ＝１とす
ると、１レート対応に位相クロックパルスを発生させた
り、倍の２レート対応に位相クロックパルスを発生させ
たりすることを選択することができる。

その結果、ハードウエアをほとんど増加させることなし
に、同一の回路でタイミング位相幅を測定すべきＩＣの
機能に対応して容易に変更してテストすることが可能に
なり、その設定制御もｌＩ［ｉにできる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明のテスターのタイミング信号発生回
路の一実施例のブロック図である。

第１図において、ｌＯは、タイミング信号発生回路であ
って、レートパルス発生回ｉｌ！？１１と位相クロック
発生ト）１路２と基準クロソク発ＩＦＪＴＩｌ路３とを
備えていて、位相クロック発生回路２は、タイミングデ
ータメモリ２１と、状態設定回路２２，２３、データセ
レクタ２４、第１〜第４のカウンタ２５ａ．２５ｂ．２
５ｃ，２５ｄ，ＡＮＤ回路２６，２７、ＯＲ回路２８、
そして制御回路２９とから構成されている。

レートパルス発生回路１は、パターン発生４１ｌからデ
ータを受けて動作し、基準クロック発生回路３からのク
ロックパルスを受けてそれをＣＰＵ１２から受ける分周
データに従って分周して所定の周期のレートパルスを発
生してテスターの他の回路に送出するとともに、位相ク
ロック発生回路２に送出する。

位相クロック発生回路２は、制御回路２９にレートパル
ス発生回路ｌからテストの基準周期に対応して発生する
レートパルスを受けるとともに、パターン発生替１１か
らＲＴＴＣ信号（実時間制御データ）をそのタイミング
データメモリ２ｌに受け、基準クロック発生同路３から
クロックパルスＣＫをカウンタ２５ａ．２５ｂ，２５ｃ
，２５ｄがそれぞれ受けて、このクロックパルスＣＫを
所定の設定値までカウントする。

データメモリ２１は、ＲＴＴＣ信号をアドレス信号とし
て受けて、これによりアクセスされ、アクセスされた番
地のデータを読出してデータセレクタ２４に送出する。

この場合に１度に読出されるデータ数は、最大でカウン
タ２５ａ〜２５ｂにセットされるデータ数であって、そ
れがデータセレクタ２４で各カウンタに対応して分配さ
れる。

データセレクタ２４は、制御回路２９からの制御信号に
応じてタイミングデータメモリ２１から読出されたデー
タを第１〜第４のカウンタ２５ａ，２５ｂ．２５ｃ．２
５ｄに同時に送るか、或は最初の制御信号で第１，第２
のカウンタ２５ａ，２５ｂに同時に送り、次の制御信号
で第３，第４のカウンタ２５ｃ．２５ｄに同時に送るか
の切換え行う。

カウンタ２５ａ．２５ｂ．２５ｃ，２５ｄは、制御回路
２９からロード信号を受けてこれに応じて、データセレ
クタ２４から送られるデータを゛そのプリセソト値とし
てそれぞれ記憶する。

制御回路２９は、ＣＰＵ１２　（或はレートパルス発生
回路１又はパターン発生器１１からでも可）からタイミ
ング位相範囲設定信号Ｔを受けるとともに、レートパル
ス発生回路ｌからレートパルスを受け、さらに、パター
ン発生４ｌ１からはＲＴＴＣ信号を受ける。そして、タ
イミング位相範囲設定信号Ｔを受けたときには、タイミ
ング位相範囲設定信号Ｔの指示に応じた切換え制御信号
を状態設定回路２２．２３に送出して内部の接続状態の
設定を行い、タイミング位相範囲設定信号ＴとＲＴＴＣ
信号とに応じて制御信号をデータセレクタ２４に送出し
てデータセレクタ２４の内部状態をタイミング位相範囲
設定信号Ｔの指示に応じて切換える。また、タイミング
データメモリ２１から読出されたデータを各カウンタに
格納する制御をし、かつ、状態設定回路２２．２３を起
動させる。

状態設定回路２２は、制御同路２９からの起動信号に応
じて起動され、また、制御回路２９からの制御信号に応
じてカウンタ２５ａ．２５ｂを従属接続して動作させる
のか、切り離して動作させるのかの状態切換えを行う。

そして、前記制御信号がカウンタ２５ａ．２５ｂをそれ
ぞれ独立に動作させるものであるときには、ＡＮＤ回路
２６のゲートを開き、カウンタ２５ａ．２５ｂのそれぞ
れのイネーブル信号ａ，ｂをレートパルスに対応して所
定のタイミングでそれぞれ送出し、それぞれのカウンタ
にセットされているプリセット値のカウントを開始させ
、そのカウントが終了したとき（“０”になったとき）
にそれぞれのカウント終丁出力をＯＲ回路２８を介して
位相クロ，ソクパルスとして出力されるように制御する
。また、前記の制御回路２９からの制御信号がこれらカ
ウンタを従属接続して１つのカウンタとして使用するこ
とを示しているときには、ＡＮＤ回路２６のゲートを閉
じ、まず、イネーブル信号ａを送出してカウンタ２５ａ
を動作させ、そのプリセット値のカウントを開始させ、
プリセットイ１＾が“０”までカウントされた■，４点
で、そのカウント終ｒ信号をカウント２５ａから受けて
、カウンタ２５ｂにイネーブル信号ｂを送出して動作さ
せてカウンタ２５ｂにそのプリセット値のカウントを開
始させる。

そして、そのプリセント値が“０”までカウントされた
ときに、そのカウント終了信号をＯＲ同路２８から位相
クロックパルスとして出力する。

状態設定回路２３も状態設定回路２２と同様な回路であ
って、制御回路２９からの起動信号に応じて起動され、
また、制御回路２９からの制御信号に応じてカウンタ２
５ｃ．２５ｄを従属接続して動作させるのか、切り離し
て動作させるのかの状態切換えを行う。そして、前記制
御信号がカウンタ２５ｃ．２５ｄをそれぞれ独立に動作
させるものであるときには、ＡＮＤ回路２７のゲートを
開き、カウンタ２５ｃ，２５ｄのそれぞれのイネープル
信号ｃ＋ｄをレートパルスに対応して所定のタイミング
でそれぞれ送出し、それぞれのカウンタにセットされて
いるプリセット値のカウントを開始させ、そのカウント
終丁したとき（“０”になったとき）にそれぞれのカウ
ント終了出力をＯＲ回路２８を介して位相クロックパル
スとして出力されるようにする。また、前記の制御回路
２９からの制御信号がこれらカウンタを従属接続して１
つのカウンタとして使用することを示しているときには
、ＡＮＤ回路２７のゲートを閉じ、まず、イネーブル信
号Ｃを送出してカウンタ２５ｃを動作させ、そのプリセ
ット値のカウントを開始させ、プリセット値が“０”ま
でカウントされた時点で、そのカウント終丁信号をカウ
ント２５ｃから受けて、カウンタ２５ｄにイネーブル信
号ｄを送出して動作させる。カウンタ２５ｄにそのプリ
セット値のカウントを開始させ、プリセット値が“Ｏ”
までカウントされたときに、そのカウント終了信号をＯ
Ｒ回路２８から位相クロックパルスとして出力する。

次に、このようなタイミング発生回路１０の全体的な動
作を説明する。

まず、ＣＰＵ１２からタイミング位相範囲設定信号Ｔと
して２レート又は４レートのうちのいずれかの設定信号
を制御回路２９が受けると、制御回路２９は、それが２
レートのときには、カウンタ２５ａ，２５ｂ．２５ｃ，
２５ｄをそれぞれ独〜ｌに動作させる状態設定制御信号
をそれぞれ状態設定回路２２．２３に送出する。また、
それが４レートのときには、カウンタ２５ａと２５ｂ１
そしてカウンタ２５ｃ，２５ｄをそれぞれ従属接続して
動作させる状態設定制御信号をそれぞれ状態設定回路２
２．２３に送出する。

実際の測定状態入り、設定幅が２レートのときには、制
御回路２９が最初のレートパルスをレートパルス発生回
路１から受けたときには、パターン発生回路１からのＲ
ＴＴＣ信号に応じて動作し、ＲＴＴＣ信号によりタイミ
ングデータメモリ２１がアクセスされ、その読出しデー
タをデータセレクタ２４を介してカウンタ２　５　ａ，
　　２　５　ｂ．　２　５　゜ｃ．２５ｄに同時にプリ
セットする。そして、制御回路２９は、状態設定回路２
２を起動して、カウンタ２５ａ．２５ｂを１つのカウン
タとして動作させるように制御する。

その結果、状態設定回路２２からイネーブル信号ａが送
出されてカウンタ２５ａがまず動作し、カウンタ２５ａ
が“Ｏ”までカウントし、続いて状態設定回路２２から
イネーブル信号ｂが送出されてカウンタ２５ｂが動作し
、カウンタ２５ｂが“０”までカウントしたそのカウン
ト終ｒ信号が位相クロックパルスとして位相クロック発
生回路２から出力される。

次に制御回路２９がレートパルスを受けたときには、制
御回路２９は、状態設定回路２３を起動して、カウンタ
２５ｃ．２５ｄを１つのカウンタとして動作させるよう
に制御する。その結果、前記と同様にイネーブル信号Ｃ
が送出されて続いてカウンタ２５ｃが動作して、カウン
タ２５ｃが“０”までカウントシ、続いてイネーブル信
号ｄが送出されてカウンタ２５ｄが動作してこれが“０
”までカウントし、カウンタ２５ｄのカウント終丁信号
が位相クロックパルスとして位相クロック発生回路２か
ら出力される。

一方、実際の７！ｌｌｌ定状態入り、設定幅が４レート
のときには、制御同路２９が最初のレートパルスをレー
トパルス発生回路ｌから受けたときには、パターン発生
回路１からのＲＴＴＣ信号に応じて動作し、ＲＴＴＣ信
号によりタイミングデータメモリ２１がアクセスされ、
その読出しデータをデータセレクタ２４を介してカウン
タ２５ａ，２５ｂに同時にプリセットする。次に、制御
回路２９は、状態設定回路２２を動作させ、カウンタ２
５ａ　＋　　２　５　ｂを独立のカウンタとして動作さ
せるように制御する。

その結果、状態設定回路２２からイネーブル信号ａが発
生してカウンタ２５ａが動作してカウンタ２５ａが“０
”までカウントし、そのカウント終了信号が位相クロッ
クパルスとして位相クロック発生回路２から出力される
。次に制御回路２９がレートパルスを受けたときには、
制御回路２９からの制御信号を受けた状態設定回路２２
がイネーブル信号ｂを発生してこれに応じてカウンタ２
５ｂが動作し、カウンタ２５ｂが“０”までカウントし
、そのカウント終了信号が位相クロックパルスとして位
相クロック発生同路２から出力される。

そして、制御回路２９がレートパルス発生回路１からさ
らにレートパルスを受けたときには、制御回路２９は、
今度は状態設定回路２３を動作させる。その結果、状態
設定回路２３からイネーブル信号Ｃが発生してカウンタ
２５ｃが動作してカウンタ２５ｃが“０”までカウント
し、そのカウント終了信号が位相クロックパルスとして
位相クロック発生回路２から出力される。さらに次に制
御回路２９がレートパルスを受けたときには、制御回路
２９からの制御信号を受けた状態設定回路２３がイネー
ブル信号ｄを発生してこれに応じてカウンタ２５ｄが動
作し、カウンタ２５ｄが“Ｏ”までカウントし、そのカ
ウント終了信号が位相クロックパルスとして位相クロッ
ク発生回路２から出力される。

このようにすれば、レートパルスを受けてからＲＴＴＣ
信号に応じてカウンタにカウント値をプリセットしてカ
ウントを開始させるようにすれば、１レートの中におい
て、複数回ＲＴＴＣ信号を発生させれば、その都度、位
相クロックパルスを発生させることが可能であり、実時
間で位相クロックパルスをいくつも設定することができ
る。また、この場合には、レートパルスを受けた後にＲ
ＴＴＣ信号に応じて各カウンタにブリセット値が格納さ
れてカウントを開始するように制御するものであるが、
レートパルス発生前にＲＴＴＣ信号を発生させて、この
ＲＴＴＣ信号受けて各カウンタにプリセット値をセット
し、次のレート信号を受けて、そのタイミングでカウン
タのカウントを開始するようにしてもよい。このように
すれば、各レート対応に位相クロックパルスを発生させ
ることができる。

また、各カウンタのプリセット値は、ＲＴＴＣ信号に応
じてセットすることなく、各測定の開始時点或は各レー
トパルスの発生する手前でパターン発生器等から格納す
るようにしてもよい。

以上説明してきたが、実施例では、２／４レートの切換
えでタイミング位相幅を設定するようになっているが、
この場合、２レート帽でタイミング位相設定を行うと、
４レート幅の場合の２倍の精度で位相設定が可能である
。また、実施例では、２つのカウンタを対にして２レー
ト単位で制御しているが、これは、１レート単位でＲＴ
ＴＣ信号によりプリセット値を順次設定するようにして
もよい。さらに、４つのカウンタを設けているので、３
レート対応に順次カウンタを切り換えて使用し、位相設
定することも可能である。したがって、実施例では、レ
ートサイクルを２〜４と変化させて、それぞれをレート
数を単位としてそれぞれにおいて位相クロックを発生さ
せることが可能である。

なあ、設定範囲が１レートであれば、複数の各カウンタ
をそれぞれ独立に１レート単位で動作されてもよいこと
はもちろんである。

実施例では、４つのカウンタを切換えて使用する構成を
採っているが、これは、さらに多くのカウンタを使用し
てもよいことはもちろんである。

また、１レート幅設定のものを２レート幅に切換える場
合には、少なくとも２つのカウンタを設けて、これらカ
ウンタを独＼２に動作させるか、１つのカウンタとして
動作させるかを切換えればよい。

また、実施例では、、レートパルス発生回路も位相クロ
ック発生回路も同一の基準クロック発生回路からクロソ
クパルスを得て動作するようになっているが、これらは
別々のクロック発生回路からクロックパルスをＩ９ても
よいことはもちろんである。

［発明の効果］ 以上の説明から理解できるように、この発明にあっては
、位相クロック発生回路に少なくとも２つのカウンタを
設けて、これをタイミング位相範囲設定信号に応じて、
従属接続させて１つのカウンタとして動作させたり、独
立のカウンタとして動作させたりすることにより、レー
トパルス信号に応じて、例えば、ｎ＝１とすると、１レ
ート対応に位相クロックパルスを発生させたり、倍の２
レート対応に位相クロックパルスを発生させたりするこ
とを選択することができる。

その桔里、ハードウェアをほとんど増加させることなし
に、同＝一・の同路でタイミング位相輔を測定すべきＩ
Ｃの機能に対応して容易に変史してテストすることが可
能になり、その設定制御も簡単にできる。

【図面の簡単な説明】

第１図は、この允明のテスターのタイミング信号発生回
路の−実施例のブロック図である。 ｌ・・・レートパルス発生回路、２・・・位相クロック
発生回路、３・・・基準クロック発生回路、１０・・・
タイミング信号発生回路、 １１・・・ハターン発生Ｗ、１２・・・ＣＰＵ２１・・
・タイミングデータメモリ、 ２２．２３・・・状態設定回路、 ２４・・・データセレクタ、 ２５ａ．２５ｂ．２５ｃ．２５ｄ・・・第１〜第４のカ
ウンタＡＮＤ回路、 ２８．２７・・・ＡＮＤ回路、２８・・・ＯＲ回路、２
９・・・制御回路。

Claims (2)

【特許請求の範囲】
1. （１）クロック信号発生回路と、このクロック信号発生
   回路からのクロック信号又は外部からのクロック信号を
   受けて所定の周期のレートパルスを発生するレートパル
   ス発生回路と、第１及び第２のカウンタを有していて、
   外部からのタイミング位相範囲設定信号に応じて第１の
   カウンタと第２のカウンタとを独立に動作させるかこれ
   らを従属接続して１つのカウンタとして動作させるかが
   選択され、前記タイミング位相範囲設定信号が所定のｎ
   レート（ｎは正の整数）を指示しているときには第１及
   び第２のカウンタを１つのカウンタとして動作させて前
   記レートパルスｎごとに対応するレートパルスに応じて
   前記クロック信号を受けて第１のカウンタにセットされ
   た値までカウントし、続いて第２のカウンタにセットさ
   れた値までカウントして第２のカウンタの出力を位相ク
   ロック信号として発生し、前記タイミング位相範囲設定
   信号が２ｎレートを指示しているときには第１及び第２
   のカウンタを独立のカウンタとして動作させて前記ｎご
   とに対応する最初の前記レートパルスに応じて前記クロ
   ック信号を受けて第１のカウンタにセットされた値まで
   カウントしてその出力を位相クロック信号として発生し
   、ｎごとの次の前記レートパルスに応じて前記クロック
   信号を受けて第２のカウンタにセットされた値までカウ
   ントしてその出力を位相クロック信号として発生する位
   相クロック発生回路とを備えることを特徴とするテスタ
   ーのタイミング信号発生回路。
2. （２）位相クロック発生回路は、第１、第２、第３及び
   第４のカウンタを有していて、外部からのタイミング位
   相範囲設定信号に応じて第１のカウンタと第２のカウン
   タとを独立に動作させるかこれらを従属接続して１つの
   カウンタとして動作させるかが選択され、かつ、第３の
   カウンタと第４のカウンタとを独立に動作させるかこれ
   らを従属接続して１つのカウンタとして動作させるかが
   選択され、タイミング位相範囲設定信号が２レートを指
   示しているときには第１及び第２のカウンタと第３及び
   第４のカウントとをそれぞれ１つのカウンタとして動作
   させて最初の前記レートパルスに応じてクロック信号を
   受けて第１のカウンタにセットされた値までカウントし
   、続いて第２のカウンタにセットされた値までカウント
   して第２のカウンタの出力を位相クロック信号として発
   生し、次の前記レートパルスに応じて前記クロック信号
   を受けて第３のカウンタにセットされた値までカウント
   し、続いて第４のカウンタにセットされた値までカウン
   トして第４のカウンタの出力を位相クロック信号として
   発生し、前記タイミング位相範囲設定信号が４レートを
   指示しているときには第１及び第２、第３、第４のカウ
   ンタをそれぞれ独立のカウンタとして動作させて最初の
   前記レートパルスに応じて前記クロック信号を受けて第
   １のカウンタにセットされた値までカウントしてその出
   力を位相クロック信号として発生し、次の前記レートパ
   ルスに応じて前記クロック信号を受けて第２のカウンタ
   にセットされた値までカウントしてその出力を位相クロ
   ック信号として発生し、さらに次の前記レートパルスに
   応じて前記クロック信号を受けて第３のカウンタにセッ
   トされた値までカウントしてその出力を位相クロック信
   号として発生し、さらにまた次の前記レートパルスに応
   じて前記クロック信号を受けて第４のカウンタにセット
   された値までカウントしてその出力を位相クロック信号
   として発生する位相クロック発生回路とを備えることを
   特徴とする請求項１記載のテスターのタイミング信号発
   生回路。