JPH03219350A - セルフチェッキング・バスアービタ - Google Patents
セルフチェッキング・バスアービタInfo
- Publication number
- JPH03219350A JPH03219350A JP2013717A JP1371790A JPH03219350A JP H03219350 A JPH03219350 A JP H03219350A JP 2013717 A JP2013717 A JP 2013717A JP 1371790 A JP1371790 A JP 1371790A JP H03219350 A JPH03219350 A JP H03219350A
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- code
- bus
- module
- arbiter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 abstract description 4
- 238000001514 detection method Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の目的
[産業上の利用分野]
本発明によるセルフチェツキング・バスアーとりは、内
外の故障を検出し確実な動作が要求されるバス結合シス
テムのアービタとして用いられるものである。
外の故障を検出し確実な動作が要求されるバス結合シス
テムのアービタとして用いられるものである。
[従来の技術]
各モジュールが持つアービトレーション番号に冗長性を
持たせるなめにチエツクピットを付加する方式やバス上
で生き残ったアービトレーション番号を再検査すること
により異常を検出する方法は以前からあった。しかし、
冗長ビット数が少ない場合や、特にモジュール内で生じ
る故障については検出能力が低く、これを向上させるた
めには装置が複雑になるのでその動作に要する時閉も長
くなるという欠点がみられた。
持たせるなめにチエツクピットを付加する方式やバス上
で生き残ったアービトレーション番号を再検査すること
により異常を検出する方法は以前からあった。しかし、
冗長ビット数が少ない場合や、特にモジュール内で生じ
る故障については検出能力が低く、これを向上させるた
めには装置が複雑になるのでその動作に要する時閉も長
くなるという欠点がみられた。
[発明の解決しようとする課題]
構造が簡単で、しかも短時間にバスアービタが正常に動
作したことを確認できることが本発明の解決しようとす
る課題である。
作したことを確認できることが本発明の解決しようとす
る課題である。
(2)発明の構成
[課題を解決するための手段]
第1図に示すように各モジュールは、複数種類の符号(
例えば符号1、符号2)に属するアービトレーション番
号をそれぞれ持ち、各符号を用いて調停を複数回行う、
モジュールが、この複数回の調停を行うことにより、各
回とも調停が成立したことを確認してバス使用権を獲得
するような構成にすることで本課題を解決することがで
きる。
例えば符号1、符号2)に属するアービトレーション番
号をそれぞれ持ち、各符号を用いて調停を複数回行う、
モジュールが、この複数回の調停を行うことにより、各
回とも調停が成立したことを確認してバス使用権を獲得
するような構成にすることで本課題を解決することがで
きる。
[作用]
例として、次に示す条件を満たす符号を用いて複数回の
調停を行うものとする。
調停を行うものとする。
′要素が1対1に対応する2つの符号空間に属する符号
1、符号2を考え、これを1回目と2回目の調停で用い
る。それぞれの符号には2進数に対応した順序関係を定
め、一方の空間に属する符号の順序関係はもう一方の空
間では逆順になっているものとする。また2つの空間で
対応する各要素はすべて反転している。
1、符号2を考え、これを1回目と2回目の調停で用い
る。それぞれの符号には2進数に対応した順序関係を定
め、一方の空間に属する符号の順序関係はもう一方の空
間では逆順になっているものとする。また2つの空間で
対応する各要素はすべて反転している。
ここでモジュールは、この条件を満たす一組の符号を固
有のアービトレーション番号として持ち、この番号を用
いて調停を行う、最初に生き残ったモジュールのアービ
トレーション番号が、そのとき符号1に属するうちで最
大のものになる1次に符号2に属するアービトレーショ
ン番号がバス上に現れるが、ここで上位ビットから下位
ビットへのビット順を反転させて調停を行うと、これは
最大のアービトレーション番号を持ったモジュールが持
つ符号2に属するアービトレーション番号である。この
ことは、符号1に属する番号に対して符号2に属する番
号が逆順になるためである。このモジュールが再び生き
残ると、条件を満たす符号はバス上の各ビットをすべて
反転していることから、このアービタには故障が無いこ
とを確認できる。ここで、バスアービタはセルフチェツ
キング構成とする。
有のアービトレーション番号として持ち、この番号を用
いて調停を行う、最初に生き残ったモジュールのアービ
トレーション番号が、そのとき符号1に属するうちで最
大のものになる1次に符号2に属するアービトレーショ
ン番号がバス上に現れるが、ここで上位ビットから下位
ビットへのビット順を反転させて調停を行うと、これは
最大のアービトレーション番号を持ったモジュールが持
つ符号2に属するアービトレーション番号である。この
ことは、符号1に属する番号に対して符号2に属する番
号が逆順になるためである。このモジュールが再び生き
残ると、条件を満たす符号はバス上の各ビットをすべて
反転していることから、このアービタには故障が無いこ
とを確認できる。ここで、バスアービタはセルフチェツ
キング構成とする。
[実施例コ 以下に本発明の実施例を図面を参考に説明
する。第2図、第3図、および第4図は、本発明の実施
例に係わるセルフチェツキング・パスアービタに用いら
れる符号の生成法および回路図を示している。条件を満
たす符号には、第2図および第3図で構成されるような
符号がある。
する。第2図、第3図、および第4図は、本発明の実施
例に係わるセルフチェツキング・パスアービタに用いら
れる符号の生成法および回路図を示している。条件を満
たす符号には、第2図および第3図で構成されるような
符号がある。
第2図の方法で生成される符号を対称反転符号と呼び、
目的とする符号の半分のビットから生成する。これは、
全パターンから各々ビット道順をつ(す、さらに各ビッ
トを反転したパターンをもとの全パターンの後に付ける
ことで生成する。
目的とする符号の半分のビットから生成する。これは、
全パターンから各々ビット道順をつ(す、さらに各ビッ
トを反転したパターンをもとの全パターンの後に付ける
ことで生成する。
第3図の方法で生成される符号を反転順序符号と呼び、
目的とする符号の2つ前の符号から生成する。前の符号
の左右に0.1と1゜0を付加して上位の符号集合と下
位の符号集合に分ける。さらにその間に条件を満たす任
意の符号を入れることにより生成する。
目的とする符号の2つ前の符号から生成する。前の符号
の左右に0.1と1゜0を付加して上位の符号集合と下
位の符号集合に分ける。さらにその間に条件を満たす任
意の符号を入れることにより生成する。
このようにして生成した符号を用いて、第4図に示す回
路で調停を実施する。バス使用権を要求するモジュール
は、最初の調停において符号1に属するアービトレーシ
ョン番号を第4図のanO〜an6に出力するとともに
Comp信号を1にComp信号を0にする。次の調停
において要求する各モジュールは符号2に属するアービ
トレーション番号を anO〜an6に出力するととも
にComp信号を0にCo■P信号を1にする。この2
回の調停で第4図の出力 (マ、りがそれぞれ(1,0
)、 (o、 1)であるモジュールがバス使用権獲得
に成功したモジュールである。バス使用権を獲得するモ
ジュールが存在しなければアービタおよびパスライン上
に故障があることを示す。
路で調停を実施する。バス使用権を要求するモジュール
は、最初の調停において符号1に属するアービトレーシ
ョン番号を第4図のanO〜an6に出力するとともに
Comp信号を1にComp信号を0にする。次の調停
において要求する各モジュールは符号2に属するアービ
トレーション番号を anO〜an6に出力するととも
にComp信号を0にCo■P信号を1にする。この2
回の調停で第4図の出力 (マ、りがそれぞれ(1,0
)、 (o、 1)であるモジュールがバス使用権獲得
に成功したモジュールである。バス使用権を獲得するモ
ジュールが存在しなければアービタおよびパスライン上
に故障があることを示す。
(3)発明の効果
本発明によれば、パスライン上はもとよりアービタを構
成するモジュールの内部に生じる異常も検出することが
できるため、調停の正常動作を確認することができる。
成するモジュールの内部に生じる異常も検出することが
できるため、調停の正常動作を確認することができる。
したがって、これを用いると信頼性の高いマルチプロ第
1図はこの発明を説明するためのセルフチェツキング・
バスアービタの構成国である。
1図はこの発明を説明するためのセルフチェツキング・
バスアービタの構成国である。
第2図は対称反転符号、第3区は反転順序符号の生成法
を4ビツトの場合を例に示したものである。第4図はこ
れらの符号を用いて動作するセルフチェツキング・バス
アービタの回路の例である。
を4ビツトの場合を例に示したものである。第4図はこ
れらの符号を用いて動作するセルフチェツキング・バス
アービタの回路の例である。
Claims (1)
- 【特許請求の範囲】 1 複数回の調停動作を行うことにより、 各回ごとに同一モジュールが選択されることで調停の正
常な動作を確認でき、また故障がある場合にはこれを検
出できるように構成されたアービタ。 2 一つの線に複数のモジュールが接続されているシス
テム構成で、その線上に生じる故障を検出することがで
きる特許請求の範囲第一項のアービタ。 3 同じ大小関係を持ち、異なる符合空間に属する複数
の符合を用いて調停を行う特許請求の範囲第1項のアー
ビタ。 4 バスを獲得するアービトレーション時に、アービト
レーションバス上のビットをすべて反転させるような符
号を用いることで、アービタの正常な動作の確認および
故障を検出できる特許請求の範囲第1項のアービタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013717A JPH03219350A (ja) | 1990-01-25 | 1990-01-25 | セルフチェッキング・バスアービタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013717A JPH03219350A (ja) | 1990-01-25 | 1990-01-25 | セルフチェッキング・バスアービタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03219350A true JPH03219350A (ja) | 1991-09-26 |
Family
ID=11840997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013717A Pending JPH03219350A (ja) | 1990-01-25 | 1990-01-25 | セルフチェッキング・バスアービタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03219350A (ja) |
-
1990
- 1990-01-25 JP JP2013717A patent/JPH03219350A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5086429A (en) | Fault-tolerant digital computing system with reduced memory redundancy | |
| EP0031183B1 (en) | Multi-processor computer system | |
| US7331010B2 (en) | System, method and storage medium for providing fault detection and correction in a memory subsystem | |
| JP5014899B2 (ja) | 再構成可能デバイス | |
| KR100878550B1 (ko) | 메모리 컨트롤러 및 메모리 제어 방법 | |
| EP0287302B1 (en) | Cross-coupled checking circuit | |
| DE3485467D1 (de) | Selbstpruefende rechnerschaltungsanordnung. | |
| CN105094007A (zh) | 微控制器以及使用该微控制器的电子控制装置 | |
| KR100865195B1 (ko) | 인접 기호 오류 수정을 위한 방법, 시스템, 장치와 검출코드 | |
| US5784383A (en) | Apparatus for identifying SMP bus transfer errors | |
| US3602886A (en) | Self-checking error checker for parity coded data | |
| Abdullaev et al. | Polynomial code with detecting the symmetric and asymmetric errors in the data vectors | |
| US6055660A (en) | Method for identifying SMP bus transfer errors | |
| JP6861611B2 (ja) | 半導体装置及びそれを備えた半導体システム | |
| WO2018066124A1 (ja) | フォールトトレラントシステム | |
| JPH03219350A (ja) | セルフチェッキング・バスアービタ | |
| Mourad et al. | Testability of parity checkers | |
| JP2555336B2 (ja) | チツプ動作の自動自己診断を伴うicチツプの誤り検出訂正装置及びその方法 | |
| KR20130093583A (ko) | 본질 안전 통합식 에러 검출을 포함하는 데이터 인터페이스 | |
| JPH0218737B2 (ja) | ||
| JPH02189665A (ja) | バス方式 | |
| JP2018072967A (ja) | 制御システム | |
| SU708354A1 (ru) | Устройство дл диагностики группы линейных последовательностных машин | |
| JP5104690B2 (ja) | フォルト検出回路 | |
| SU1478340A1 (ru) | Устройство дл контрол р-кодов Фибоначчи |