JPH03220652A - 不揮発性メモリの管理方式 - Google Patents
不揮発性メモリの管理方式Info
- Publication number
- JPH03220652A JPH03220652A JP2017397A JP1739790A JPH03220652A JP H03220652 A JPH03220652 A JP H03220652A JP 2017397 A JP2017397 A JP 2017397A JP 1739790 A JP1739790 A JP 1739790A JP H03220652 A JPH03220652 A JP H03220652A
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- check
- address
- volatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的コ
(産業上の利用分野)
本発明は、不揮発性メモリの管理方式に関する。
(従来の技術)
近年、各種情報をディジタルデータとして処理する電子
機器が普及しつつある。
機器が普及しつつある。
これら電子機器のなかには、例えば自動車電話装置に記
憶されているID番号や短縮番号登録された電話番号な
どのように、−度記憶されたならば電子機器に電源が供
給されない状況にあってもデータか消滅せず、しかも記
憶されたデータが書換え可能であることが要求されるも
のがある。
憶されているID番号や短縮番号登録された電話番号な
どのように、−度記憶されたならば電子機器に電源が供
給されない状況にあってもデータか消滅せず、しかも記
憶されたデータが書換え可能であることが要求されるも
のがある。
このような要求のある電子機器においては、電池により
バックアップされたRAMやEE−FROM (Ele
ctrically Erasable and Pr
ogramableROM 、電気的消去可能FROM
)等、データを任意に書換えることができかつ電子機器
本体に電源が供給されていなくともデータを保存可能な
いわゆる不揮発性メモリ(Non−volatile
Memory ;以下、NVMと略す。)にデータを記
憶することが広く行われてきた。
バックアップされたRAMやEE−FROM (Ele
ctrically Erasable and Pr
ogramableROM 、電気的消去可能FROM
)等、データを任意に書換えることができかつ電子機器
本体に電源が供給されていなくともデータを保存可能な
いわゆる不揮発性メモリ(Non−volatile
Memory ;以下、NVMと略す。)にデータを記
憶することが広く行われてきた。
ところで、これらNVMに記憶されるデータは比較的重
要なデータであることが多く、データの書換えの際にN
VMが誤動作するようなことがあれば、この電子機器の
ユーザに様々な被害かもたらされる。
要なデータであることが多く、データの書換えの際にN
VMが誤動作するようなことがあれば、この電子機器の
ユーザに様々な被害かもたらされる。
このため、電子機器が起動された時点でこれら重要なデ
ータか記憶されている記憶領域に対して、NVMの動作
が正常であるか否かのチェックを行うことか規定されて
いる電子機器もある。
ータか記憶されている記憶領域に対して、NVMの動作
が正常であるか否かのチェックを行うことか規定されて
いる電子機器もある。
このような電子機器におけるNVMの動作チェックでは
、既に記憶されているデータを破壊せずに動作チェック
を行わなければならない。
、既に記憶されているデータを破壊せずに動作チェック
を行わなければならない。
次に、記憶されているデータを破壊せずに動作チェック
を行うNVMの管理方式の一例を、第4図に示すフロー
チャートを用いて説明する。
を行うNVMの管理方式の一例を、第4図に示すフロー
チャートを用いて説明する。
まず、NVM上の動作チェックを行おうとするアドレス
(以下、チェックアドレスと呼ぶ。)の初期データをR
AMへ退避させる(ステップ401)次に、この初期デ
ータの各ビットを論理反転させて生成したチェックデー
タをチェックアドレスに書込む。(ステップ402)。
(以下、チェックアドレスと呼ぶ。)の初期データをR
AMへ退避させる(ステップ401)次に、この初期デ
ータの各ビットを論理反転させて生成したチェックデー
タをチェックアドレスに書込む。(ステップ402)。
この後、チェックアドレスに書込んだチェックデータを
読出しくステップ403) 、読出したチェックデータ
とRAMに格納されている初期データの各ビットを論理
反転させたものとを比較する(ステップ404)。
読出しくステップ403) 、読出したチェックデータ
とRAMに格納されている初期データの各ビットを論理
反転させたものとを比較する(ステップ404)。
そして、これらのデータを比較したところ両者が一致す
るならば、このチェックアドレスは正常に動作するもの
と判断され、RAMに格納されている初期データが再び
チェックアドレスに戻される(ステップ405)。また
、これらのデータが不一致であれば、このチェックアド
レスにおいてNVMの動作に異常があったと判断され、
所定のエラー処理が行われる。
るならば、このチェックアドレスは正常に動作するもの
と判断され、RAMに格納されている初期データが再び
チェックアドレスに戻される(ステップ405)。また
、これらのデータが不一致であれば、このチェックアド
レスにおいてNVMの動作に異常があったと判断され、
所定のエラー処理が行われる。
この後、次にチェックするアドレスが残っているか否か
が調べられ(ステップ40B) 、次にチェックするア
ドレスか残っている場合には、次にチェックするアドレ
スをチェックアドレスとして(ステップ407) 、さ
らに動作チェックが続けられる(ステップ401)。ま
た、次にチェックを行うアドレスがない場合には、全ア
ドレスにおいて動作が正常であったものとして処理が終
了される。
が調べられ(ステップ40B) 、次にチェックするア
ドレスか残っている場合には、次にチェックするアドレ
スをチェックアドレスとして(ステップ407) 、さ
らに動作チェックが続けられる(ステップ401)。ま
た、次にチェックを行うアドレスがない場合には、全ア
ドレスにおいて動作が正常であったものとして処理が終
了される。
従来は、このようにしてNVMの所定の領域の動作チェ
ックを、その領域に記憶されているデ夕を破壊すること
なく行っていた。
ックを、その領域に記憶されているデ夕を破壊すること
なく行っていた。
ところで、上述したNVMの管理方式では、チェックア
ドレスの初期データをRAMに退避させてからチェック
データをチェックアドレスに書込むことで、NvMに記
憶されているデータが破壊されるのを防いでいる。
ドレスの初期データをRAMに退避させてからチェック
データをチェックアドレスに書込むことで、NvMに記
憶されているデータが破壊されるのを防いでいる。
しかしながら、ステップ402からステップ404の間
で電子機器の電源を断とされた場合、揮発性のRAMに
記憶されているチェックアドレスの初期データは消失し
てしまい、NVMのチェックアドレスにはチェックデー
タが書込まれたままになるという問題があった。
で電子機器の電源を断とされた場合、揮発性のRAMに
記憶されているチェックアドレスの初期データは消失し
てしまい、NVMのチェックアドレスにはチェックデー
タが書込まれたままになるという問題があった。
(発明が解決しようとする課題)
上述したように、従来の不揮発性メモリの管理方式では
、不揮発性メモリの動作チェック中に電子機器の電源を
断とされた場合、そのタイミングによっては不揮発性メ
モリの記憶内容が破壊されてしまうという問題があった
。
、不揮発性メモリの動作チェック中に電子機器の電源を
断とされた場合、そのタイミングによっては不揮発性メ
モリの記憶内容が破壊されてしまうという問題があった
。
本発明はこのような点に対処してなされたもので、不揮
発性メモリの動作チェック中に電源を断とされても不揮
発性メモリの記憶内容を補償できる不揮発性メモリの管
理方式を提供するものである。
発性メモリの動作チェック中に電源を断とされても不揮
発性メモリの記憶内容を補償できる不揮発性メモリの管
理方式を提供するものである。
[発明の構成]
(課題を解決するための手段)
本発明は、不揮発性メモリを備えた電子装置において、
前記不揮発性メモリの所定の記憶領域の記憶内容をチェ
ックするにあたり、前記不揮発性メモリに少なくとも前
記記憶領域の記憶内容及び該記憶領域の該不揮発性メモ
リ上における位置情報からなる補償情報ならびに該記憶
領域のチェックか行われているか否かを示すフラグを設
定する設定領域を設け、該記憶領域のチェックを行う際
に前記設定領域に前記補償情報を設定するとともに前記
フラグをセット状態とする一方、該記憶領域のチェック
が終了したとき該フラグをリセット状態とし、前記電子
装置に電源が投入された後に該フラグのセット状態が検
出された場合は、前記設定領域に設定された前記補償情
報に基づいて前記記憶領域の記憶内容が補償するもので
ある。
前記不揮発性メモリの所定の記憶領域の記憶内容をチェ
ックするにあたり、前記不揮発性メモリに少なくとも前
記記憶領域の記憶内容及び該記憶領域の該不揮発性メモ
リ上における位置情報からなる補償情報ならびに該記憶
領域のチェックか行われているか否かを示すフラグを設
定する設定領域を設け、該記憶領域のチェックを行う際
に前記設定領域に前記補償情報を設定するとともに前記
フラグをセット状態とする一方、該記憶領域のチェック
が終了したとき該フラグをリセット状態とし、前記電子
装置に電源が投入された後に該フラグのセット状態が検
出された場合は、前記設定領域に設定された前記補償情
報に基づいて前記記憶領域の記憶内容が補償するもので
ある。
(作 用)
本発明では、不揮発性メモリの記憶内容のチェックをす
る際に、チェックをする記憶領域に関する情報か、不揮
発性メモリの所定の設定領域に設定される。
る際に、チェックをする記憶領域に関する情報か、不揮
発性メモリの所定の設定領域に設定される。
従って、チェック中に電源を断とされてチェックしてい
た記憶領域内のデータか不正なままとなっても、次に起
動された際に、設定領域に設定された情報に基づいて正
しいデータに補償できる。
た記憶領域内のデータか不正なままとなっても、次に起
動された際に、設定領域に設定された情報に基づいて正
しいデータに補償できる。
(実施例)
以下、本発明の実施例を図面を用いて説明する。
第1図は本発明の一実施例に係わる不揮発性メモリ(以
下、NVMと略す。)の管理方式におけるメモリ配置を
示す図である。
下、NVMと略す。)の管理方式におけるメモリ配置を
示す図である。
同図において、10はEE−PROMや電池によりバッ
クアップされたRAMなど 8ビットのブタを任意のア
ドレスにリード・ライト可能なNVM、20は同様に8
ビツトのデータを任意のアドレスにり−1・・ライト可
能な揮発性のRAMである。
クアップされたRAMなど 8ビットのブタを任意のア
ドレスにリード・ライト可能なNVM、20は同様に8
ビツトのデータを任意のアドレスにり−1・・ライト可
能な揮発性のRAMである。
NVMIOには、常時保持されている必要のあるデータ
が記憶されている。
が記憶されている。
NVMIOに記憶されているデータの中で特に重要なデ
ータ、たとえば無線電話装置におけるより番号などはデ
ータ領域11に記憶されており、電子機器の信頼性を確
保するため電子機器の起動毎にデータ領域11に対して
動作チェックが行われる。
ータ、たとえば無線電話装置におけるより番号などはデ
ータ領域11に記憶されており、電子機器の信頼性を確
保するため電子機器の起動毎にデータ領域11に対して
動作チェックが行われる。
この動作チェック時の作業領域として、NVMloに設
定領域12が、またRAM20に初期ブタ退避領域21
が設けられている。
定領域12が、またRAM20に初期ブタ退避領域21
が設けられている。
なお、CAはデータ領域11内のチェックを行うアドレ
ス、DTはアドレスCAに記憶されている初期データ、
SAI〜SA3は設定領域12に設定されている各デー
タのアドレスを示す。
ス、DTはアドレスCAに記憶されている初期データ、
SAI〜SA3は設定領域12に設定されている各デー
タのアドレスを示す。
このように配置されたメモリを用いたNVMの動作チェ
ックを行う手順を第2図に示すフローチャートに従って
説明する。
ックを行う手順を第2図に示すフローチャートに従って
説明する。
まず、チェックアドレスCAに記憶されている初期デー
タDTを初期データ格納アドレスSA2に格納する(ス
テップ201)。
タDTを初期データ格納アドレスSA2に格納する(ス
テップ201)。
次いで、チェックアドレスCAのアドレス値をチェック
アドレス値格納アドレスSA3に格納する(ステップ2
02)。
アドレス値格納アドレスSA3に格納する(ステップ2
02)。
また、チェックアドレスCAのデータが反転しているこ
とを示す反転中フラグをデータ反転中フラグ格納アドレ
スSAIにセットする(ステップ203)。これは、デ
ータ反転中フラグ格納アドレスSAIに例えば“OIH
″を格納することで行われる。
とを示す反転中フラグをデータ反転中フラグ格納アドレ
スSAIにセットする(ステップ203)。これは、デ
ータ反転中フラグ格納アドレスSAIに例えば“OIH
″を格納することで行われる。
以上の操作により、初期データとチェックアドレス値と
データ反転中フラグから構成されるチェックアドレス情
報がNVMIOの設定領域12に設定される。
データ反転中フラグから構成されるチェックアドレス情
報がNVMIOの設定領域12に設定される。
さらに、初期データDTはRAM20の初期ブタ退避領
域2]に退避される(ステップ204)。
域2]に退避される(ステップ204)。
この後、チェックアドレスCAに初期データDTの各ビ
ットを論理反転させたチェックデータを0 書込む(ステップ205)。これは、チェックアドレス
CAの初期データDTが例えば“]、 0101111
B″ならば、各ビットを論理反転させた“01.010
000 B”がチェックアドレスCAに書込まれる。
ットを論理反転させたチェックデータを0 書込む(ステップ205)。これは、チェックアドレス
CAの初期データDTが例えば“]、 0101111
B″ならば、各ビットを論理反転させた“01.010
000 B”がチェックアドレスCAに書込まれる。
そして、チェックアドレスCAに書込まれたチェックデ
ータを読出しくステップ206)、読出したチェックデ
ータと初期データ退避領域2]に退避されている初期デ
ータDTの各ビットを論理反転させたものとを比較する
(ステップ207)。これは、チェックアドレスCAに
書込またチェックデータが初期データDT(“1010
11 ]、 I B”)の各ビットを論理反転させたも
の(“O]010000B“)なので、このアドレスの
動作が正常であれば読出したチェックデータも’010
10000B”である。従って、読出したチェックデー
タと初期データ退避領域21に退避されている初期デー
タDTの各ビットを論理反転させたもの(“010 ]
、 0000 B”)とを比較し、両者が一致する場合
にはチェックアドレスCAの動作] ] は正常であると判断し、初期データ退避領域2]に退避
されている初期データDTをチェックアドレスCAに戻
す(ステップ208)。
ータを読出しくステップ206)、読出したチェックデ
ータと初期データ退避領域2]に退避されている初期デ
ータDTの各ビットを論理反転させたものとを比較する
(ステップ207)。これは、チェックアドレスCAに
書込またチェックデータが初期データDT(“1010
11 ]、 I B”)の各ビットを論理反転させたも
の(“O]010000B“)なので、このアドレスの
動作が正常であれば読出したチェックデータも’010
10000B”である。従って、読出したチェックデー
タと初期データ退避領域21に退避されている初期デー
タDTの各ビットを論理反転させたもの(“010 ]
、 0000 B”)とを比較し、両者が一致する場合
にはチェックアドレスCAの動作] ] は正常であると判断し、初期データ退避領域2]に退避
されている初期データDTをチェックアドレスCAに戻
す(ステップ208)。
なお、比較の結果が不一致であった場合は、所定のエラ
ー処理が行われる。
ー処理が行われる。
この後、データ反転中フラグをリセットする。
これは、データ反転中フラグ格納アドレスSA]に例え
ば“OOH”を格納することで行われる。
ば“OOH”を格納することで行われる。
そして、次にチェックを行うアドレスが残っているか否
かが調べられる(ステップ210)。
かが調べられる(ステップ210)。
調べた結果、チェックを行うアドレスが残っていれば、
次のチェックアドレスを設定しくステップ21.1)、
そのチェックアドレスの動作チェックが行われる(ステ
ップ201)。なお、チェックを行うアドレスが残って
いない場合は正′浩終了となる。
次のチェックアドレスを設定しくステップ21.1)、
そのチェックアドレスの動作チェックが行われる(ステ
ップ201)。なお、チェックを行うアドレスが残って
いない場合は正′浩終了となる。
上述した動作チェックのフローにおいて、ステップ20
5からステップ207の間で電子機器の電源を断とされ
た場合、チェックアドレスCAにはチェックデータが書
込まれたままとなってしまう。
5からステップ207の間で電子機器の電源を断とされ
た場合、チェックアドレスCAにはチェックデータが書
込まれたままとなってしまう。
2
しかしながら、NVMl、0の設定領域12にはチェッ
クアドレス補償情報が設定されているので、これに基づ
いてチェックアドレスCAのデータを初期データDTに
補償することができる。
クアドレス補償情報が設定されているので、これに基づ
いてチェックアドレスCAのデータを初期データDTに
補償することができる。
第3図はチェックアドレスCAのデータをチェックアド
レス補償情報に基づいて補償する手順を示すフローチャ
ートである。
レス補償情報に基づいて補償する手順を示すフローチャ
ートである。
まず、N V M ]、 0の設定領域12のデータ反
転中フラグ格納アドレスSAコの内容が読出されてデー
タ反転中フラグがセットされているか否かが調べられる
。(ステップ301)。
転中フラグ格納アドレスSAコの内容が読出されてデー
タ反転中フラグがセットされているか否かが調べられる
。(ステップ301)。
その結果、データ反転中フラグがセットされている(デ
ータ反転中フラグ格納アドレスSAIの内容が“OIH
”)ならば、初期データ格納アドレスSA2に格納され
ている初期データDTを、チェックアドレス値格納アド
レスSA3に格納されているアドレス値が示すチェック
アドレスCAに戻す(ステップ302)。なお、データ
反転中フラグかりセットされている(データ反転中フラ
グ格納アドレスSAIの内容か“OOH”)ならば、3 チェックアドレスCAに記憶されているデータは破壊さ
れていないので、処理を終了する。
ータ反転中フラグ格納アドレスSAIの内容が“OIH
”)ならば、初期データ格納アドレスSA2に格納され
ている初期データDTを、チェックアドレス値格納アド
レスSA3に格納されているアドレス値が示すチェック
アドレスCAに戻す(ステップ302)。なお、データ
反転中フラグかりセットされている(データ反転中フラ
グ格納アドレスSAIの内容か“OOH”)ならば、3 チェックアドレスCAに記憶されているデータは破壊さ
れていないので、処理を終了する。
次いで、データ反転中フラグをリセットする(ステップ
303)。これは、ステップ209と同様にデータ反転
中フラグ格納アドレスSAIに“00H”を書込むこと
で行われる。
303)。これは、ステップ209と同様にデータ反転
中フラグ格納アドレスSAIに“00H”を書込むこと
で行われる。
従って、動作チェック中に電源を断とされてNVMIO
に記憶されているデータが不正となった場合でも、NV
MIOの設定領域12にチェックアドレス情報が格納さ
れているので、これに基づいてチェックアドレスCAの
データを初期f−夕DTに補償することができる。
に記憶されているデータが不正となった場合でも、NV
MIOの設定領域12にチェックアドレス情報が格納さ
れているので、これに基づいてチェックアドレスCAの
データを初期f−夕DTに補償することができる。
なお、上述の実施例ではチェックを行うブロックを 1
アドレスごととして説明したが、本発明はこれに限定さ
れるものではなく、データ領域1]を複数のアドレスか
らなるブロックに分割して動作チェックを行ってもよい
。
アドレスごととして説明したが、本発明はこれに限定さ
れるものではなく、データ領域1]を複数のアドレスか
らなるブロックに分割して動作チェックを行ってもよい
。
また、本実施例では8ビツトのデータを扱う電子機器の
例で説明したが、16ビツトなど 8ビツト以外のデー
タを扱う電子機器であっても同様に適4 用することかできる。
例で説明したが、16ビツトなど 8ビツト以外のデー
タを扱う電子機器であっても同様に適4 用することかできる。
また、チェックデータに初期データの各ビットを論理反
転させたものを用いたが、他のビットパターンで構成さ
れるチェックデータを用いてもよい。
転させたものを用いたが、他のビットパターンで構成さ
れるチェックデータを用いてもよい。
さらに、本実施例ではRAM上に退避させた初期データ
をチェックアドレスに戻しているが、RAMを用いずに
NVMの設定領域に設定される初期データをチェックア
ドレスに戻すようにしてもよい。
をチェックアドレスに戻しているが、RAMを用いずに
NVMの設定領域に設定される初期データをチェックア
ドレスに戻すようにしてもよい。
[発明の効果]
以上述べたように本発明では、不揮発性メモリのチェッ
クする記憶領域に関する情報か、不揮発性メモリの所定
の設定領域に設定される。
クする記憶領域に関する情報か、不揮発性メモリの所定
の設定領域に設定される。
従って、チェック中に電源を断とされて不揮発性メモリ
のチェックしている記憶領域内の記憶内容が不正のまま
となった場合であっても、次に起動された際に設定領域
に設定されている情報に基づいて記憶領域内の内容を正
しく補償することができる。
のチェックしている記憶領域内の記憶内容が不正のまま
となった場合であっても、次に起動された際に設定領域
に設定されている情報に基づいて記憶領域内の内容を正
しく補償することができる。
] 5
第1図は本発明の一実施例に係わる不揮発性メモリの管
理方式におけるメモリ配置を示す図、第2図は該実施例
における不揮発性メモリの動作チェックを行う手順を示
すフローチャート、第3図は該実施例における不揮発性
メモリのデータの補償を行う手順を示すフローチャート
、第4図は従来例の不揮発性メモリの動作チェックの手
順を示す図である。 10・・・NVM、コi−・・データ領域、12・・・
設定領域、20・・・RAM、21・・・退避領域、C
A・・チェックアドレス、DT・・・初期データ、SA
I・・ブタ反転中フラグ格納アドレス、SA2・・・初
期データ格納アドレス、SA3・・・チェックアドレス
値格納アドレス。
理方式におけるメモリ配置を示す図、第2図は該実施例
における不揮発性メモリの動作チェックを行う手順を示
すフローチャート、第3図は該実施例における不揮発性
メモリのデータの補償を行う手順を示すフローチャート
、第4図は従来例の不揮発性メモリの動作チェックの手
順を示す図である。 10・・・NVM、コi−・・データ領域、12・・・
設定領域、20・・・RAM、21・・・退避領域、C
A・・チェックアドレス、DT・・・初期データ、SA
I・・ブタ反転中フラグ格納アドレス、SA2・・・初
期データ格納アドレス、SA3・・・チェックアドレス
値格納アドレス。
Claims (5)
- (1)不揮発性メモリを備えた電子装置において、前記
不揮発性メモリの所定の記憶領域の記憶内容をチェック
するにあたり、 前記不揮発性メモリに少なくとも前記記憶領域の記憶内
容及び該記憶領域の該不揮発性メモリ上における位置情
報からなる補償情報ならびに該記憶領域のチェックが行
われているか否かを示すフラグを設定する設定領域を設
け、該記憶領域のチェックを行う際に前記設定領域に前
記補償情報を設定するとともに前記フラグをセット状態
とする一方、該記憶領域のチェックが終了したとき該フ
ラグをリセット状態とし、前記電子装置に電源が投入さ
れた後に該フラグのセット状態が検出された場合は、前
記設定領域に設定された前記補償情報に基づいて前記記
憶領域の記憶内容が補償されることを特徴とする不揮発
性メモリの管理方式。 - (2)不揮発性メモリは、EE−PROM(Elect
rically Erasable and Prog
ramab1e ROM)であることを特徴とする請求
項1記載の不揮発性メモリの管理方式。 - (3)電子装置は、無線電話装置であることを特徴とす
る請求項1記載の不揮発性メモリの管理方式。 - (4)動作チェックは所定のチェックデータを不揮発性
メモリに入出力して行うことを特徴とする請求項1記載
の不揮発性メモリの管理方式。 - (5)動作チェックの行われる領域は 1アドレスから
構成されることを特徴とする請求項1記載の不揮発性メ
モリの管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017397A JP3041007B2 (ja) | 1990-01-25 | 1990-01-25 | 不揮発性メモリの管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017397A JP3041007B2 (ja) | 1990-01-25 | 1990-01-25 | 不揮発性メモリの管理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03220652A true JPH03220652A (ja) | 1991-09-27 |
| JP3041007B2 JP3041007B2 (ja) | 2000-05-15 |
Family
ID=11942861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017397A Expired - Fee Related JP3041007B2 (ja) | 1990-01-25 | 1990-01-25 | 不揮発性メモリの管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041007B2 (ja) |
-
1990
- 1990-01-25 JP JP2017397A patent/JP3041007B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3041007B2 (ja) | 2000-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7849382B2 (en) | Memory control circuit, nonvolatile storage apparatus, and memory control method | |
| JP2002351685A (ja) | 不揮発性メモリのデータ更新方法及び制御装置 | |
| JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
| US7903474B2 (en) | Redundant purge for flash storage device | |
| RU2248627C2 (ru) | Способ и устройство для изменения содержимого запоминающих устройств блоков управления | |
| JP2000222292A (ja) | フラッシュメモリを利用したデータ管理方法 | |
| JPH03220652A (ja) | 不揮発性メモリの管理方式 | |
| JP2002244932A (ja) | 制御装置 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| US7313648B2 (en) | Corruption tolerant method and system for deploying and modifying data in flash memory | |
| JP2000243093A (ja) | フラッシュメモリへのデータ記憶方法及びフラッシュメモリからのデータ読出方法 | |
| JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
| JPH06180674A (ja) | データ記憶装置 | |
| US20050068842A1 (en) | Electronic device, nonvolatile memory and method of overwriting data in nonvolatile memory | |
| JPS63230370A (ja) | プリンタ装置 | |
| JP2005128613A (ja) | 画像形成装置 | |
| JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
| JPS62162140A (ja) | 計算機システム | |
| JPH0756640B2 (ja) | 記憶装置 | |
| JP3789248B2 (ja) | プログラムロード方法、プログラムロード装置及びその記録媒体 | |
| JPH03220651A (ja) | 不揮発性メモリの書込み方式 | |
| JPS62251833A (ja) | 計算機システム | |
| JPS6234262A (ja) | 不揮発性メモリアクセス方式 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| US7089447B2 (en) | Apparatus and method for compression based error correction procedure in a data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |