JPH1097471A - メモリデータのエラー訂正方法、及びエラー訂正方式 - Google Patents

メモリデータのエラー訂正方法、及びエラー訂正方式

Info

Publication number
JPH1097471A
JPH1097471A JP8250561A JP25056196A JPH1097471A JP H1097471 A JPH1097471 A JP H1097471A JP 8250561 A JP8250561 A JP 8250561A JP 25056196 A JP25056196 A JP 25056196A JP H1097471 A JPH1097471 A JP H1097471A
Authority
JP
Japan
Prior art keywords
data
string
block
parity
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8250561A
Other languages
English (en)
Inventor
Yoshihide Katsuse
喜英 勝瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Computer Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Computer Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Computer Engineering Corp filed Critical Toshiba Corp
Priority to JP8250561A priority Critical patent/JPH1097471A/ja
Publication of JPH1097471A publication Critical patent/JPH1097471A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】本発明は、データブロック転送時に於いて、Ｅ
ＣＣデータを生成する際に、データを貯えるバッファの
サイズを小さくすることができ、かつデータ異常の検出
並びに訂正を行なうために付加するデータ量を少なくす
ることができるメモリデータのエラー訂正方法及び方式
を提供することを課題とする。 【解決手段】１つのデータブロック１０は、複数のデー
タ列２０ａ，２０ｂ，…に分割される。この分割された
データ列２０ａ，２０ｂ，…に、それぞれデータ異常検
出のためのパリティビット（Ｐ）３０ａ，３０ｂ，…が
付加される。更に、データブロック１０全体のデータ異
常を修正するために、当該データブロックにＥＣＣデー
タ４０が付加される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば情報処理機
器に用いられるメモリチップ、又はその他のメモリ装
置、又はメモリアクセス機構をもつ装置等に適用して好
適なメモリデータのデータ構造、エラー訂正方法、及び
エラー訂正方式に関する。
【０００２】
【従来の技術】フラッシュメモリ等のメモリデバイスに
於いては、データ書き込み時に正常に書き込みが行なわ
れないデータ誤り、データ書き込み後にデータが破壊さ
れるデータ誤り等が発生すると、書き込まれたデータと
読出すデータとが異なるという不都合が生じる。
【０００３】このため、書き込みデータにパリティビッ
トを付加し、データ異常を検出するパリティチェック手
段、又はブロック単位の書き込みデータにＥＣＣデータ
（Error Correction Code ）を付加し、データ異常の検
出並びに修正を行なうＥＣＣ（Error Checking and Cor
rection ）手段等を備えて、読み出したデータが正常で
ある確認を行なう必要がある。
【０００４】上記したパリティチェック方式は、１回の
読み出し動作で取扱可能なデータに対してパリティビッ
トを付加して記録し、データ読み出しの際に、データ異
常の検出（パリティチェック）を行なう方式である。
【０００５】このパリティチェック方式は、データ読み
出し毎にデータ異常を判別できるため、データを保管す
るバッファを用意する必要がなく、又、データ異常を検
出するための複雑な回路を必要としないという利点があ
る反面、データ異常の訂正ができないという問題を有し
ていた。
【０００６】又、上記ＥＣＣデータ方式は、メモリデー
タをブロック単位に区切り、そのブロックデータにＥＣ
Ｃデータを付加して記録する。上記ブロック単位のデー
タを読み出した後、このデータから生成したＥＣＣデー
タと、書き込み時に生成され記録されているＥＣＣデー
タとを比較し、データ異常の検出、データ異常箇所の特
定を行なう。これらの情報をもとにデータ異常箇所の訂
正を行なうことが可能である。
【０００７】しかしながら、上記ＥＣＣデータ方式は、
１ブロック分のデータを読み出した後でないとデータ異
常が判別できない。又、データ異常を訂正するために
は、１ブロック分のデータを貯えるバッファが必要であ
るという問題があった。
【０００８】又、１ブロックのデータサイズを小さくす
ると、データを貯えるバッファが小さくて済む反面、メ
モリデータに付加するＥＣＣのデータ量が多くなってし
まうという問題があった。
【０００９】
【発明が解決しようとする課題】上記したように、従
来、書き込まれたデータと読出すデータとが異なるとい
う不都合を回避して、読み出したデータが正常である確
認を行なう際、パリティチェック方式に於いては、デー
タ読み出し毎にデータ異常を判別できるため、データを
保管するバッファを用意する必要がなく、又、データ異
常を検出するための複雑な回路を必要としないという利
点がある反面、データ異常の訂正ができないという問題
を有していた。又、上記ＥＣＣデータ方式に於いては、
データ異常箇所の訂正を行なうことが可能である反面、
１ブロック分のデータを読み出した後でないとデータ異
常が判別できないという問題があり、又、データ異常を
訂正するためには、１ブロック分のデータを貯えるバッ
ファが必要であるという問題があった。更に、１ブロッ
クのデータサイズを小さくすると、データを貯えるバッ
ファが小さくて済む反面、メモリデータに付加するＥＣ
Ｃのデータ量が多くなってしまうという問題があった。
【００１０】本発明は上記実情に鑑みなされたもので、
データを貯えるバッファサイズを小さくすることができ
るとともに、データ異常の検出並びに訂正を行なうため
に付加するデータ量を少なくすることのできるメモリデ
ータのデータ構造、エラー訂正方法、及びエラー訂正方
式を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、メモリデータ
のデータ構造に於いて、ブロック単位のデータに、当該
データブロック全体のデータ異常修正のためのＥＣＣデ
ータを付加するとともに、当該データブロックを複数の
データ列に分割して、その各データ列にデータ異常検出
のためのパリティビットを付加してなることを特徴とす
る。
【００１２】又、本発明は、メモリデータのエラー訂正
方法に於いて、書き込みの対象となるデータブロック
に、当該データブロック全体のデータ異常修正のための
ＥＣＣデータを生成して付加するとともに、当該データ
ブロックを複数のデータ列に分割して、その各データ列
にデータ異常検出のためのパリティビットを生成して付
加し、前記データブロックの読出し時に、各データ列毎
にパリティチェックを行ない、エラーのないときは当該
データ列を読出しデータとして転送出力し、エラーが生
じたときは当該データ列をバッファ領域に一時待避し
て、当該データ列が含まれる読出しデータブロックから
ＥＣＣデータを生成しエラーを修正した後、読出しデー
タとして転送出力することを特徴とする。
【００１３】又、本発明は、メモリデータのエラー訂正
方式に於いて、データ書き込み時に、書き込みの対象と
なるデータブロックに当該データブロック全体のデータ
異常修正のためのＥＣＣデータを生成し付加するととも
に、当該データブロックを複数のデータ列に分割して、
その各データ列にデータ異常検出のためのパリティビッ
トを生成し付加する処理手段と、前記データブロックの
読出し時に於いて、前記データブロックの各データ列毎
にパリティチェックを行ない、パリティエラーの生じな
いとき当該データ列を読出しデータとして出力する処理
手段、及び、パリティエラーが生じたとき当該データ列
をバッファ領域に待避して、当該データ列が含まれる読
出しデータブロックのＥＣＣデータを生成し、エラー修
正した後、当該データ列を先頭に残るデータ列のパリテ
ィチェックを行ない、パリティエラーの生じないとき当
該データ列を読出しデータとして出力する処理手段とを
具備してなることを特徴とする。
【００１４】又、本発明は、メモリ装置に於いて、デー
タ書き込み時に於いて、書き込みの対象となるデータブ
ロックに、当該データブロック全体のデータ異常修正の
ためのＥＣＣデータを生成し付加するＥＣＣ回路と、前
記データブロックを複数のデータ列に分割して、その各
データ列にデータ異常検出のためのパリティビットを生
成し付加するパリティ回路と、前記パリティビットに従
うパリティチェックでパリティエラーが生じたとき当該
データ列を保持する１データ列分のデータサイズをもつ
データバッファと、前記パリティエラーが生じたとき当
該データ列を前記データバッファに待避して、当該デー
タ列が含まれる読出しデータブロックからＥＣＣデータ
を生成しエラー修正し出力する手段とを具備してなるこ
とを特徴とする。
【００１５】又、本発明は、メモリ装置に於いて、デー
タ書き込み時に於いて、書き込みの対象となるデータブ
ロックに、当該データブロック全体のデータ異常修正の
ためのＥＣＣデータを付加するとともに、当該データブ
ロックを複数のデータ列に分割して、その各データ列に
データ異常検出のためのパリティビットを付加する手段
と、前記データブロックの読出し時に於いて、前記デー
タブロックの各データ列毎にパリティチェックを行な
い、パリティエラーの生じないとき当該データ列を読出
しデータとして出力する手段、及びパリティエラーが生
じたとき当該データ列をバッファ領域に待避して、当該
データ列が含まれる読出しデータブロックのＥＣＣデー
タを生成し、エラー修正した後、当該データ列を先頭に
残るデータ列のパリティチェックを行ない、パリティエ
ラーの生じないとき当該データ列を読出しデータとして
出力する手段とを具備してなることを特徴とする。
【００１６】上記した本発明を適用することにより、デ
ータを貯えるバッファとしてデータ列に相当するバッフ
ァサイズを用意すればよく、従ってデータを貯えるバッ
ファのサイズを小さくすることができるとともに、デー
タ異常の検出並びに訂正を行なうために付加するデータ
量を少なくすることができる。又、データを貯えるバッ
ファのサイズを削減できることから、従来は困難であっ
たメモリ素子に内部回路としてエラー訂正機能を付加す
ることができる。
【００１７】
【発明の実施の形態】以下図面を参照して本発明の実施
形態を説明する。図１は本発明の実施形態に係るメモリ
データのデータ構造を示す図である。本発明で適用され
るデータは、複数のデータブロックにより構成される。
【００１８】１つのデータブロック１０は、複数のデー
タ列（ここでは一例として４つのデータ列（１），
（２），（３），（４）を示す）２０ａ，２０ｂ，２０
ｃ，２０ｄに分割される。
【００１９】この分割されたデータ列２０ａ，２０ｂ，
２０ｃ，２０ｄに、それぞれデータ異常検出のためのパ
リティビット（Ｐ）３０ａ，３０ｂ，３０ｃ，３０ｄが
付加される。
【００２０】更に、データブロック１０全体のデータ異
常を修正するために、当該データブロックにＥＣＣデー
タ４０が付加される。図２は上記実施形態に於けるエラ
ー訂正処理の動作手順を説明するための図である。
【００２１】ここでは、２番目のデータ列（２）２０ｂ
がデータ異常となっているデータブロックを示してい
る。このデータを読み出す場合、次のような以下に示す
処理手順でエラー訂正が行なわれる。
【００２２】（ａ）．１番目のデータ列（１）２０ａ
は、パリティビット３０ａにより、正常であると判断さ
れる。当該データ列（１）２０ａは正常な読出データと
して転送される。
【００２３】（ｂ）．２番目のデータ列（２）２０ｂ
は、パリティビット３０ｂにより異常と判断される。当
該データ列（２）２０ｂはデータバッファ（図３の符号
３５参照）に貯えられる。
【００２４】（ｃ）．３番目のデータ列（３）２０ｃ、
及び４番目のデータ列（４）２０ｄを読み出して、上記
データ列（２）２０ｂに異常の生じた１つのデータブロ
ック１０全体のＥＣＣデータを生成する。この際、１つ
のデータブロック１０の全データ列（４）２０ａ〜２０
ｄが順にＥＣＣ回路（図３の符号３３参照）を通過する
ことによって上記読出したデータブロック１０全体のＥ
ＣＣデータが生成される。このデータブロック１０に続
いて当該データブロックに付加されたＥＣＣデータ４０
を読出す。
【００２５】上記読出したデータブロック１０全体から
生成されたＥＣＣデータと、上記データブロック１０の
書き込み時に付加され、読出されたＥＣＣデータ４０と
を比較して、データ異常が発生しているデータ箇所を特
定する。
【００２６】（ｄ）．上記（ｂ）に於いてデータバッフ
ァ（図３の符号３５参照）に貯えられたデータ列（２）
２０ｂのデータ異常箇所を修正する。当該データ列
（２）２０ｂは正常な読出データとして転送される。
【００２７】（ｅ）．３番目のデータ列（３）２０ｃ、
４番目のデータ列（４）２０ｄが、それぞれ正常な読出
データとして転送される。図３は上記実施形態のハード
ウェア構成を示すブロック図である。
【００２８】図３に於いて、３１はシステム制御を司る
ＣＰＵ、３２はメモリバスである。３３乃至３５はそれ
ぞれメモリコントローラに設けられた、データ異常を検
出し訂正する機能を実現する構成要素をなすもので、３
３はＥＣＣ回路、３４はパリティ回路、３５はデータバ
ッファである。
【００２９】ＥＣＣ回路３３は、上記図１に於いて、書
き込み対象となるデータブロック１０に対し、当該デー
タブロック全体のデータ異常修正するためにＥＣＣデー
タ４０を付加する。
【００３０】又、ＥＣＣ回路３３は、上記図２（ｃ），
（ｄ）に於いて、パリティビット３０ｂにより異常と判
断され、データバッファ３５に貯えられたデータ列
（２）２０ｂの誤りビットを特定し、当該箇所を修正す
る。
【００３１】パリティ回路３４は、上記図１に於いて、
分割されたデータ列２０ａ，２０ｂ，２０ｃ，２０ｄ
に、それぞれデータ異常検出のためのパリティビット
（Ｐ）３０ａ，３０ｂ，３０ｃ，３０ｄを付加する。
【００３２】又、パリティ回路３４は、上記図２
（ａ），（ｂ）に於いて、パリティビット（Ｐ）により
パリティチェックを行なう。データバッファ３５は、上
記パリティチェックでパリティエラーとなったデータ列
を、誤り訂正後、転送されるまで保持する。この際、従
来では、前述したように、データ異常を訂正するため
に、１ブロック分のデータバッファ（図３に破線で示す
符号３５を含むバッファサイズ）を必要としていたが、
上記実施形態に於いては、破線で示す領域を除いた、１
データ列２０ｉに相当するバッファサイズの構成でよ
い。
【００３３】このように、本発明の実施形態によれば、
データバッファのサイズを小さくできる（実施形態では
１／４に削減できる）とともに、データ異常の修正に必
要な付加データの容量を減らすことができる。
【００３４】又、上記した本発明の実施形態を、例えば
メモリチップに適用することにより、データバッファの
サイズを小さくして、その空き領域部分に本発明による
データ異常の検出並びに訂正を行なう機能ロジックを載
せることが可能となる。
【００３５】
【発明の効果】以上詳記したように本発明によれば、メ
モリデータの異常検出並びに訂正を行なう機能を実現す
る際に、データを貯えるバッファサイズを小さくするこ
とができるとともに、データ異常の検出並びに訂正を行
なうために付加するデータ量を少なくすることができ
る。又、データを貯えるバッファのサイズを削減できる
ことから、従来は困難であったメモリ素子に内部回路と
してエラー訂正機能を付加することができる。
【００３６】即ち、本発明によれば、ブロック単位のデ
ータに、当該データブロック全体のデータ異常修正のた
めのＥＣＣデータを付加するとともに、当該データブロ
ックを複数のデータ列に分割して、その各データ列にデ
ータ異常検出のためのパリティビットを付加してなるメ
モリデータのデータ構造としたことにより、データブロ
ック転送時に於いて、ＥＣＣデータを生成する際に、デ
ータを貯えるバッファのサイズを小さくすることができ
るとともに、データ異常の検出並びに訂正を行なうため
に付加するデータ量を少なくすることができる。
【００３７】又、本発明によれば、メモリデータのエラ
ー訂正方法に於いて、書き込みの対象となるデータブロ
ックに、当該データブロック全体のデータ異常修正のた
めのＥＣＣデータを生成して付加するとともに、当該デ
ータブロックを複数のデータ列に分割して、その各デー
タ列にデータ異常検出のためのパリティビットを生成し
て付加し、前記データブロックの読出し時に、各データ
列毎にパリティチェックを行ない、エラーのないときは
当該データ列を読出しデータとして転送出力し、エラー
が生じたときは当該データ列をバッファ領域に一時待避
して、当該データ列が含まれる読出しデータブロックか
らＥＣＣデータを生成しエラーを修正した後、読出しデ
ータとして転送出力する方法を採ることにより、データ
ブロック転送時に於いて、ＥＣＣデータを生成する際
に、データを貯えるバッファのサイズを小さくすること
ができるとともに、データ異常の検出並びに訂正を行な
うために付加するデータ量を少なくすることができる。
【００３８】又、本発明によれば、メモリデータのエラ
ー訂正方式に於いて、データ書き込み時に、書き込みの
対象となるデータブロックに当該データブロック全体の
データ異常修正のためのＥＣＣデータを生成し付加する
とともに、当該データブロックを複数のデータ列に分割
して、その各データ列にデータ異常検出のためのパリテ
ィビットを生成し付加する処理手段と、前記データブロ
ックの読出し時に於いて、前記データブロックの各デー
タ列毎にパリティチェックを行ない、パリティエラーの
生じないとき当該データ列を読出しデータとして出力す
る処理手段、及び、パリティエラーが生じたとき当該デ
ータ列をバッファ領域に待避して、当該データ列が含ま
れる読出しデータブロックのＥＣＣデータを生成し、エ
ラー修正した後、当該データ列を先頭に残るデータ列の
パリティチェックを行ない、パリティエラーの生じない
とき当該データ列を読出しデータとして出力する処理手
段とを具備してなる構成としたことにより、データブロ
ック転送時に於いて、ＥＣＣデータを生成する際に、デ
ータを貯えるバッファのサイズを小さくすることができ
るとともに、データ異常の検出並びに訂正を行なうため
に付加するデータ量を少なくすることができる。
【００３９】又、本発明によれば、メモリ装置に於い
て、データ書き込み時に於いて、書き込みの対象となる
データブロックに、当該データブロック全体のデータ異
常修正のためのＥＣＣデータを生成し付加するＥＣＣ回
路と、前記データブロックを複数のデータ列に分割し
て、その各データ列にデータ異常検出のためのパリティ
ビットを生成し付加するパリティ回路と、前記パリティ
ビットに従うパリティチェックでパリティエラーが生じ
たとき当該データ列を保持する１データ列分のデータサ
イズをもつデータバッファと、前記パリティエラーが生
じたとき当該データ列を前記データバッファに待避し
て、当該データ列が含まれる読出しデータブロックから
ＥＣＣデータを生成しエラー修正し出力する手段とを具
備してなる構成としたことにより、データを貯えるバッ
ファのサイズを削減できることから、従来困難であった
メモリ素子に内部回路としてエラー訂正機能を付加する
ことができる。
【００４０】又、本発明によれば、メモリ装置に於い
て、データ書き込み時に於いて、書き込みの対象となる
データブロックに、当該データブロック全体のデータ異
常修正のためのＥＣＣデータを付加するとともに、当該
データブロックを複数のデータ列に分割して、その各デ
ータ列にデータ異常検出のためのパリティビットを付加
する手段と、前記データブロックの読出し時に於いて、
前記データブロックの各データ列毎にパリティチェック
を行ない、パリティエラーの生じないとき当該データ列
を読出しデータとして出力する手段、及びパリティエラ
ーが生じたとき当該データ列をバッファ領域に待避し
て、当該データ列が含まれる読出しデータブロックのＥ
ＣＣデータを生成し、エラー修正した後、当該データ列
を先頭に残るデータ列のパリティチェックを行ない、パ
リティエラーの生じないとき当該データ列を読出しデー
タとして出力する手段とを具備してなる構成としたこと
により、データを貯えるバッファのサイズを削減できる
ことから、従来困難であったメモリ素子に内部回路とし
てエラー訂正機能を付加することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に於けるメモリデータの構造
を示す図。
【図２】上記実施形態に於けるエラー訂正処理の動作手
順を説明するための図。
【図３】上記実施形態のハードウェア構成を示すブロッ
ク図。
【符号の説明】 １０…データブロック、 ２０（ａ〜ｄ）…データ列、 ３０（ａ〜ｄ）…パリティビット（Ｐ）、 ４０…ＥＣＣデータ、 ３１…ＣＰＵ、 ３２…メモリバス、 ３３…ＥＣＣ回路、 ３４…パリティ回路、 ３５…データバッファ。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ブロック単位のデータに、当該データブ
    ロック全体のデータ異常修正のためのＥＣＣデータを付
    加するとともに、当該データブロックを複数のデータ列
    に分割して、その各データ列にデータ異常検出のための
    パリティビットを付加してなることを特徴とするデータ
    構造。
  2. 【請求項２】 書き込みの対象となるデータブロック
    に、当該データブロック全体のデータ異常修正のための
    ＥＣＣデータを生成して付加するとともに、当該データ
    ブロックを複数のデータ列に分割して、その各データ列
    にデータ異常検出のためのパリティビットを生成して付
    加し、 前記データブロックの読出し時に、各データ列毎にパリ
    ティチェックを行ない、エラーのないときは当該データ
    列を読出しデータとして転送出力し、 エラーが生じたときは当該データ列をバッファ領域に一
    時待避して、当該データ列が含まれる読出しデータブロ
    ックからＥＣＣデータを生成しエラーを修正した後、読
    出しデータとして転送出力することを特徴とするメモリ
    データのエラー訂正方法。
  3. 【請求項３】 データ書き込み時に於いて、書き込みの
    対象となるデータブロックに、当該データブロック全体
    のデータ異常修正のためのＥＣＣデータを生成し付加す
    るとともに、当該データブロックを複数のデータ列に分
    割して、その各データ列にデータ異常検出のためのパリ
    ティビットを生成し付加する処理手段と、 前記データブロックの読出し時に於いて、前記データブ
    ロックの各データ列毎にパリティチェックを行ない、パ
    リティエラーの生じないとき当該データ列を読出しデー
    タとして出力する処理手段、及び、パリティエラーが生
    じたとき当該データ列をバッファ領域に待避して、当該
    データ列が含まれる読出しデータブロックのＥＣＣデー
    タを生成し、エラー修正した後、当該データ列を先頭に
    残るデータ列のパリティチェックを行ない、パリティエ
    ラーの生じないとき当該データ列を読出しデータとして
    出力する処理手段とを具備してなることを特徴とするメ
    モリデータのエラー訂正方式。
  4. 【請求項４】 データ書き込み時に於いて、書き込みの
    対象となるデータブロックに、当該データブロック全体
    のデータ異常修正のためのＥＣＣデータを生成し付加す
    るＥＣＣ回路と、 前記データブロックを複数のデータ列に分割して、その
    各データ列にデータ異常検出のためのパリティビットを
    生成し付加するパリティ回路と、 前記パリティビットに従うパリティチェックでパリティ
    エラーが生じたとき当該データ列を保持する１データ列
    分のデータサイズをもつデータバッファと、 前記パリティエラーが生じたとき当該データ列を前記デ
    ータバッファに待避して、当該データ列が含まれる読出
    しデータブロックからＥＣＣデータを生成しエラー修正
    し出力する手段とを具備してなることを特徴とするメモ
    リ装置。
  5. 【請求項５】 データ書き込み時に於いて、書き込みの
    対象となるデータブロックに、当該データブロック全体
    のデータ異常修正のためのＥＣＣデータを付加するとと
    もに、当該データブロックを複数のデータ列に分割し
    て、その各データ列にデータ異常検出のためのパリティ
    ビットを付加する手段と、 前記データブロックの読出し時に於いて、前記データブ
    ロックの各データ列毎にパリティチェックを行ない、パ
    リティエラーの生じないとき当該データ列を読出しデー
    タとして出力する手段、及びパリティエラーが生じたと
    き当該データ列をバッファ領域に待避して、当該データ
    列が含まれる読出しデータブロックのＥＣＣデータを生
    成し、エラー修正した後、当該データ列を先頭に残るデ
    ータ列のパリティチェックを行ない、パリティエラーの
    生じないとき当該データ列を読出しデータとして出力す
    る手段とを具備してなることを特徴とするメモリ装置。
JP8250561A 1996-09-20 1996-09-20 メモリデータのエラー訂正方法、及びエラー訂正方式 Pending JPH1097471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8250561A JPH1097471A (ja) 1996-09-20 1996-09-20 メモリデータのエラー訂正方法、及びエラー訂正方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8250561A JPH1097471A (ja) 1996-09-20 1996-09-20 メモリデータのエラー訂正方法、及びエラー訂正方式

Publications (1)

Publication Number Publication Date
JPH1097471A true JPH1097471A (ja) 1998-04-14

Family

ID=17209735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8250561A Pending JPH1097471A (ja) 1996-09-20 1996-09-20 メモリデータのエラー訂正方法、及びエラー訂正方式

Country Status (1)

Country Link
JP (1) JPH1097471A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102460A (ja) * 2005-10-04 2007-04-19 Nec Electronics Corp 半導体記憶装置およびメモリコントローラ
JP2009059422A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 半導体記憶装置およびその制御方法
JP2013016148A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ、不揮発性記憶装置
JP2015135647A (ja) * 2014-01-20 2015-07-27 大日本印刷株式会社 誤り検出コード付きデータの生成方法および誤り検出方法
US9312885B2 (en) 2012-08-15 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system error correction capability of which is improved
JP2016187099A (ja) * 2015-03-27 2016-10-27 ルネサスエレクトロニクス株式会社 データ処理回路
US9904491B2 (en) 2015-01-05 2018-02-27 Samsung Electronics Co., Ltd. Memory device, memory system, and method of operating the device
CN108874576A (zh) * 2017-05-10 2018-11-23 中国航空工业集团公司西安飞行自动控制研究所 一种基于纠错编码的数据存储系统

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102460A (ja) * 2005-10-04 2007-04-19 Nec Electronics Corp 半導体記憶装置およびメモリコントローラ
US8386881B2 (en) 2007-08-31 2013-02-26 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US8069394B2 (en) 2007-08-31 2011-11-29 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US8117517B2 (en) 2007-08-31 2012-02-14 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US8196008B2 (en) 2007-08-31 2012-06-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US11038536B2 (en) 2007-08-31 2021-06-15 Toshiba Memory Corporation Semiconductor memory device and method of controlling the same
US8732544B2 (en) 2007-08-31 2014-05-20 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US8959411B2 (en) 2007-08-31 2015-02-17 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US12413251B2 (en) 2007-08-31 2025-09-09 Kioxia Corporation Semiconductor memory device and method of controlling the same
JP2009059422A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 半導体記憶装置およびその制御方法
US9384090B2 (en) 2007-08-31 2016-07-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US12074616B2 (en) 2007-08-31 2024-08-27 Kioxia Corporation Semiconductor memory device and method of controlling the same
US11575395B2 (en) 2007-08-31 2023-02-07 Kioxia Corporation Semiconductor memory device and method of controlling the same
JP2013016148A (ja) * 2011-06-08 2013-01-24 Panasonic Corp メモリコントローラ、不揮発性記憶装置
US9312885B2 (en) 2012-08-15 2016-04-12 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory system error correction capability of which is improved
JP2015135647A (ja) * 2014-01-20 2015-07-27 大日本印刷株式会社 誤り検出コード付きデータの生成方法および誤り検出方法
US9904491B2 (en) 2015-01-05 2018-02-27 Samsung Electronics Co., Ltd. Memory device, memory system, and method of operating the device
US10340955B2 (en) 2015-03-27 2019-07-02 Renesas Electronics Corporation Data processing circuit
JP2016187099A (ja) * 2015-03-27 2016-10-27 ルネサスエレクトロニクス株式会社 データ処理回路
CN108874576A (zh) * 2017-05-10 2018-11-23 中国航空工业集团公司西安飞行自动控制研究所 一种基于纠错编码的数据存储系统
CN108874576B (zh) * 2017-05-10 2022-01-07 中国航空工业集团公司西安飞行自动控制研究所 一种基于纠错编码的数据存储系统

Similar Documents

Publication Publication Date Title
US4558446A (en) Memory system
KR920001104B1 (ko) 어드레스 라인 오류 테스트 방법
US7152129B2 (en) Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus
JPH1097471A (ja) メモリデータのエラー訂正方法、及びエラー訂正方式
RU2008133604A (ru) Способ и устройство для записи высокоскоростных входных данных в матрицу запоминающих устройств
JP3190867B2 (ja) メモリ再書き込み動作誤り検出装置及び方法
JPS63278162A (ja) 情報処理装置におけるエラ−訂正装置
JP3482999B2 (ja) メモリチップ縮退制御装置
KR100328818B1 (ko) 플래시 메모리의 데이타 저장방법
JPH0756640B2 (ja) 記憶装置
JPS58200351A (ja) 誤り訂正回路
JP2003296199A (ja) 記憶装置、データ処理方法及びデータ処理プログラム
JP3022688B2 (ja) 補助記憶装置
JPS5870500A (ja) 半導体記憶回路
JPS6051142B2 (ja) ロギングエラ−制御方式
KR20070072229A (ko) Ｅｄｓ 구조를 이용하는 반도체 메모리 장치
JPS62125453A (ja) 記憶装置
JPS58188398A (ja) メモリ誤り検出訂正装置
JPH054266U (ja) メモリ装置
JPH05241974A (ja) 記憶装置
JPS63271555A (ja) 記憶制御方式
JPH06342405A (ja) ファイル・システム
JPH0520215A (ja) 情報処理装置
JPS5841478A (ja) キヤツシユ記憶装置
JPS6041151A (ja) メモリエラ−訂正方式