JPH03220653A - 誤動作防止制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 マスタユニットと複数のスレーブユニットとをバスを介
して接続したシステムに於ける誤動作防止制御方式に関
し、 肯定応答信号が正しいか否かを判定して誤動作を防止す
ることを目的とし、 マスタユニットと複数のスレーブユニットとをバスを介
して接続し、前記マスタユニットからアクセスされた前
記スレーブユニットは、肯定応答信号をＡＣＫ信号線を
介して前記マスタユニットへ送出するシステムに於いて
、前記マスタユニットと前記バスとの間に直列並列変換
回路を設け、且つ前記スレーブユニットと前記バスとの
間に、クロック信号線を介して供給される前記マスタユ
ニットからのクロック信号に従って予め定められたタイ
ミングで、前記スレーブユニットからの前記肯定応答信
号を前記ＡＣＫ信号線に送出する信号送出回路とを設け
、前記直列並列変換回路により前記スレーブユニット対
応に割当てたタイミングの全期間内の受信信号を並列に
変換して、前記マスタユニットに転送し、該マスタユニ
ットに於いて、アクセスしたスレーブユニットからの肯
定応答信号であるか否か判定するように構成した。

〔産業上の利用分野〕

本発明は、マスタユニットと複数のスレーブユニットと
をバスを介して接続したシステムに於ける誤動作防止制
御方式に関するものである。

それぞれプロセッサを備えたマスタユニットと複数のス
レーブユニットとを共通バスを介して接続し、各スレー
ブユニットにより例えばそれぞれ回線を制御し、マスタ
ユニットにより全体を管理制御するデータ伝送システム
等のシステムに於いては、マスタユニットからスレーブ
ユニットをアクセスした時、スレーブユニットからマス
タユニットに対して共通のＡＣＫ信号線により肯定応答
信号を送出するものである。

しかし、アクセスアドレスの誤認識により誤肯定応答信
号を送出するスレーブユニットが存在すると、実際にア
クセスされたスレーブユニットからの肯定応答信号がマ
スタユニットに認識されない場合が生じる。このような
誤動作を防止することが要望されている。

〔従来の技術〕

第４図は従来例のブロック図であり、それぞれプロセッ
サを備えたマスタユニット４１と、複数のスレーブユニ
ット、この場合２個のスレーブユニット４２−１．４２
−２とをバス４３により接続して、データ伝送装置や交
換装置等を構成し、各スレーブユニット４２−１．４２
−２はそれぞれ回線を制御し、マスタユニット４１が全
体を管理する分散制御システムが構成されている。又バ
ス４３は、データバスとアドレスバスと制御バス等から
構成され、４４は肯定応答（ＡＣＫ）信号を伝送する為
のＡＣＫ信号線である。

マスタユニット４１から所望のスレーブユニットをアド
レスにより指定してアクセスすると、指定されたスレー
ブユニットは肯定応答信号をＡＣＫ信号線４４によりマ
スタユニット４１に送出する。マスタユニット４１は、
この肯定応答信号を受信することにより、スレーブユニ
ットが正常に動作するものと判断し、データの読込等を
行うことになる。

〔発明が解決しようとする問題点〕

前述の第４図に示す構成に於いて、マスタユニット４１
から例えばスレーブユニット４２−１を指定するアドレ
スとデータのリード或いはライトを示すコマンド信号が
、第５図の（ａ）に示すように送出され、スレーブユニ
ット４２−１から第５図のΦ）に示す肯定応答信号がＡ
ＣＫ信号線４４に送出されると、マスタユニット４１は
指定したスレーブユニット４２−■が正常に動作するも
のとして、データのリード或いはライト等の動作を行う
ことになる。

しかし、スレーブユニット４２−１を指定したにも拘わ
らず、スレーブユニット４２−２が誤動作して、第５図
の（Ｃ）に示すコマンド信号に対して（ｄ）に示す肯定
応答信号をＡＣＫ信号線４４に送出すると、マスタユニ
ット４１は、この肯定応答信号をスレーブユニット４２
−１からのものと判断して、次の動作に移行することに
なる。そして、正規のスレーブユニット４２−１からの
肯定応答信号が点線で示すようにＡＣＫ信号線４４に送
出されても、マスタユニット４１は無視することになる
。或いは、誤動作により、ＡＣＫ信号線４４上に複数の
スレーブユニットからの肯定応答信号が重なって伝送さ
れる場合がある。

このような欠点を改善する為に、マスタユニット４１と
各スレーブユニット４２−１．４２−２との間にそれぞ
れＡＣＫ信号線を設けることが考えられるが、スレーブ
ユニットの数が多くなると、ＡＣＫ信号線の数が多くな
り、不経済な構成となる欠点がある。従って、バス４３
の信号線数を増加しない為にも、ＡＣＫ信号線４４は各
スレーブユニットに対して共通に設けられている。

本発明は、肯定応答信号が正しいか否かを判定して誤動
作を防止することを目的とするものである。

〔課題を解決するための手段〕

本発明の誤動作防止制御方式は、各スレーブユニットか
らの肯定応答信号をＡＣＫ信号線に送出するタイミング
を予め定め、所定のタイくングの肯定応答信号である時
に、正しいものと判定するものであり、第１図を参照し
て説明する。

マスタユニット１と複数のスレーブユニット２１〜２−
ｎとをバス３を介して接続し、マスタユニット１からア
クセスされたスレーブユニット２−１〜２−ｎは、肯定
応答信号をＡＣＫ信号線４を介してマスタユニット１へ
送出するシステムに於いて、マスタユニット１とバス３
との間に直列並列変換回路６を設け、且つスレーブユニ
ット２−１〜２−ｎとバス３との間に、クロック信号線
５を介して供給されるマスタユニット１からのクロック
信号に従って予め定められたタイミングで、スレーブユ
ニットからの肯定応答信号をＡＣＫ信号線４に送出する
信号送出回路７とを設け、直列並列変換回路６により、
スレーブユニット２１〜２−ｎ対応に割当てたタイミン
グの全期間内の受信信号を並列信号に変換してマスタユ
ニット１に転送し、このマスタユニット１に於いて、指
定スレーブユニットからの肯定応答信号であるか否か判
定する。

〔作用〕

信号送出回路７は、スレーブユニット２−１〜２−ｎに
割当てられたタイミングに、スレーブユニット２−１〜
２−ｎからの肯定応答信号をＡＣＫ信号線４に送出する
ものであり、ＡＣＫ信号線４には、誤動作したスレーブ
ユニットがあっても、肯定応答信号が直列的に伝送され
ることになり、マスタユニット１は、直列並列変換回路
６により各スレーブユニット２−１〜２−ｎからの肯定
応答信号があったとしても、並列に変換されて転送され
るので、複数の肯定応答信号が含まれている場合は、誤
動作したスレーブユニットが含まれていることが判り、
又は指定したスレーブユニットの割当タイミングと異な
るタイミングの肯定応答信号の場合も、誤動作している
ことが判る。従って、このような場合にリトライ等を行
うことにより、誤動作を防止することができる。

〔実施例〕

以下図面を参照して本発明の実施例について詳細に説明
する。

第２図は本発明の実施例のブロック図であり、１１はマ
スタユニット、１２−１〜１２−３はスレーブユニット
、１３はバス、１４はＡＣＫ信号線、１５はクロック信
号線、１６は直列並列変換回路、１７は信号送出回路、
１８．１９はプロセッサ（ＣＰＵ）、２０はレジスタ、
２１は比較回路である。

スレーブユニット１２−１〜１２−３はそれぞれプロセ
ッサ１９を備えて、データの送受信制御等を行うもので
あり、又マスタユニット１１もプロセッサ１８を備えて
、各スレーブユニット１２１〜１２−３を管理するデー
タ伝送装置や交換装置を槽底しているものであり、スレ
ーブユニットは更に多数設けることも勿論可能である。

又信号送出回路１７は、スレーブユニット１２１〜１２
−３に割当てられたタイごングで、スレーブユニット１
２−１〜１２−３からの肯定応答信号をＡＣＫ信号線１
４に送出するものであり、タイミング制御による回路構
成があるから、比較的簡単な回路で実現することができ
る。例えば、カウンタとゲート回路等により槽底され、
クロック信号線１５を介してマスタユニット１１から送
出されるクロック信号をカウンタによりカウントして、
割当てられたタイミングに於いてゲート回路を開くこと
により、スレーブユニットからの肯定応答信号をＡＣＫ
信号線１４に送出することかできる。

第３図は本発明の実施例の動作説明図であり、（ａ）は
クロック信号線１５に送出するクロック信号、（ｂ）は
コマンド信号、（Ｃ）はＡＣＫ信号線１４に送出するス
レーブユニット１２−１〜１２−３の肯定０ 応答信号Ａ、Ｂ、Ｃの割当タイミングを示す。従って、
マスタユニット１１からスレーブユニット１２−２を指
定したコマンド信号が送出されると、スレーブユニッｌ
−１２−２は肯定応答信号を信号送出回路１７に加える
ことになり、信号送出回路１７から第３図の（Ｃ）のＢ
のタイミングにＡＣＫ信号線１４に送出される。

又指定されない他のスレーブユニット、例えば、１２−
３がアクセスされたと誤判断して肯定応答信号Ｃを信号
送出回路１７に加えると、第３図の（Ｃ）のＣのタイミ
ングにＡＣＫ信号線１４に送出される。この場合は、Ａ
＝“０°°、Ｂ＝“１”、Ｃ＝“１”となる。

マスタユニット１１側の直列並列変換回路１６は、各ス
レーブユニット１２−１〜１２−３に割当てられたタイ
２ングの全期間Ｔ内のＡＣＫ信号線１４を介して順次直
列的に伝送される肯定応答信号を並列に変換して、マス
タユニット１１に転送する。マスタユニット１１では、
指定したスレーブユニット１２−２対応のビットｂをレ
ジスタ１ ２０にセットしておき、比較回路２１により、レジスタ
２０の内容と直列並列変換回路１６により変換された並
列信号（“０１０”）とを比較する。

前述の場合は、肯定応答信号Ｂのみが“ｌ゛であれば、
レジスタ２０のセット内容（“”０１０”）と一致する
ので、正常な肯定応答信号として次の処理に移行するこ
とになるが、肯定応答信号Ｃも１”の場合は、不一致の
ビットが生しるから、スレーブユニットに誤動作が生じ
たと判断し、プロセッサ１８の制御により、再度スレー
ブユニット　１２−２へのアクセスが行われることにな
る。

通常の制御の場合の同様に、所定回数のりトライでも正
常な肯定応答信号が得られない場合、システムアラーム
を送出することになる。

前述の実施例に於いては、レジスタ２０と比較回路２１
とによるハードウェアによって、肯定応答信号が正常で
あるか否かを判断しているが、プロセッサ１８によるソ
フトウェアにより判断することも可能である。又信号送
出回路１７は、スレーブユニット１２−１〜１２−３内
に設けた構成２ とすることも勿論可能であり、同様に、直列並列変換回
路１６は、マスタユニット１１内の変換機能により実現
することも可能である。

〔発明の効果〕

以上説明したように、本発明は、スレーブユニット２−
１〜２−ｎ対応に割当てられたタイミングに、信号送出
回路７から肯定応答信号をＡＣＫ信号線４に送出し、直
列並列変換回路６によりＡＣＫ信号線４に直列的に伝送
される肯定応答信号を並列信号に変換してマスタユニッ
ト１に転送し、マスタユニット１に於いて指定したスレ
ーブユニットからの肯定応答信号であるか否かを判定す
るものであり、ＡＣＫ信号線４上に複数のスレーブユニ
ットからの肯定応答信号が輻較することがなく、従って
、スレーブユニットからの誤肯定応答信号を確実に検出
して、誤動作を防止することができる利点がある。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の実施例
のブロック図、第３図は本発明の実施例３ の動作説明図、第４図は従来例のブロック図、第５図は
従来例の動作説明図である。 １はマスタユニット、２−１〜２−ｎはスレーブユニッ
ト、３はバス、４はＡＣＫ信号線、５はクロック信号線
、６は直列並列変換回路、７は信号送出回路である。

Claims (1)

1. 【特許請求の範囲】 マスタユニット（１）と複数のスレーブユニット（２−
   １〜２−ｎ）とをバス（３）を介して接続し、前記マス
   タユニット（１）からアクセスされた前記スレーブユニ
   ット（２−１〜２−ｎ）は、肯定応答信号をＡＣＫ信号
   線（４）を介して前記マスタユニット（１）へ送出する
   システムに於いて、 前記マスタユニット（１）と前記バス（３）との間に直
   列並列変換回路（６）を設け、且つ前記スレーブユニッ
   ト（２−１〜２−ｎ）と前記バス（３）との間に、クロ
   ック信号線（５）を介して供給される前記マスタユニッ
   ト（１）からのクロック信号に従って予め定められたタ
   イミングで、前記スレーブユニット（２−１〜２−ｎ）
   からの前記肯定応答信号を前記ＡＣＫ信号線（４）に送
   出する信号送出回路（７）とを設け、 前記直列並列変換回路（６）により前記スレーブユニッ
   ト（２−１〜２−ｎ）対応に割当てたタイミングの全期
   間内の受信信号を並列に変換して前記マスタユニット（
   １）に転送し、該マスタユニット（１）に於いて、アク
   セスしたスレーブユニットからの肯定応答信号であるか
   否か判定することを特徴とする誤動作防止制御方式。