JPH03220749A - Layout design of standard cells - Google Patents
Layout design of standard cellsInfo
- Publication number
- JPH03220749A JPH03220749A JP2016831A JP1683190A JPH03220749A JP H03220749 A JPH03220749 A JP H03220749A JP 2016831 A JP2016831 A JP 2016831A JP 1683190 A JP1683190 A JP 1683190A JP H03220749 A JPH03220749 A JP H03220749A
- Authority
- JP
- Japan
- Prior art keywords
- net
- external terminal
- connection strength
- cells
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタンダードセル配置設計方法に関し、特に接
続強度の強い順に優先的に近接してセルを配置するスタ
ンダード配置手法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a standard cell placement design method, and particularly to a standard placement method in which cells are placed preferentially in close proximity in descending order of connection strength.
従来、この種のスタンダードセル配置手法は、接続強度
を与える場合は、ネットリスト配置手法は、接続強度を
与える場合、ネットリストと論理設計情報(論理動作、
論理属性、信号線の流れ)にもとづき接続強度を与えて
いた。また、本発明の発明者は、スタンダードセル配置
手法として、下位階層内のセル間のネットに、上位階層
内のセル間のネットより強い接続強度を与えることを提
案している。例えば、特願昭和63−237001号参
照。Conventionally, this type of standard cell placement method has been used to provide connection strength, and the netlist placement method has been used to provide connection strength by combining the netlist and logic design information (logical operation,
Connection strength was given based on logical attributes and signal line flow. In addition, the inventor of the present invention has proposed, as a standard cell placement method, that a net between cells in a lower hierarchy is given a stronger connection strength than a net between cells in an upper hierarchy. For example, see Japanese Patent Application No. 63-237001.
第2図は先願のスタンダードセル配置方法を説明する流
れ図である。1は階層的に記述されたネットリスト、2
は下位階層内のセル間の接続に上位階層内のセル間の接
続より強い接続強度を与える工程、4は工程2によって
得られた接続強度情報、5はネットリスト1と接続強度
情報4に従ってスタンダードセルを自動配置する方法で
ある。FIG. 2 is a flowchart illustrating the standard cell placement method of the prior application. 1 is a hierarchically described netlist, 2
is the process of giving stronger connection strength to the connections between cells in the lower hierarchy than the connections between cells in the upper hierarchy, 4 is the connection strength information obtained in step 2, and 5 is the standard according to netlist 1 and connection strength information 4 This is a method of automatically arranging cells.
この方法によれば、接続強度を与える場合、論理設計情
報を必要としなく、階層的に記述されたネットリストだ
けで接続強度を与えることができる。According to this method, when providing the connection strength, no logical design information is required, and the connection strength can be provided using only a hierarchically described netlist.
上述した従来のスタンダードセル配置手法は、接続強度
を与える場合、ネットリストの他に論理設計情報を必要
とするので、■ネットリスト設計者の論理設計情報を作
成する工数ががかる、■論理設計情報を解析するプロプ
ラムが必要、■論理情報を解析する時間がかがる(CP
Uタイム)という欠点がある。また、本発明者の先願に
ついては、最上位の階層のネットには一番弱い強度を与
えているため、外部端子とその端子に接続される内部セ
ルとのネットの強度は一番弱くなり、外部端子とその端
子に接続される内部セルが近接配置されずその配線が長
くなるという問題がある。The conventional standard cell placement method described above requires logic design information in addition to the netlist when providing connection strength. Requires a program to analyze the information, ■ It takes time to analyze the logical information (CP
U time). In addition, in the inventor's previous application, the net at the highest level is given the weakest strength, so the strength of the net between the external terminal and the internal cell connected to that terminal is the weakest. However, there is a problem in that the external terminal and the internal cell connected to the terminal are not placed close to each other, resulting in a long wiring.
本発明の目的は、このような欠点を除き、外部端子とそ
の端子に接続される内部セルが接近配置されるようにし
たスタンダードセル配置設計方法を提供することにある
。SUMMARY OF THE INVENTION An object of the present invention is to provide a standard cell layout design method that eliminates these drawbacks and allows external terminals and internal cells connected to the terminals to be placed close to each other.
本発明の構成は、セル間の接続が階層的に記述されたネ
ットリストをもとに、下位階層内のセル間のネットに、
上位階層内セル間のネットより強い接続強度情報を与え
、その接続強度の高い順に優先的に近接してセルを配置
するスタンダードセルの配置設計方法において、前記ネ
ットリスト内の外部端子とその端子に接続される内部セ
ルとのネットに対して特別な接続強度情報を与えて配置
設計を行うことにより、前記外部端子とこの外部端子に
接続される内部セルが近接して配置されるようにしたこ
とを特徴とする。The configuration of the present invention is based on a netlist in which connections between cells are described hierarchically, and the nets between cells in a lower hierarchy are
In the standard cell placement design method, which gives stronger connection strength information than the nets between cells in the upper hierarchy and places cells preferentially adjacent to each other in order of the connection strength, external terminals in the netlist and their terminals are The external terminal and the internal cell connected to this external terminal are arranged close to each other by providing special connection strength information to the net with the internal cell to be connected and performing layout design. It is characterized by
本発明において、特別な接続強度情報が、最強に接続す
るという情報であることもできる。In the present invention, the special connection strength information can also be information about the strongest connection.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第1図は本発明の一実施例を説明する流れ図である。図
においては、1は階層的に記述されたネットリスト、2
は下位階層内のセル間のネットに、上位階層内のセル間
のネットより強い接続強度を与える工程、3は外部端子
とその端子に接続される内部セルとのネットに特別の接
続強度を与える工程、4は工程2.3によって得られた
接続強度情報、5はネットリスト1と接続強度情報4に
従ってスタンダードセルを自動配置する工程を示す。FIG. 1 is a flowchart illustrating one embodiment of the present invention. In the figure, 1 is a hierarchically described netlist, 2
3 is the process of giving a stronger connection strength to the net between cells in the lower hierarchy than the net between cells in the upper hierarchy, and 3 is the process of giving special connection strength to the net between the external terminal and the internal cell connected to that terminal. Step 4 shows the connection strength information obtained in step 2.3, and 5 shows the step of automatically arranging standard cells according to the netlist 1 and the connection strength information 4.
まず、ネットリスト1が与えられると、このネットは外
部端子に接続されているネットとそれ以外のネットとに
分離され、外部端子に接続されているネットに対しては
工程3により、それ以外のネットに対しては工程2によ
り、接続強度情報4が与えられる。工程3で与える強度
を例えば最強にすれば、外部端子とその端子に接続され
る内部5
セルは一番優先的に近接配置される様になる。First, when netlist 1 is given, this net is separated into nets connected to external terminals and other nets, and for nets connected to external terminals, other nets are Connection strength information 4 is given to the net in step 2. For example, if the strength given in step 3 is made the strongest, the external terminal and the five internal cells connected to that terminal will be placed in close proximity with the highest priority.
以上説明したように本発明は、外部端子とその端子に接
続される内部セルとのネットに対して、特別な接続強度
(例えば最強にする)を与えることにより、外部端子と
その端子に接続される内部セルが近接配置され、その配
線を短くすることができるという効果がある。As explained above, the present invention provides special connection strength (for example, making it the strongest) to the net between an external terminal and an internal cell connected to that terminal. This has the effect that the internal cells are arranged close to each other and their wiring can be shortened.
第1図は本発明の一実施例を説明する流れ図、第2図は
従来のスタンダードセル配置法を説明する流れ図である
。
1・・・階層的に記述されたネットリスト、2・・・階
層を考慮して接続強度を与える工程、3・・・外部端子
に関する接続強度を与える工程、4・・・結果としえ接
続強度情報、5・・・自動配置方法。FIG. 1 is a flowchart for explaining one embodiment of the present invention, and FIG. 2 is a flowchart for explaining a conventional standard cell arrangement method. 1...Netlist described hierarchically, 2...Process of providing connection strength in consideration of the hierarchy, 3...Process of providing connection strength regarding external terminals, 4...Connection strength information as a result , 5... Automatic placement method.
Claims (1)
もとに、下位階層内のセル間のネットに、上位階層内セ
ル間のネットより強い接続強度情報を与え、その接続強
度の高い順に優先的に近接してセルを配置するスタンダ
ードセルの配置設計方法において、前記ネットリスト内
の外部端子とその端子に接続される内部セルとのネット
に対して特別な接続強度情報を与えて配置設計を行うこ
とにより、前記外部端子とこの外部端子に接続される内
部セルが近接して配置されるようにしたことを特徴とす
るスタンダードセル配置設計方法。 2、特別な接続強度情報が、最強に接続するという情報
である請求項1記載のスタンダードセルの配置設計方法
。[Claims] 1. Based on a netlist in which connections between cells are described hierarchically, connection strength information is given to nets between cells in lower hierarchies that are stronger than nets between cells in upper hierarchies. , in the standard cell layout design method in which cells are placed preferentially in close proximity in order of connection strength, a special connection is made to a net between an external terminal in the netlist and an internal cell connected to that terminal. 1. A standard cell layout design method, characterized in that the external terminal and the internal cell connected to the external terminal are arranged close to each other by performing the layout design by giving strength information. 2. The standard cell layout design method according to claim 1, wherein the special connection strength information is information indicating the strongest connection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016831A JPH03220749A (en) | 1990-01-25 | 1990-01-25 | Layout design of standard cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016831A JPH03220749A (en) | 1990-01-25 | 1990-01-25 | Layout design of standard cells |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220749A true JPH03220749A (en) | 1991-09-27 |
Family
ID=11927143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016831A Pending JPH03220749A (en) | 1990-01-25 | 1990-01-25 | Layout design of standard cells |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220749A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105264A (en) * | 1993-10-07 | 1995-04-21 | Nec Corp | Group data storage method |
| JPH0887533A (en) * | 1994-09-16 | 1996-04-02 | Nec Corp | Method of arranging functional cell of semiconductor device |
-
1990
- 1990-01-25 JP JP2016831A patent/JPH03220749A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105264A (en) * | 1993-10-07 | 1995-04-21 | Nec Corp | Group data storage method |
| JPH0887533A (en) * | 1994-09-16 | 1996-04-02 | Nec Corp | Method of arranging functional cell of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lauther | A min-cut placement algorithm for general cell assemblies based on a graph representation | |
| CN115758980B (en) | A Low-Power Physical Design Layout Method Based on Automatic Linking Scripts | |
| US5848263A (en) | File conversion method and apparatus for LSI design data | |
| JPH1167923A (en) | Semiconductor integrated circuit, wiring arrangement method thereof, and recording medium recording the method | |
| JP2001044284A (en) | Semiconductor device design method | |
| JPH0283668A (en) | Standard cell arranging method | |
| JPS61114550A (en) | Logic circuit device | |
| JP2910730B2 (en) | Hierarchical layout design method and hierarchical layout design device | |
| JP3048046B2 (en) | Semiconductor integrated circuit wiring method | |
| JP3039392B2 (en) | Automatic layout generation method for semiconductor integrated circuit | |
| JP2851079B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| CN116090397A (en) | Port placement method in layout | |
| JP2620150B2 (en) | Wiring layout method in semiconductor integrated circuit device | |
| JPH1117157A (en) | Floor plan layout system | |
| JPH11259555A (en) | Macro design method | |
| CN116738909A (en) | A Memory Integration Method for Integrated Circuits | |
| JPH08125025A (en) | Microcomputer core and layout method thereof | |
| JPH0648487B2 (en) | Method for manufacturing semiconductor device | |
| JPS6033666A (en) | Logical circuit diagram having logical hierarchical structure | |
| JPS62293821A (en) | Logic integrated circuit | |
| JP2932776B2 (en) | Cell layout method for CMOS-LSI | |
| CABLE | Super-CAD: An integrated structure for design automation[M. S. Thesis] | |
| JPH031557A (en) | Method of wiring between integrated circuit cells | |
| JPH05258006A (en) | Delayed designing system | |
| JPS61198755A (en) | Semiconductor integrated circuit |