JPH03220749A - スタンダードセルの配置設計方法 - Google Patents
スタンダードセルの配置設計方法Info
- Publication number
- JPH03220749A JPH03220749A JP2016831A JP1683190A JPH03220749A JP H03220749 A JPH03220749 A JP H03220749A JP 2016831 A JP2016831 A JP 2016831A JP 1683190 A JP1683190 A JP 1683190A JP H03220749 A JPH03220749 A JP H03220749A
- Authority
- JP
- Japan
- Prior art keywords
- net
- external terminal
- connection strength
- cells
- given
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスタンダードセル配置設計方法に関し、特に接
続強度の強い順に優先的に近接してセルを配置するスタ
ンダード配置手法に関する。
続強度の強い順に優先的に近接してセルを配置するスタ
ンダード配置手法に関する。
従来、この種のスタンダードセル配置手法は、接続強度
を与える場合は、ネットリスト配置手法は、接続強度を
与える場合、ネットリストと論理設計情報（論理動作、
論理属性、信号線の流れ）にもとづき接続強度を与えて
いた。また、本発明の発明者は、スタンダードセル配置
手法として、下位階層内のセル間のネットに、上位階層
内のセル間のネットより強い接続強度を与えることを提
案している。例えば、特願昭和６３−２３７００１号参
照。
を与える場合は、ネットリスト配置手法は、接続強度を
与える場合、ネットリストと論理設計情報（論理動作、
論理属性、信号線の流れ）にもとづき接続強度を与えて
いた。また、本発明の発明者は、スタンダードセル配置
手法として、下位階層内のセル間のネットに、上位階層
内のセル間のネットより強い接続強度を与えることを提
案している。例えば、特願昭和６３−２３７００１号参
照。
第２図は先願のスタンダードセル配置方法を説明する流
れ図である。１は階層的に記述されたネットリスト、２
は下位階層内のセル間の接続に上位階層内のセル間の接
続より強い接続強度を与える工程、４は工程２によって
得られた接続強度情報、５はネットリスト１と接続強度
情報４に従ってスタンダードセルを自動配置する方法で
ある。
れ図である。１は階層的に記述されたネットリスト、２
は下位階層内のセル間の接続に上位階層内のセル間の接
続より強い接続強度を与える工程、４は工程２によって
得られた接続強度情報、５はネットリスト１と接続強度
情報４に従ってスタンダードセルを自動配置する方法で
ある。
この方法によれば、接続強度を与える場合、論理設計情
報を必要としなく、階層的に記述されたネットリストだ
けで接続強度を与えることができる。
報を必要としなく、階層的に記述されたネットリストだ
けで接続強度を与えることができる。
上述した従来のスタンダードセル配置手法は、接続強度
を与える場合、ネットリストの他に論理設計情報を必要
とするので、■ネットリスト設計者の論理設計情報を作
成する工数ががかる、■論理設計情報を解析するプロプ
ラムが必要、■論理情報を解析する時間がかがる（ＣＰ
Ｕタイム）という欠点がある。また、本発明者の先願に
ついては、最上位の階層のネットには一番弱い強度を与
えているため、外部端子とその端子に接続される内部セ
ルとのネットの強度は一番弱くなり、外部端子とその端
子に接続される内部セルが近接配置されずその配線が長
くなるという問題がある。
を与える場合、ネットリストの他に論理設計情報を必要
とするので、■ネットリスト設計者の論理設計情報を作
成する工数ががかる、■論理設計情報を解析するプロプ
ラムが必要、■論理情報を解析する時間がかがる（ＣＰ
Ｕタイム）という欠点がある。また、本発明者の先願に
ついては、最上位の階層のネットには一番弱い強度を与
えているため、外部端子とその端子に接続される内部セ
ルとのネットの強度は一番弱くなり、外部端子とその端
子に接続される内部セルが近接配置されずその配線が長
くなるという問題がある。
本発明の目的は、このような欠点を除き、外部端子とそ
の端子に接続される内部セルが接近配置されるようにし
たスタンダードセル配置設計方法を提供することにある
。
の端子に接続される内部セルが接近配置されるようにし
たスタンダードセル配置設計方法を提供することにある
。
本発明の構成は、セル間の接続が階層的に記述されたネ
ットリストをもとに、下位階層内のセル間のネットに、
上位階層内セル間のネットより強い接続強度情報を与え
、その接続強度の高い順に優先的に近接してセルを配置
するスタンダードセルの配置設計方法において、前記ネ
ットリスト内の外部端子とその端子に接続される内部セ
ルとのネットに対して特別な接続強度情報を与えて配置
設計を行うことにより、前記外部端子とこの外部端子に
接続される内部セルが近接して配置されるようにしたこ
とを特徴とする。
ットリストをもとに、下位階層内のセル間のネットに、
上位階層内セル間のネットより強い接続強度情報を与え
、その接続強度の高い順に優先的に近接してセルを配置
するスタンダードセルの配置設計方法において、前記ネ
ットリスト内の外部端子とその端子に接続される内部セ
ルとのネットに対して特別な接続強度情報を与えて配置
設計を行うことにより、前記外部端子とこの外部端子に
接続される内部セルが近接して配置されるようにしたこ
とを特徴とする。
本発明において、特別な接続強度情報が、最強に接続す
るという情報であることもできる。
るという情報であることもできる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を説明する流れ図である。図
においては、１は階層的に記述されたネットリスト、２
は下位階層内のセル間のネットに、上位階層内のセル間
のネットより強い接続強度を与える工程、３は外部端子
とその端子に接続される内部セルとのネットに特別の接
続強度を与える工程、４は工程２．３によって得られた
接続強度情報、５はネットリスト１と接続強度情報４に
従ってスタンダードセルを自動配置する工程を示す。
においては、１は階層的に記述されたネットリスト、２
は下位階層内のセル間のネットに、上位階層内のセル間
のネットより強い接続強度を与える工程、３は外部端子
とその端子に接続される内部セルとのネットに特別の接
続強度を与える工程、４は工程２．３によって得られた
接続強度情報、５はネットリスト１と接続強度情報４に
従ってスタンダードセルを自動配置する工程を示す。
まず、ネットリスト１が与えられると、このネットは外
部端子に接続されているネットとそれ以外のネットとに
分離され、外部端子に接続されているネットに対しては
工程３により、それ以外のネットに対しては工程２によ
り、接続強度情報４が与えられる。工程３で与える強度
を例えば最強にすれば、外部端子とその端子に接続され
る内部５ セルは一番優先的に近接配置される様になる。
部端子に接続されているネットとそれ以外のネットとに
分離され、外部端子に接続されているネットに対しては
工程３により、それ以外のネットに対しては工程２によ
り、接続強度情報４が与えられる。工程３で与える強度
を例えば最強にすれば、外部端子とその端子に接続され
る内部５ セルは一番優先的に近接配置される様になる。
以上説明したように本発明は、外部端子とその端子に接
続される内部セルとのネットに対して、特別な接続強度
（例えば最強にする）を与えることにより、外部端子と
その端子に接続される内部セルが近接配置され、その配
線を短くすることができるという効果がある。
続される内部セルとのネットに対して、特別な接続強度
（例えば最強にする）を与えることにより、外部端子と
その端子に接続される内部セルが近接配置され、その配
線を短くすることができるという効果がある。
第１図は本発明の一実施例を説明する流れ図、第２図は
従来のスタンダードセル配置法を説明する流れ図である
。 １・・・階層的に記述されたネットリスト、２・・・階
層を考慮して接続強度を与える工程、３・・・外部端子
に関する接続強度を与える工程、４・・・結果としえ接
続強度情報、５・・・自動配置方法。
従来のスタンダードセル配置法を説明する流れ図である
。 １・・・階層的に記述されたネットリスト、２・・・階
層を考慮して接続強度を与える工程、３・・・外部端子
に関する接続強度を与える工程、４・・・結果としえ接
続強度情報、５・・・自動配置方法。
Claims (1)
- 【特許請求の範囲】 １、セル間の接続が階層的に記述されたネットリストを
もとに、下位階層内のセル間のネットに、上位階層内セ
ル間のネットより強い接続強度情報を与え、その接続強
度の高い順に優先的に近接してセルを配置するスタンダ
ードセルの配置設計方法において、前記ネットリスト内
の外部端子とその端子に接続される内部セルとのネット
に対して特別な接続強度情報を与えて配置設計を行うこ
とにより、前記外部端子とこの外部端子に接続される内
部セルが近接して配置されるようにしたことを特徴とす
るスタンダードセル配置設計方法。 ２、特別な接続強度情報が、最強に接続するという情報
である請求項１記載のスタンダードセルの配置設計方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016831A JPH03220749A (ja) | 1990-01-25 | 1990-01-25 | スタンダードセルの配置設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016831A JPH03220749A (ja) | 1990-01-25 | 1990-01-25 | スタンダードセルの配置設計方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220749A true JPH03220749A (ja) | 1991-09-27 |
Family
ID=11927143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016831A Pending JPH03220749A (ja) | 1990-01-25 | 1990-01-25 | スタンダードセルの配置設計方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220749A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105264A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | グループデータ格納方法 |
| JPH0887533A (ja) * | 1994-09-16 | 1996-04-02 | Nec Corp | 半導体装置の機能セル配置方法 |
-
1990
- 1990-01-25 JP JP2016831A patent/JPH03220749A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105264A (ja) * | 1993-10-07 | 1995-04-21 | Nec Corp | グループデータ格納方法 |
| JPH0887533A (ja) * | 1994-09-16 | 1996-04-02 | Nec Corp | 半導体装置の機能セル配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lauther | A min-cut placement algorithm for general cell assemblies based on a graph representation | |
| CN115758980B (zh) | 一种基于自动串链脚本的低功耗物理设计布局方法 | |
| US5848263A (en) | File conversion method and apparatus for LSI design data | |
| JPH1167923A (ja) | 半導体集積回路とその配線配置方法、および該方法を記録した記録媒体 | |
| JP2001044284A (ja) | 半導体装置の設計方法 | |
| JPH0283668A (ja) | スタンダードセル配置手法 | |
| JPS61114550A (ja) | 論理回路装置 | |
| JP2910730B2 (ja) | 階層レイアウト設計方法および階層レイアウト設計装置 | |
| JP3048046B2 (ja) | 半導体集積回路の配線方法 | |
| JP3039392B2 (ja) | 半導体集積回路のレイアウト自動生成方法 | |
| JP2851079B2 (ja) | 半導体集積回路の製造方法 | |
| CN116090397A (zh) | 一种版图中的端口摆放方法 | |
| JP2620150B2 (ja) | 半導体集積回路装置における配線レイアウト方法 | |
| JPH1117157A (ja) | フロアープランレイアウトシステム | |
| JPH11259555A (ja) | マクロの設計方法 | |
| CN116738909A (zh) | 一种集成电路的Memory集成方法 | |
| JPH08125025A (ja) | マイコンコア及びそのレイアウト方法 | |
| JPH0648487B2 (ja) | 半導体装置の製造方法 | |
| JPS6033666A (ja) | 論理階層構造をもつ論理回路図 | |
| JPS62293821A (ja) | 論理集積回路 | |
| JP2932776B2 (ja) | Ｃｍｏｓ−ｌｓｉのセルのレイアウト方法 | |
| CABLE | Super-CAD: An integrated structure for design automation[M. S. Thesis] | |
| JPH031557A (ja) | 集積回路セル間配線方法 | |
| JPH05258006A (ja) | 遅延設計方式 | |
| JPS61198755A (ja) | 半導体集積回路 |