JPH03220872A - 同期発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同期発生回路に係り、特に移動しながらの受信
においても良好な映像を提供できる車載用のテレビジョ
ン受信機の同期発生回路に関するものである。

〔従来の技術〕

従来、車載用のテレビジョン受信機としては、特開昭６
１−７０８７８の例が知られている。本従来例は、移動
体に搭載された４本のダイパーシティアンテナと、それ
らのアンテナの出力のいずれか一つを前記移動体の搭載
されたテレビジョン受信機のアンテナ入力回路に接続す
るように切り替える切替回路と、テレビジョン映像信号
の垂直帰線期間内で発生するサンプリング切替制御信号
により時分割で前記切替回路を切り替えて、それぞれの
アンテナの検波出力のレベルを比較し、最もレベルの高
いアンテナが前記テレビジョン受信機のアンテナ入力回
路に接続される如くし、次の垂直帰線期間までの間、そ
の状態を保持するようにした制御回路を具備し、移動に
よって受信環境が変わって常に最適な受信状態を保つよ
うにしたものである。

〔発明が解決しようとする課題〕

上記従来技術は、同期の安定化の点については配慮され
ておらず、走行中、建物等による反射波の影響によって
起こるゴースト現象やフェージング現象などで受ける激
しい同期の乱れが、受信画像を劣化させる問題があった
。

本発明の目的は、上記従来技術の問題点を解決し、走行
中においても水平及び垂直同期ともに安定な同期信号が
得られる同期発生回路を提供することにある。

〔課題を解決するための手段〕

上記目的を達成するために、入力される同期信号の位相
変動に比較して位相変動をより少なくする位相リセット
信号検出回路と、前記位相リセット信号検出回路の出力
信号に同期した第２の同期信号を出力する同期信号発振
回路を設けたものである。

〔作　用〕

本発明では、位相リセット信号検出回路で入力される第
１の同期信号の位相変動に比較して位相変動を減少させ
、同期発振回路で前記し゛相すセ・ト信号検出回路の出
力信号に同期した第２の同期信号を発生させることによ
り、前記第１の同期信号に同期しながらも位相の急変の
無い安定した第２の同期信号を得る。

〔実施例〕

以下、本発明の具体的実施例を図面を用いて説明する。

第１図は本発明の一実施例を示すブロック図である。

また第２図は、第１図の動作を説明するためのタイミン
グチャートである。

第１図において、１００は同期発生回路、１０１は同期
分離回路、１０２は位相リセット信号検出回路系、１０
３は同期信号発振回路系である。

また、１０４は水平周期性判定回路、１０５は欠落許容
回路、１０６は連続性判定回路、１１０は基準クロック
発生回路、１１１はリセットパルス発生回路、１１２は
位相制御回路、１１３は水平同期信号発振回路、１１６
は垂直同期信号発振回路である。

また、第２図において、２０１は入力映像信号、２０２
は同期分離回路１０１の水平同期分離出力信号、２０３
は水平周期性判定回路１０４の連続判定出力信号、２０
４は水平周期性判定回路１０４の欠落判定出力信号、２
０５は欠落許容回１８１０５の出力信号、２０６は連続
性判定回路１０６の出力信号、２０７はリセットパルス
発生回路１１１の出力信号、２０８は位相制御回路の出
力信号、２０９は水平同期信号発振回路１１３の出力信
号である。

この同期発生回路１００は１位相リセット信号検出回路
系１０２と、同期信号発振回路系１０３とから構成され
る。

まず１位相リセット信号検出回路系２０１について説明
する。同期分離回路１０１によって映像信号２０１から
分離された水平同期信号２０２が位相リセット信号検出
回路系１０２へ出力される。

水平同期分離信号２０２は、水平周・期性判定回路１０
４に逐次入力され、規格化された本来の水平同期信号と
同一の周期性があるが否かの判定が行われる。この判定
基準となる規格化された本来の水平同期信号と同一の周
期の信号は、基準クロック発生回路１１０から出力され
る水平同期信号の整数倍の周波数の基準クロック２００
を分周して得ることができる。

第２図において、水平同期分離信号２０２のｓｏの入力
から周期性の判定を開始すると、次に入力するＳ工が正
しい一周期後の時間に入力したならば、周期性があると
判定されパルス２０３の１′が出力される。以降、水平
同期分離信号２０２の入力ｓ２、Ｓｌ、と周期性あると
判定される毎にパルス２０３が２′、３′と出力されて
いく。また、周期性のないノイズｎ１が浸入していても
、これが出力されることはない。連続性判定回路１０６
は周期性判定パルス２０３が所定の値以上連続した場合
に周期性判定パルス２０３と同期した信珍２０６をリセ
ットパルス発生回路１１１へ出力する。第２図において
は連続性判定の設定値を２としている。

次に、第２図に示すように水平同期分離信号２○２の５
４が欠落したとすると、水平周期性判定回路２０３は欠
落判定パルス２０４を欠落許容回路１０５へ出力する。

欠落許容回路１０５は、欠落が所定の値以上連続するも
のでなければ、連続性判定回路１０６の連続性判定を中
断させず、判定タイミングを変えないようにするもので
ある。

第２図においては欠落許容の設定値を２としているので
信号２０２のＳ、では連続性判定回路１０６の連続性判
定を中断させないが、Ｓ７、Ｓ８のように二度連続して
パルスが欠落したり、位相の異なるパルスが入力される
と信号２０５を出力して、連続性判定回路１０６の連続
性判定を中断させ、判定タイミングを変更する。

リセットパルス発生回路１１１は基準クロック２００を
分周することによって水平同期信号と同一周期を持ち、
かつ連続性判定回路１０６の出力信号２０６に位相の合
ったリセットパルス１１１を発生する。位相制御回路１
１２は自回路の出力信号２０８の一周期毎に、リセット
パルス発生回路１１１より入力されるリセットパルス２
０７の位相と自回路の出力信号２０８との位相差を任意
の設定値だけ減少させる。第２図において、リセットパ
ルス２０７の位相がＴｒの期間をＡ、位相がＴｍの期間
をＢ、再び位相がＴｒとなるの期間をＣとすると、信号
２０８の位相は期間Ａではリセットパルス２０７の位相
Ｔｒに一致しているが、リセットパルス２０７の位相が
ＴｒからＴｍに変化する期間Ｂでは信号２０８の一周期
毎にリセットパルス２０７と信号２０８との位相差を徐
々に減少させる。すなわち位相差減少の設定値をｔｘと
すると、信号２０８とリセットパルス２０７との位相差
は、ｔ３＝ｔ２−ｔｘ＝ｔｌ−２ｔｘとなる。同様にし
て、再びリセットパルス２０７の位相がＴｒに変化する
期間Ｃでは、信号２０８の位相は徐々にリセットパルス
２０７近付くように制御される。上記のしたように、リ
セットパルス２０７の位相が急変しても信号２０８の位
相は急変せず、徐々に追従する。

次に同期発振回路系１０３について説明する。

水平同期発振回路１１３は、規格化されている本来の水
平同期信号と同一デユーティ−比を持ち。

かつ位相制御回路１１２の出力信号２０８に位相が合っ
た水平同期信号２０９と水平同期信号の偶数倍の周波数
のクロック信号とを発生する。また、垂直同期発振回路
１１６は該水平同期発振回路１１３より得られる水平同
期信号の偶数倍の周波数のクロック信号すなわち垂直同
期の整数倍の周波数のクロック信号２５０を分周して、
規格化されている本来の垂直同期信号と同一デユーティ
−比を持ち、かつ同期分離回路１０１の出力同期分離信
号２５１に位相の合った垂直同期信号２６０を発生する
。

なお、同期発生回路系１０３は、第３図に示すカウント
ダウン同期発振回路や第４図に示すＰＬＬ同期発振回路
などで実現可能である。

本実施例によれば、同期分離信号２０２に周期性の無い
ノイズ成分が重畳されていても周期性判定回路１０４に
よって除去されるので出力同期信号２０９を安定させる
ことができる。

また、入力映像信号２０１の同期信号が変形したり欠落
したりする場合にも、同期信号の変形や欠落が欠落許容
回路１０５の設定数以上連続して起こらなければ、出力
同期信号２０９の位相は変化しないので安定した出力同
期信号２０９を得ることができる。

さらに、入力映像信号２０１の同期信号の変形や欠落が
欠落許容回路の設定数以上連続して発生する場合にも、
水平位相制御回路１１２によって出力水平同期信号２０
９の位相は急変することなくゆるやかに変化するので安
定した出力水平同期信号２０９を得ることができる。

さらに、上記したように水平同期発振回路１１３の動作
を安定化することによって、水平同期発振回路１１３か
ら垂直同期発振回路１１６に入力している信号２５０も
安定させることができるので、垂直同期発振回路１１６
の動作も安定になり。

出力垂直同期信号２６０の安定性を増すことができる。

第５図に、位相制御回路１１２の一具体例を示す、また
、第６図は第５図の説明のためのタイムチャートである
。

第５図において、３０１はカウンタ制御回路、３０２は
カウンタ、３０３はラッチ、３０４は比較回路、３０５
は基準値設定回路、３０６は出力パルス発生回路である
。

また、第６図において、４０１はカウンタ３０２の出力
データ、４０２及び４０３は比較回路３０４出力信号で
ある。

第１図の基準クロック発生回路１１０から入力される基
準クロック２００をカウンタ３０２で分周してデータ列
４０１を得る。第６図において。

データ列４０１の中に示している数字は基準クロック２
００のカウント数である。また、第６図においては基準
クロック２０・Ｏの６分周が規格化されている本来の水
平同期信号の１周期である。

ラッチ３０３は第１図のリセットパルス発生回路１１１
の出力信号２０７がｈｉｇｈのときにデータ列４０１か
らデータをとりこむ、比較回路３０４はラッチ３０３に
とりこまれたデータと基準値設定回路３０５から入力さ
れる基準値を比較して信号４０２．４０３を出力する。

第６図においてはラッチ３０３にとりこまれたデータが
′５′＋６１　１７１　のときに信号４０２がｈｉｇｈ
になり、データが１２１，１３１、４”のときに信号４
０３がｈｉｇｈになる。

カウンタ制御回路３０１は、信号４０２がｈｉｇｈの場
合はカウンタ３０２が基準クロック２００を５分周する
ように制御し、信号４０３がｈｉｇｈの場合はカウンタ
３０２が基準クロック２００を７分周するように制御し
、信号４０２及び信号４０３のどちらもｌｏｗの場合は
カウンタ３０２が基準クロック２００を６分周するよう
に制御する。

出力パルス発生回路３０６はデータ列４０１から′１゛
　に位相の合った水平位相制御信号２０８を出力する。

第６図において、リセットパルス２０７の位相が変化す
るパルスｈ２に対して位相制御信号２０８のパルスｒ２
は２クロツク位相が遅れているが、基準クロック２００
を６分周することによって、規格化された本来の水平同
期信号と同一周期の信号２０８を得るカウンタ３０２の
分周数を信号４０２がｈｉｇｈの期間は５分周に減らす
ように制御することによって次のパルスｈ３に対するパ
ルスｒ３の位相遅れを１クロツクに低減している。

同様にして次のパルスｈ４に対してパルスｒ４の位相を
一致させている。

逆にパルスｈ７とパルスｒ６の関係のように、位相制御
信号２０８の位相が水平リセットパルス信号２０７の位
相より進んでいる場合でも、カウンタ３０２の分周数を
信号４０３がｈｉｇｈの期間は７分周に増やすように制
御することによって次のパルスｈ８とパルスｒ７の位相
を一致させている。

第７図に、本発明の他の実施例を示す。

第７図において５５０はタイミング信号である。

また、第７図において第１図と同一符号は同一機能を示
す。

第１図との相違点は垂直同期発振回路１１６から出力す
るタイミング信号５５０によって位相制御回路１１２を
制御して、垂直ブランキング期間内に任意に設定した制
御期間では位相制御信号２０８の位相をリセットパルス
２０７に追従させ、その他の期間では位相制御信号２０
８の位相を固定化することである。

本実施例によれば、第１図の例と同様に、同期分離信号
２０２に周期性の無いノイズ成分が重畳されていても周
期性判定回路１０４，１０７によって除去されるので出
力同期信号２０９，２５３を安定させることができる。

また、入力映像信号２０１の同期信号が変形したり欠落
したりする場合にも、同期信号の変形や欠落が欠落許容
回路１０５，１０８の設定数以上′！！！続して起こら
なければ、出力同期信号２０９゜２５３の位相は変化し
ないので安定した出力同期信号２０９．２５３を得るこ
とができる。

さらに、入力映像信号２０１の同期信号の変形や欠落が
欠落許容回路の設定数以上連続して発生する場合にも、
水平位相制御回路１１２によって出力水平同期信号２０
９の位相は急変することなくゆるやかに変化するので安
定した出力水平同期信号２０９を得ることができる。

さらに、位相制御信号２０８の位相が変化する期間を垂
直ブランキング期間内の任意の期間に限定することによ
って、出力水平同期信号２０９の位相が変化するのも垂
直ブランキング期間内の任意の期間に限定されるので、
出力水平同期信号２０９の位相の変化による画像の乱れ
がデイスプレィ上に現われない効果がある。

さらに１本実施例によれば、入力映像信号２０１の同期
信号が変形したり欠落したりする場合でも、第１図の例
に比較して出力水平同期信号２０９の一垂直期間あたり
の位相の変化量がより小さくなるので、安定した出力水
平同期信号２０９を得ることができる。

さらに、上記したように水平同期発振回路１１３の動作
を安定化することによって、水平同期発振回路１１３か
ら垂直同期発振回路１１６に入力している信号２５０も
安定させることができるので、垂直同期発振回路１１６
の動作も安定になり、出力垂直同期信号２６０の安定性
を増すことができる。

第８図に本発明のさらに他の実施例を示す。

第８図において、１０７は垂直周期性判定回路である。

なお、第８図において第１図と同一符号は同一機能を示
す。

第１図との相違点は、垂直系にも周期性判定回路１０７
を設け、出力垂直同期信号２６０の安定性をさらに高め
たところである。

本実施例によれば、第１図の例と同様にして安定した水
平同期信号及び垂直同期信号を得ることができる。

第９図に本発明のさらに他の実施例を示す。

第９図において第７図及び第８図と同一符号は同一機能
を示す。

第８図との相違点は、垂直同期発振回路１１６から出力
するタイミング信号５５０によって位相制御回路１１２
を制御して、垂直ブランキング期間内に任意に設定した
制御期間では位相制御信号２０８の位相をリセットパル
ス２０７に追従させ、その他の期間では位相制御信号２
０８の位相を固定化することである。

本実施例によれば、第７図の例と同様にして安定した水
平同期信号及び垂直同期信号を得ることができる。

第１０図に本発明のさらに他の実施例を示す。

第１０図において、１０８は第２の欠落許容回路、１０
９は第２の連続性判定回路である。

なお、第１０図において第８図と同一符号は同一機能を
示す。

第８図との相違点は、垂直系にも欠落許容回路１０８と
連続性判定回路１０９を設け、出力垂直同期信号２６０
の安定性をさらに高めたところである。

本実施例によれば、第■図の例と同様にして安定した水
平同期信号及び垂直同期信号を得ることができる。

第１１図に本発明のさらに他の実施例を示す。

第１１図において第７図及び第１０図と同−符号は同一
機能を示す。

第１０図との相違点は、垂直同期発振回路１１６から出
力するタイミング信号５５０によって位相制御回路１１
２を制御して、垂直ブランキング期間内に任意に設定し
た制御期間では位相制御信号２０８の位相をリセットパ
ルス２０７に追従させ、その他の期間では位相制御信号
２０８の位相を固定化することである。

本実施例によれば、第７図の例と同様にして安定した水
平同期信号及び垂直同期信号を得ることができる。

第１２図に本発明のさらに他の実施例を示す。

第１２図において、１０２ａ、１０２ｂは位相リセット
信号検出回路、１１４は第２のリセットパルス発生回路
、１１５は第２の位相制御回路である。

なお、第１０図において第１図と同一符号は同一機能を
示す。

第１図との相違点は、垂直系にも位相リセット信号検出
回路を設け、出力垂直同期信号２６０の安定性をさらに
高めたところである。

本実施例によれば、第１図の例と同様にして安定した水
平同期信号及び垂直同期信号を得ることができる。

第１３図に本発明のさらに他の実施例を示す。

第１３図において第７図及び第１２図と同一符号は同一
機能を示す。

第１２図との相違点は、垂直同期信号回ＦＪＩｔ１１６
から出力するタイミング信号５５０によって位相制御回
路１１２を制御して、垂直ブランキング期間内に任意に
設定した制御期間では位相制御信号２０８の位相をリセ
ットパルス２０７に追従させ、その他の期間では位相制
御信号２０８の位相を固定化することである。

本実施例によれば、第７図の例と同様にして安定した水
平同期信号及び垂直同期信号を得ることができる。

第１４図は本発明の使用例である。

第１４図において、８０１はアンテナ、８０２はＲＦ増
幅回路、８０３は選局・周波数変換回路、８０４は映像
検波回路、１００は同期発生回路、８０５はデイスプレ
ィである。また、８５０は制御信号である。

アンテナ８０１より入力したＴＶ信号をＲＦ増幅回路８
０２、選局・周波数変換回路８０３．映像検波回路８０
４を通して映像信号を得る。復調された映像信号に含ま
れる同期信号に同期した安定な水平同期信号及び安定な
垂直同期信号をデイスプレィ８０５に供給して同期の安
定したＴＶ画像を得る。

また、ＴＶ受信チャネル切換時及び電源挿入時には選局
・周波数変換回路８０３から制御信号８５０を同期発生
回路１００へ出力し、同期発生回路１００を制御して同
期位相の引き込みをすばやくしている。

この場合、第１図、第７図、第８図、第９図、第ｉｏ図
、第１１図、第１２図、第１３図に示した連続性判定回
路１０６，１０９及び欠落許容回路１０５．１０８は、
制御信号８５０の入力により、ＴＶ受信チャネル切換時
及び電源投入時には。

各々の判定回数の設定値をより小さい値に切り換えて同
期位相の引き込みをすばやくする。

同様にして、位相制御回路１１２，１１５も。

ＴＶ受信チャネル切換時及び電源投入時は、入力信号と
出力信号との位相差減少のための設定値を大きい値に切
り換えて同期位相の引き込みをすばやくする。

以上のような構成にすることによって、受信チャネル切
換時及び電源投入時にはすばやく同期位相を引き込み、
それ以外の期間ではできるだけ位相変動に追従しないよ
うにして安定な同期信号を発生することができる。

第１５図は本発明の他の使用例である。

第１５図において８０１ａ、ｂ、ｃ、ｄはアンテナ、９
０１はアンテナ切換回路、９５０はアンテナ切換信号、
９５１はアンテナ切換タイミング信号である。

なお、第１５図において第１４図と同一符号は同一機能
を示す。

第１５図の例が第１４図の例と異なる点は、アンテナダ
イバーシティのためのアンテナ切換回路９０１を設けた
ことと、ＴＶ受信チャネル切換時及び電源投入時だけで
なく、アンテナ切換時にもアンテナ切換信号９５０で同
期発生回路１００を制御して同期位相の引き込みをすば
やくすることである。

本使用例では、第１５図の例と同様にして、受信チャネ
ル切り換え直後及びアンテナ切換時にはすばやく同期位
相を引き込み、それ以外の期間ではてきるだけ位相変動
に追従しないようにして安定な同期信号を発生すること
ができる。

第１６図は本発明のさらに他の実施例である。

第工６図において、１０００は基準クロック発生回路、
１００１は周期性判定回路、１００２は欠落許容回路、
１００３は連続性判定回路、１００４はリセットパルス
発生回路、１００５は位相制御回路、１００６は同期発
振回路、１２００は位相リセット信号検出回路系である
。

また、１０５１は入力同期信号、１０５２は周期性判定
回路１００１の出力信号、１０５３は連続性判定回路１
００３の出力信号、１０５４はリセットパルス発生回路
１００４の出力信号、１０５５は位相制御回路１００５
の出力信号、１０５６は同期発振回路１００６の出力同
期信号である。

本実施例が第１図の例と異なる点は、第１図の例では映
像信号に含まれる水平同期信号と垂直同期信号の２種類
の同期信号に対応しているが、本実施例では単一の同期
信号のみに対応している点である。本実施例の構成は第
１図の水平系のみの構成と同一である。

本実施例によれば、第１図の例と同様にして入力同期信
号が欠落する場合や、入力同期信号の位相が急変するよ
うな場合でも、安定した出力同期信号を得ることができ
る。

第１７図は本発明のさらに他の実施例である。

第１７図において第１６図と同一符号は同一機能を示す
。

第１７図の例が第１６図の例と異なる点は、欠落許容回
路１００２と連続性判定回路１００３が無い点である。

本実施例によれば、入力同期信号１０５１に周期性の無
いノイズ成分が重畳されていても周期性判定回路ｆｏｏ
ｌによって除去されるので出力同期信号１０５６を安定
させることができる。

また、入力同期信号１０５１が欠落する場合にも、リセ
ットパルス発生回路１００４の出力信号１０５５は欠落
することは無いので安定した出力同期信号１０５６を得
ることができる。

さらに、入力同期信号１０５１の位相が急変する場合に
も、位相制御回路１００５によって出力同期信号１０５
６の位相は急変することなくゆるやかに変化するので安
定した出力同期信号１０５６を得ることができる。

第１８図は本発明のさらに他の実施例である。

第１８図において第１７図と同一符号は同一機能を示す
。

第１８図の例が第１７図の例と異なる点は１周期性判定
回路１００１が無い点である。

本実施例によれば、入力同期信号１０５１が欠落する場
合にも、リセットパルス発生回路１００４の出力信診１
０５５は欠落することは無いので安定した出力同期信号
１０５６を得ることができる。

さらに、入力同期信号１０５１の位相が急変する場合に
も、位相制御回路１００５によって出力同期信号１０５
６の位相は急変することなくゆるやかに変化するので安
定した出力同期信号１０５６を得ることができる。

第１９図は本発明のさらに他の実施例である。

第１９図において第１８図と同一符号は同一機能を示す
。

第１９図の例が第１８図の例と異なる点は、リセットパ
ルス発生回路１００４が無い点である。

本実施例によれば、入力同期信号１０５１の位相が急変
する場合にも、位相制御回路１００５によって出力同期
信号１０５６の位相は急変することなくゆるやかに変化
するので安定した出力同期信号１０５６を得ることがで
きる。

〔発明の効果〕

本発明によれば、入力される同期信号に周期性の無いノ
イズ成分が重畳されていても周期性判定によってノイズ
成分を除去できるので、出力同期信号を安定させること
がことができる。

また、入力される同期信号が変形したり欠落したりする
場合にも同期信号の変形や欠落が任意の設定数以上連続
して起こらなければ、出力同期信号の位相は変化しない
ので、出力同期信号の安定度を高くすることができる。

さらに、入力される同期信号の変形や欠落が任意の設定
数以上連続して発生しても出力同期信号の位相は急に変
化しないので、出力同期信号の安定度を高くすることが
できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するためのタイミングチャート、 第３図は第１図における同期発振回路の具体例を示すブ
ロック図、 第４図は第３図における同期発振回路の具体例を示すブ
ロック図、 第５図は第１図における位相制御回路の具体例を示すブ
ロック図、 第６図は第３図における位相制御回路の具体例を示すブ
ロック図、 第７図は本発明の他の実施例を′示すブロック図。 第８図は本発明のさらに他の実施例を示すブロック図、
第９図は本発明のさらに他の実施例を示すブロック図、
第１０図は本発明のさらに他の実施例を示すブロック図
、第１１図は本発明のさらに他の実施例を示すブロック
図、第１２図は本発明のさらに他の実施例を示すブロッ
ク図、第１３図は本発明のさらに他の実施例を示すブロ
ック図、第１４図は本発明の使用例を示すブロック図。 第１５図は本発明の他の使用例を示すブロック図。 第１６図は本発明のさらに他の実施例を示すブロック図
、第１７図は本発明のさらに他の実施例を示すブロック
図、第１８図は本発明のさらに他の実施例を示すブロッ
ク図、第１９図は本発明のさらに他の実施例を示すブロ
ック図である。 １０１・・・同期分離回路、１０２・・・位相リセット
信号検出回路、１０３・・・同期発振回路、１０４・・
・水平周期性判定回路、１０５・・・欠落許容回路、１
０６・連続性判定回路、１１１・・・リセットパルス発
生回路、１１２・・・位相制御回路。 ） 隼 図 纂 牛 柘 １６ １０、Ｊ ８０１ 沌 ４− 図 ０１ 纂 ／Ｓ 図

Claims (1)

1. 【特許請求の範囲】 １、入力される第一の同期信号に同期した第二の同期信
   号を発生させる同期発生回路において、前記第一の同期
   信号の位相変動に比較して位相変動をより少なくしたタ
   イミングパルスを出力する位相リセット信号検出回路と
   、 該タイミングパルスと同一位相の前記第二の同期信号を
   発生させる同期発振回路と、 を具備したことを特徴とする同期発生回路。 ２、入力されるテレビジョン信号の第一の水平同期信号
   及び第１の垂直同期信号に同期した第二の水平同期信号
   及び第二の垂直同期信号を発生させる同期発生回路にお
   いて、 前記第一の水平同期信号の位相変動に比較して位相変動
   をより少なくしたタイミングパルスを出力する位相リセ
   ット信号検出回路と、 該タイミングパルスと同一位相の前記第二の水平同期信
   号と前記第二の水平同期信号の偶数倍の周波数のクロッ
   クとを発生させる水平同期発振回路と、 該水平同期発振回路の出力クロックを分周して前記第１
   の垂直同期信号と同一位相の前記第２の垂直同期信号を
   出力する垂直同期発生回路と、 を具備したことを特徴とする同期発生回路。 ３、入力されるテレビジョン信号の第一の水平同期信号
   及び第１の垂直同期信号に同期した第二の水平同期信号
   及び第二の垂直同期信号を発生させる同期発生回路にお
   いて、 前記第一の水平同期信号の位相変動に比較して位相変動
   をより少なくしたタイミングパルスを出力する位相リセ
   ット信号検出回路と、 該タイミングパルスと同一位相の前記第二の水平同期信
   号と前記第二の水平同期信号の偶数倍の周波数のクロッ
   クとを発生させる水平同期発振回路と、 前記第１の垂直同期信号の周期が規格化された本来の垂
   直同期信号の周期と一致する場合に周期性判定パルスを
   出力する周期性判定回路と、該水平同期発振回路の出力
   クロックを分周して該周期性判定パルスと同一位相の前
   記第２の垂直同期信号を出力する垂直同期発生回路と、
   を具備したことを特徴とする同期発生回路。 ４、入力されるテレビジョン信号の第一の水平同期信号
   及び第１の垂直同期信号に同期した第二の水平同期信号
   及び第二の垂直同期信号を発生させる同期発生回路にお
   いて、 前記第一の水平同期信号の位相変動に比較して位相変動
   をより少なくしたタイミングパルスを出力する位相リセ
   ット信号検出回路と、 該タイミングパルスと同一位相の前記第二の水平同期信
   号と前記第二の水平同期信号の偶数倍の周波数のクロッ
   クとを発生させる水平同期発振回路と、 前記第一の垂直同期信号の周期が規格化された本来の垂
   直同期信号の周期と一致する場合に周期性判定パルスを
   後述する連続性判定回路に出力し、一致しない場合に欠
   落判定パルスを後述する欠落許容回路に出力する周期性
   判定回路と、 該欠落判定パルスが任意の設定数以上連続した場合に後
   述する連続性判定回路のカウント数をリセットする欠落
   許容回路と、 該周期性判定パルスをカウントしてそのカウント数が任
   意の設定数以上となった場合に該周期性判定パルスに位
   相の合ったパルスを出力する連続性判定回路と、 該水平同期発振回路の出力クロックを分周して該連続性
   判定回路の出力パルスと同一位相の前記第２の垂直同期
   信号を出力する垂直同期発生回路と、 を具備したことを特徴とする同期発生回路。 ５、前記位相リセット信号検出回路が 基準クロックを発生する基準クロック発生回路と、 該基準クロックを分周して前記タイミングパルスを得る
   と同時に、前記タイミングパルスの任意の周期毎に、前
   記タイミングパルスと前記第一の同期信号の位相との位
   相差を、任意の設定値だけ減少させる位相制御回路と、 から成ることを特徴とする請求項１、２、３、又は４記
   載の同期発生回路。 ６、前記位相リセット信号検出回路が 基準クロックを発生する基準クロック発生回路と、 前記第１の同期信号と位相が一致し、かつ規格化された
   本来の同期信号と同一周期を持つリセットパルスを出力
   するリセットパルス発生回路と、 該基準クロックを分周して前記タイミングパルスを得る
   と同時に、前記タイミングパルスの任意の周期毎に、前
   記タイミングパルスと該リセットパルスとの位相差を、
   任意の設定値だけ減少させる位相制御回路と、 から成ることを特徴とする請求項１、２、３、又は４記
   載の同期発生回路。 ７、前記位相リセット信号検出回路が 基準クロックを発生する基準クロック発生回路と、 前記同期信号の周期が規格化された本来の同期信号の周
   期と一致する場合に周期性判定パルスを出力する周期性
   判定回路と、 該周期性判定回路の出力パルスと位相が一致し、かつ規
   格化された本来の同期信号と同一周期を持つリセットパ
   ルスを出力するリセットパルス発生回路と、 該基準クロックを分周して前記タイミングパルスを得る
   と同時に、前記タイミングパルスの任意の周期毎に、前
   記タイミングパルスと該リセットパルスとの位相差を、
   任意の設定値だけ減少させる位相制御回路と、 から成ることを特徴とする請求項１、２、３、又は４記
   載の同期発生回路。 ８、前記位相リセット信号検出回路が、 基準クロックを発生する基準クロック発生回路と、 前記第一の同期信号の周期が規格化された本来の同期信
   号の周期と一致する場合に周期性判定パルスを後述する
   連続性判定回路に出力し、一致しない場合に欠落判定パ
   ルスを後述する欠落許容回路に出力する周期性判定回路
   と、 該欠落判定パルスが任意の設定数以上連続した場合に後
   述する連続性判定回路のカウント数をリセットする欠落
   許容回路と、 該周期性判定パルスをカウントしてそのカウント数が任
   意の設定数以上となった場合に該周期性判定パルスに位
   相の合ったパルスを出力する連続性判定回路と、 該連続性判定回路の出力パルスと位相が一致し、かつ規
   格化された本来の同期信号と同一周期を持つリセットパ
   ルスを出力するリセットパルス発生回路と 該基準クロックを分周して前記タイミングパルスを得る
   と同時に、前記タイミングパルスの任意の周期毎に、前
   記タイミングパルスと該リセットパルスとの位相差を、
   任意の設定値だけ減少させる位相制御回路と、 から成ることを特徴とする請求項１、２、３、又は４記
   載の同期発生回路。 ９、前記同期発生回路において、 前記第１の同期信号をテレビジョン信号の水平同期信号
   または垂直同期信号としたことを特徴とする請求項１記
   載の同期発生回路。 １０、前記位相リセット信号検出回路において、前記位
   相制御回路の出力信号である前記タイミングパルスと前
   記位相制御回路の入力信号との位相差を、任意の設定値
   だけ減少させる前記位相制御回路の位相制御を任意の期
   間で行うことを特徴とする請求項５、６、７、又は８記
   載の位相リセット信号検出回路。 １１、前記位相リセット信号検出回路において、前記第
   １の同期信号をテレビジョン信号の水平同期信号とし、
   前記位相制御回路の出力信号である前記タイミングパル
   スと前記位相制御回路の入力信号との位相差を、任意の
   設定値だけ減少させる前記位相制御回路の位相制御を垂
   直帰線期間内の任意の期間で行うことを特徴とする請求
   項５、６、７、又は８記載の位相リセット信号検出回路
   。 １２、前記位相制御回路が、 前記基準クロック発生回路から入力される前記基準クロ
   ックを分周するカウンタと、 該カウンタから入力されるデータ列を前記リセットパル
   ス発生回路の出力パルスのタイミングで取り込むラッチ
   と、 該ラッチに取り込まれたデータと後述する基準値設定回
   路から入力されるデータとを比較する比較回路と、 任意の設定値を該比較回路へ出力する基準値設定回路と
   、 該比較回路の出力信号によって該カウンタの分周比を制
   御するカウンタ制御回路と、 該カウンタから入力されるデータ列の任意の値をデコー
   ドして出力パルスを発生する出力パルス発生回路と、 を具備したことを特徴とする請求項５、６、７、又は８
   記載の位相リセット信号検出回路１３、前記同期発生回
   路を具備したことを特徴とするテレビジョン受信機。 １４、前記同期発生回路を具備したテレビジョン受信機
   において、 電源投入時及びテレビチャネル切替時に前記同期発生回
   路を制御して、入力映像信号の同期信号に対する位相引
   込み速度を切り替えることを特徴とするテレビジョン受
   信機。 １５、アンテナダイバーシティ装置と前記同期発生回路
   とを具備したテレビジョン受信機において、 電源投入時、テレビチャネル切替時ならびにアンテナ切
   替時に前記同期発生回路を制御して、入力映像信号の同
   期信号に対する位相引込み速度を切り替えることを特徴
   とするテレビジョン受信機。