JPH03220917A - Ａｄ変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ アナログ入力信号をデジタル信号に変換して出力するＡ
Ｄ変換回路に関し、 １入力のＡＤ変換と複数入力のＡＤ変換を効率良く行う
ことを目的とし、 複数入力を並列的にサンプルホールドした後にマルチプ
レクサで順次選択してＡＤ変換し、更に並列的に設けた
レジスタに格納するように構成し、このＡＤ変換動作を
時系列的に行うシーケンス制御部の制御モードを外部か
ら書込可能な制御レジスタの内容で決定するように構成
する。

［産業上の利用分野］ 本発明は、アナログ入力信号をデジタル信号に変換して
出力するＡＤ変換回路に関する。

ＡＤ変換回路は一般にサンプルホールド部、ＡＤ変換部
及びレジスタで１入力のＡＤ変換回路を構成しており、
■入力のＡＤ変換と複数入力のＡＤ変換を選択的に行う
場合には、複数の入力毎に１入力用のＡＤ変換回路を設
け、１又は複数のＡＤ変換回路を選択的に動作させる。

しかし、複数の入力毎に１入力用のＡＤ変換回路を設け
ることは回路規模が拡大して経済性が悪く、経済性を損
うことなく１入力のＡＤ変換と複数入力のＡＤ変換が効
率的にできるＡＤ変換回路が望まれる。

［従来の技術］ 従来、１入力のＡＤ変換と複数入力のＡＤ変換を選択的
に行うことのできるＡＤ変換回路としては、複数の入力
チャネル毎に、サンプルホールド部、ＡＤ変換部及びレ
ジスタで成る１入力用のＡＤ変換回路を設け、その内の
１つを動作させることで１入力のＡＤ変換を行い、複数
を同時に動作させることで複数入力のＡＤ変換ができる
ようにしている。

［発明が解決しようとする課題］ しかしながら、複数の入力チャネル毎に１入力用のＡＤ
変換回路を設けた従来回路にあっては、入力チャネル数
に応じて回路規模が拡大し、経済性が著しく低下する問
題がある。

この問題を解決するためには、複数の入力チャネルをマ
ルチプレクサで順次選択して１入力のＡＤ変換回路に与
えることも考えられるが、複数入力のサンプリングに時
間ずれを生じ、複数入力の同時ＡＤ変換という要求を満
足することができない。

本発明は、このような従来の問題点に鑑みてなされたも
ので、経済性を損うことなく１入力のＡＤ変換と複数入
力のＡＤ変換が効率良くできるＡＤ変換回路を提供する
ことを目的とする。

［課題を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、まず同時にＡＤ変換しようとする入力
数に対応した複数のサンプルホールド部１０−１〜１０
−ｎが設けられる。このサンプルホールド部１０−１〜
１０−２に対しては少なくとも２つのアナログ入力信号
の一方を選択して入力する複数の第１マルチプレクサ１
２−１〜１２−ｎが設けられる。

複数のサンプルホールド部１０−１〜１０−ｎの各出力
は第２マルチプレクサ１４で順次選択され、アナログ信
号をデジタル信号に変換するＡＤ変換部１６に与えられ
る。ＡＤ変換部１６に続いては複数のレジスタ１８−１
〜１８−ｎが設けられ、ＡＤ変換部１６からのデジタル
信号を順次格納し、その後に読出して外部に出力できる
ようにしている。

このような第１マルチプレクサ１２−１〜１２−ｎ、サ
ンプルホールド部１０−１〜１０−ｎ。

第２マルチプレクサ１４、ＡＤ変換部１６及びレジスタ
１８−１〜１８−ｎを外部からのスタート信号による動
作開始で時系列的に制御するシーケンス制御部２０が設
けられる。更にシーケンス制御部２０によるＡＤ変換の
制御モードは、外部から書替可能な制御レジスタ２０の
内容（制御コード）により決定される。

更に、シーケンス制御回路２０によるＡＤ変換動作中で
あることを示すビジー信号を外部に出力するビジー制御
回路２４を設ける。

［作用］ このような構成を備えた本発明のＡＤ変換回路によれば
、第１マルチプレクサ１２−１〜１２−ｎ１サンプルホ
一ルド部１０−１〜１０−ｎ％第２マルチプレクサ１４
、ＡＤ変換部１６及びレジスタ１８−１〜１８−ｎの構
成により、任意の１入力及び任意の複数入力のＡＤ変換
に関するシーケンス制御部２０による複数種類の制御モ
ードが予め定まっており、制御レジスタ２２に希望する
制御モードの制御コードを外部的に書込んでスタート信
号を与えると、そのときの制御レジスタ２２の内容に従
った１入力又は複数入力のＡＤ変換を行うことができる
。

またサンプルホールド部及びレジスタは同時変換を必要
とする入力数分必要となるが、回路全体に占める割合が
大きいＡＤ変換部は１回路で済み、高い経済性を実現で
きる。

更にＡＤ変換回路をスタートさせた外部装置は、ビジー
信号がアクティブからネガデイプに戻ってＡＤ変換終了
を示すまでは、他の処理を行うことができ、ＡＤ変換回
路の変換時間に拘束されることがない。

［実施例コ 第２図は本発明の一実施例を示した実施例構成図である
。

第２図において、１００は本発明のＡＤ変換回路であり
、この実施例にあっては４つのチャネル入力Ａ、　　Ｂ
、　　Ｃ，Ｄにつき任意のｌ入力または２入力を同時に
ＡＤ変換する場合を例にとっている。

ＡＤ変換回路１００には同時に２つのチャネル入力をＡ
Ｄ変換することからサンプルホールド回路１０−１．１
０−２が設けられる。サンプルホールド回路１０−１．
１０−２の入力段にはマルチプレクサ（第１マルチプレ
クサ）　１２−１．　１２−２が設けられる。マルチプ
レクサ１２−１は入力Ａ、　　Ｂのいずれか一方を選択
出力し、マルチプレクサ１２−２は入力Ｃ，Ｄのいずれ
か一方を選択出力する。

サンプルホールド回路１０−１．１０−２の出力はマル
チプレクサ（第２マルチプレクサ）１４に入力され、い
ずれか一方が選択出力される。マルチプレクサ１４の出
力はＡＤ変換器１６に与えられて、例えば８ビツトのデ
ジタル信号に変換される。ＡＤ変換器１６に続いては同
時にＡＤ変換する入力数２に対応して２台のレジスタ１
８−１゜１８−２が設けられ、ＡＤ変換器１６で変換さ
れたデジタル信号を格納できるようにしているっ更にマ
ルチプレクサ１２−１．１２−２、サンプルホールド回
路１０−１．１０−２、マルチプレクサ１４、ＡＤ変換
器１６及びレジスタ１８−１．１８−２を時系列的に動
作させてＡＤ変換するためのシーケンス制御回路２０が
設けられる。

シーケンス制御回路２０は外部に設けられたマイクロプ
ロセッサ２６からのスタート信号を受けてＡＤ変換のた
めの制御動作を開始する。シーケンス制御回路２０によ
るＡＤ変換回路１００の制御モードはコントロールレジ
スタ２２の内容により決定される。コントロールレジス
タ２２に対しては外部のマイクロプロセッサ２６よりバ
ス２８を介して制御モードを決める制御コードが書き込
まれ、スタート信号を受けたシーケンス制御回路２０は
その時のコントロールレジスタ２２の内容に従った制御
モードによりＡＤ変換回路１００の時系列的な動作を行
なう。

更にシーケンス制御回路２０の制御信号はビジー制御回
路２４に与えられており、ビジー制御回路２４はシーケ
ンス制御回路２０による時系列的な一連のＡＤ変換動作
が終了するまでの間、マイクロプロセッサ２６に対する
ビジー信号をアクティブ状態とする。

ここでコントロールレジスタ２２の内容により決まるシ
ーケンス制御回路２０によるＡＤ変換回路１００の制御
モードは、第３図に示すようにモード１〜６が予め定ま
っており、モード１〜６に対応してコントロールレジス
タ２２にセットされる制御コードは０００〜１０１とな
る。そして各制御モードに従った内容はモード１，２に
ついては２つの入力Ａ、　　Ｃ，Ｂ、　Ｄをそれぞれ同
時にサンプリングして順次ＡＤ変換する制御モードであ
り、残りモード３〜６については入力Ａ、　　Ｂ、　　
Ｃ。

Ｄのみをそれぞれサンプリングした後にＡＤ変換する制
御モードとなる。

次に第４図の動作タイミングチャートを参照して、まず
第３図のモード１、即ち入力Ａ、　Ｃを同時にサンプリ
ングして順次ＡＤ変換する動作を説明する。

まずマイクロプロセッサ２６はコントロールレジスタ２
２にアナログ入力信号Ａ、Ｃを同時にサンプルし、その
後に連続的にＡＤ変換することを指示する制御コードｒ
０００Ｊを書き込む。マイクロプロセッサ２６がスター
ト信号をアクティブ状態にするとシーケンス制御回路２
０はビジー制御回路２４に制御出力を与えビジー信号を
アクティブにし、またその時のコントロールレジスタ２
２の内容ｒ０００Ｊに応じてマルチプレクサ１２−１の
入力Ａを選択し、同時にマルチプレクサ１２−２の入力
Ｃを選択し、サンプルホールド回路１０−１と１０−２
のサンプリング動作を同時に開始し、サンプリングに要
する一定時間経過後にサンプルホールド回路１０−１．
１０−２のサンプリング動作を終了して出力保持状態と
する。

次にマルチプレクサ１４の制御によりサンプルホールド
回路１０−１側を選択してＡＤＤ換器１６に与え、ＡＤ
Ｄ換器１６にＡＤ変換を開始させる。ＡＤ変換に必要な
一定時間経過後、ＡＤＤ換器１６からの変換結果をレジ
スタ１８−１に格納し、入力Ａ側のＡＤ変換を終了する
。続いてマルチプレクサ１４でサンプルホールド回路１
０−２側を選択してＡＤＤ換器１６にＡＤ変換を開始さ
せる。ＡＤ変換に必要な一定時間を経過するとＡＤＤ換
器１６の変換結果をレジスタ１８−２側に格納する。

この結果、レジスタ１８−１には入力ＡのＡＤ変換結果
が、レジスタ１８−２には入力ＣのＡＤ変換結果が格納
されたことになる。このようなＡＤ変換を終了するとシ
ーケンス制御回路２０はビジー制御回路２４に対する制
御信号を解除してビジー信号をネガティブに戻す。マイ
クロプロセッサ２６はビジー制御回路２４からのビジー
信号を監視しており、ビジー信号がアクティブからネガ
ティブに変化したことを検出するとレジスタ１８−１の
内容をバス２８を介して読み取り、続いてレジスタ１８
−２の内容を読み取り、一連のＡＤ変換処理を終了する
。

次に第４図のモード３に示すアナログ入力ＡのみのＡＤ
変換動作を説明する。

マイクロプロセッサ２６はコントロールレジスタ２２に
アナログ入力信号ＡのみをサンプリングしてＡＤ変換す
ることを指示する制御コード「０１０」を書き込み、マ
イクロプロセッサ２６がスタート信号をアクティブにす
るとシーケンス制御回路２０はビジー制御回路２４に制
御信号を出力してビジー信号をアクティブ状態とし、同
時にコントロールレジスタ２２の内容ｒ０１０Ｊに応じ
て、まずマルチプレクサ１２−１で入力へを選択し、サ
ンプルホールド回路１０−１のサンプリング動作を開始
し、サンプリングに要する一定時間経過後にサンプルホ
ールド回路１０−１のサンプリング動作を終了して出力
を保持する。次に、マルチプレクサ１４でサンプルホー
ルド回路１〇＝１側を選択してＡＤコンツバタ１６によ
るＡＤ変換を開始させる。ＡＤ変換に必要な一定時間経
過後、ＡＤ変変換土工６らの変換結果をレジスタ１８−
１に格納する。これによりレジスタ１８−１には入力Ａ
のＡＤ変換結果が格納されたことになる。ここでシーケ
ンス制御回路２０はビジー制御回路２４に対する制御信
号をオフしてビジー信号をネガティブに戻す。ビジー信
号がネガティブになったことをマイクロプロセッサ２６
が検出すると、マイクロプロセッサ２６はバス２８を介
してレジスタ１８−１の内容を読み取り、一連の処理を
終了する。

同様にしてマイクロプロセッサ２６がコントロールレジ
スタ２２の内容を書き替えることで入力Ｂ、Ｄを同時に
サンプリングして連続的にＡＤ変換するモード２（制御
コード００１）、入力ＢのみのサンプリングとＡＤ変換
を行なうモード４（制御コード０１１）、入力Ｃのみの
サンプリングとＡＤ変換を行なうモード５（制御コード
１００）、及び入力りのみのサンプリングとＡＤ変換を
行なうモード６（制御コード１０１）についても同様に
して行なうことができる。

ここで、第４図の動作タイミングチャートから明らかな
ように、モード１，２の２入力のＡＤ変換に要する処理
時間Ｔ１に対し、モード３〜６の１入力のＡＤ変換に要
する処理時間Ｔ２は、モト１，２における２回目のＡＤ
変換とレジスタ格納を除いた時間となる。この結果、２
入力のＡＤ変換に対し１入力のＡＤ変換の処理時間は略
半分に短縮することができる。

一方、２入力の場合には１入力の略２倍の処理時間Ｔ１
を要するが、マイクロプロセッサ２６はＡＤ変換回路１
００の処理時間には拘束されない。

即ち、マイクロプロセッサ２６がスタート信号をアクテ
ィブ状態にすると、ビジー制御回路２４からのビジー信
号がＡＤ変換処理が行なわれている間アクティブ状態と
なり、ビジー信号がアクティブ状態となっている間、マ
イクロプロセッサ２６は他の制御処理を行なうことがで
き、ビジー信号がネガティブ状態に戻ったことを検出し
てレジスタ１８−１．１８−２の読み取りを行なえばよ
いからである。このため、マイクロプロセッサ２６のＡ
Ｄ変換処理に要する時間的損失とソフトウェア負担を低
減し、マイクロプロセッサ２６の利用効率を高めること
ができるようにしている。

尚、上記の実施例はサンプルホールド回路を２つ設ける
ことで２入力のＡＤ変換を可能とするＡＤ変換回路を例
にとるものであったが、本発明はこれに限定されず、同
時にＡＤ変換を行なう入力数に対応した回路構成を自由
に構成することができる。

また、上記の実施例では、マイクロプロセッサ２６はコ
ントロールレジスタ２２にＡＤ変換のモードを示すコー
ドを書き込んでからＡＤ変換のスタートを行なっている
が、コントロールレジスタ２２の書き込みとＡＤ変換の
スタートを同じタイミングで行なうこともできる。

［発明の効果］ 以上説明してきたように本発明によれば、外部からの制
御コードの設定により複数入力の中の任意の１入力また
は任意の複数入力のＡＤ変換を必要に応じて効率良く行
なうことができる。また、サンプルホールド部及びレジ
スタは同時変換を必要とする入力数分、必要となるが、
回路全体に占める割合の大きいＡＤ変換部は１回路で済
み、高い経済性を実現できる。

更に、外部に対しＡＤ変換処理の開始から終了を示す信
号（ビジー信号）を出力していることから、ＡＤ変換回
路側の処理時間に外部装置が拘束されることなく、処理
終了後に任意のタイミングで変換結果を取り出すことが
でき、ＡＤ変換処理に外部の制御処理が拘束されない利
点を有する。

【図面の簡単な説明】

第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明の制御モード説明図； 第４図は本発明の動作チイミングチャートである。 図中、 ０−１１０−２．１０−ｎ　＋サンプルホールド部（回
路）２−１１２−２１２−ｎ：第１マルチプレクサ４：
第２マルチプレクサ ６：ＡＤ変換部（ＡＤ変換器） ８−１．１８−２１８−ｎ　：レジスタ２０ニジーケン
ス制御部（回路） ２２：制御レジスタ（コントロールレジスタ）２４：ビ
ジー制御回路 ２６二マイクロプロセツサ ２８：バス １００：ＡＤ変換回路

Claims (2)

【特許請求の範囲】
1. （１）アナログ入力信号をサンプリングして保持する複
   数のサンプルホールド部（１０−１〜１０−ｎ）と；該
   複数のサンプルホールド部（１０−１〜１０−ｎ）の各
   々に、少なくとも２つのアナログ入力信号の一方を選択
   して入力する複数の第１マルチプレクサ（１２−１〜１
   ２−ｎ）； 前記複数のサンプルホールド部（１０−１〜１０−ｎ）
   の出力の１つを選択する第２マルチプレクサ（１４）と
   ； 該第２マルチプレクサ（１４）の出力信号をデジタル信
   号に変換するＡＤ変換部（１６）と； 該ＡＤ変換部（１６）の変換信号を格納する複数のレジ
   スタ（１８−１〜１８−ｎ）と；前記第１マルチプレク
   サ（１２−１〜１２−ｎ）、サンプルホールド部（１０
   −１〜１０−ｎ）、第２マルチプレクサ（１４）、ＡＤ
   変換部（１６）及びレジスタ（１８−１〜１８−ｎ）を
   外部からのスタート信号による動作開始で時系列的に制
   御するシーケンス制御部（２０）と；外部から制御コー
   ドの設定を受け、前記シーケンス制御部（２０）の制御
   モードを該制御コードに従って決定する制御レジスタ（
   ２２）と； を備え、該制御レジスタ（２２）の制御コードの内容に
   より１入力のＡＤ変換と複数入力のＡＤ変換を選択的に
   行うことを特徴とするＡＤ変換回路。
2. （２）前記シーケンス制御回路（２０）によるＡＤ変換
   動作中を示すビジー信号を外部に出力するビジー制御回
   路（２４）を設けたことを特徴とする請求項１記載のＡ
   Ｄ変換回路。