JPH0322143A - マイクロプロセッサ装置 - Google Patents
マイクロプロセッサ装置Info
- Publication number
- JPH0322143A JPH0322143A JP1157038A JP15703889A JPH0322143A JP H0322143 A JPH0322143 A JP H0322143A JP 1157038 A JP1157038 A JP 1157038A JP 15703889 A JP15703889 A JP 15703889A JP H0322143 A JPH0322143 A JP H0322143A
- Authority
- JP
- Japan
- Prior art keywords
- stop
- microprocessor
- state
- signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く産業上の利用分野〉
本発明は、マイクロプロセッサの停止，稼動状態を制御
する状態制御手段を備えたマイクロプロセッサ装置に関
し、さらに詳しくは、通常時、停止信号線をセンスして
これがアサートされた場合に停止状態に遷移し、また異
常を検出した場合に自ら停止信号線をアサートして、停
止状態に移行する機能を持つマイクロプロセッサを用い
たマイクロプロセッサ装置に関する。
する状態制御手段を備えたマイクロプロセッサ装置に関
し、さらに詳しくは、通常時、停止信号線をセンスして
これがアサートされた場合に停止状態に遷移し、また異
常を検出した場合に自ら停止信号線をアサートして、停
止状態に移行する機能を持つマイクロプロセッサを用い
たマイクロプロセッサ装置に関する。
く従来の技術〉
マイクロプロセッサの動作を、通信装置や外部に設けた
スイッチからの信号により停止させたり、起動させたり
することが行われる。この場合、停止．起動要因を情報
として残しておく（例えばフラグにより残しておく）と
、再起動をする場合や、異常個所の予測あるいは装置の
履歴を的確に判断する場合に有効である． 一方、異常を検出した場合に自ら停止信号線をアサート
して、停止状態に移行する機能を持つマイクロプロセッ
サも存在する．例えば、モトローラ社のＭＣ６８０００
等のマイクロプロセッサでは、プロセッサを停止させる
ための停止信号線（ＨＡＬＴ信号線）は双方向となって
いる．すなわち、ＨＡＬＴ信号線は、通常ＭＣ６８００
０プロセッサにとっての入力線であり、この線がアサー
トされると停止状態となる．一方で、このプロセッサが
二重バス障害を検出した場合には、この信号線は出力線
となり、プロセッサはこの停止信号線をアサートして停
止状態になる．マイクロプロセッサが、このように自ら
停止状態になった場合、停止，起動要因を情報として残
しておくフラグは、いずれも立たないことになる．く発
明が解決しようとする課題〉 この場合、自らの停止か、フラグの故障か等の識別がつ
かなくなるといった不具合が生ずる．本発明は、この様
な点に鑑みてなされたもので、その目的は、マイクロプ
ロセッサが自ら停止状態になった場合にも、そのことを
知ることのできるマイクロプロセッサ装置を提供するこ
とにある。
スイッチからの信号により停止させたり、起動させたり
することが行われる。この場合、停止．起動要因を情報
として残しておく（例えばフラグにより残しておく）と
、再起動をする場合や、異常個所の予測あるいは装置の
履歴を的確に判断する場合に有効である． 一方、異常を検出した場合に自ら停止信号線をアサート
して、停止状態に移行する機能を持つマイクロプロセッ
サも存在する．例えば、モトローラ社のＭＣ６８０００
等のマイクロプロセッサでは、プロセッサを停止させる
ための停止信号線（ＨＡＬＴ信号線）は双方向となって
いる．すなわち、ＨＡＬＴ信号線は、通常ＭＣ６８００
０プロセッサにとっての入力線であり、この線がアサー
トされると停止状態となる．一方で、このプロセッサが
二重バス障害を検出した場合には、この信号線は出力線
となり、プロセッサはこの停止信号線をアサートして停
止状態になる．マイクロプロセッサが、このように自ら
停止状態になった場合、停止，起動要因を情報として残
しておくフラグは、いずれも立たないことになる．く発
明が解決しようとする課題〉 この場合、自らの停止か、フラグの故障か等の識別がつ
かなくなるといった不具合が生ずる．本発明は、この様
な点に鑑みてなされたもので、その目的は、マイクロプ
ロセッサが自ら停止状態になった場合にも、そのことを
知ることのできるマイクロプロセッサ装置を提供するこ
とにある。
く課題を解決するための手段〉
前記した課題を解決する本発明は、
通常時停止信号線をセンスしてこれがアサ−１〜された
場合に停止状態に遷移し、異常を検出した場合に自ら停
止信号線をアサ−１・シて停止状態に移行する機能を持
つマイクロプロセッサと、複数の起動／停止要求信号を
受け前記マイクロプロセッサに対して起動／停止の指示
信号を出力する起動／停止制御回路と、 前記起動／停止要求信号と前記起動／停止制御回路から
の指示信号を受ける複数の起動要因フラグと停止要因フ
ラグと、 前記停止信号線上の信一弓と前記起動／停止制御回路か
らの停止指示信号とを受け両信号が不整合の場合立てら
れる自己停止要因フラグと、前記停止信号線上の信号を
前記起動／停止制御回路に停止要求信号として与える回
路手段を備えて構成される． く作用〉 起動／停止制御回路は現在のマイクロプロセッサに指示
（起動／停止指示）している状態を内部状態として持ち
、各フラグは起動／停止要因に応じて該当するものが立
てられることとなる．また、自己停止要因フラグは、起
動／停止制御回路からの停止指示信号と、マイクロプロ
セッサにつながる停止信号線の値とを比較し、これが不
整合である場合に、立てられることになる． 自己停止要因フラグの状態を読み出すことで、マイクロ
プロセッサの自己停止を知ることができる。
場合に停止状態に遷移し、異常を検出した場合に自ら停
止信号線をアサ−１・シて停止状態に移行する機能を持
つマイクロプロセッサと、複数の起動／停止要求信号を
受け前記マイクロプロセッサに対して起動／停止の指示
信号を出力する起動／停止制御回路と、 前記起動／停止要求信号と前記起動／停止制御回路から
の指示信号を受ける複数の起動要因フラグと停止要因フ
ラグと、 前記停止信号線上の信一弓と前記起動／停止制御回路か
らの停止指示信号とを受け両信号が不整合の場合立てら
れる自己停止要因フラグと、前記停止信号線上の信号を
前記起動／停止制御回路に停止要求信号として与える回
路手段を備えて構成される． く作用〉 起動／停止制御回路は現在のマイクロプロセッサに指示
（起動／停止指示）している状態を内部状態として持ち
、各フラグは起動／停止要因に応じて該当するものが立
てられることとなる．また、自己停止要因フラグは、起
動／停止制御回路からの停止指示信号と、マイクロプロ
セッサにつながる停止信号線の値とを比較し、これが不
整合である場合に、立てられることになる． 自己停止要因フラグの状態を読み出すことで、マイクロ
プロセッサの自己停止を知ることができる。
く実施例〉
以下図面を用いて、本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示す構成ブロック図であ
る．図において、１はマイクロプロセッサで、起動信号
線ＳＴＡＲ千と停止信号線ＨＡＬＴとに接続され、これ
らの信号線を介して送られる起動／停止指示信号にした
がって稼動状態及び停止状態の２つの状態のいずれかに
なる。
る．図において、１はマイクロプロセッサで、起動信号
線ＳＴＡＲ千と停止信号線ＨＡＬＴとに接続され、これ
らの信号線を介して送られる起動／停止指示信号にした
がって稼動状態及び停止状態の２つの状態のいずれかに
なる。
２はマイクロプロセッサ１の起動／停止制御回路で、図
示してない通信装置や、スイッチ等からの停止要求信号
ＳＴＯＰＲＥＱや、起動要求信号ＳＴＡＲＴＲＥＱを受
け、マイクロプロセッサ１に対して起動／停止の指示信
号を出力する。
示してない通信装置や、スイッチ等からの停止要求信号
ＳＴＯＰＲＥＱや、起動要求信号ＳＴＡＲＴＲＥＱを受
け、マイクロプロセッサ１に対して起動／停止の指示信
号を出力する。
３はレジスタ手段で、マイクロプロセッサ１の起動要因
を情報として残す起動要因フラグ４１〜４ｎ，マイクロ
プロセッサ１の停止要因を情報として残す停止要因フラ
グ５１〜５ｎおよび自己停止の状態を情報として残す自
己停止要因フラグ６を含んで横成されている． これらの各フラグの状態は、内部バスＢＳを介して、マ
イクロプロセッサ１によって読出したり、ダイレクト・
メモリ・アクセス（ＤＭＡ）装Ｗ７によって内部バスに
繋がる他の通信機器などに転送され、そこで読み出すこ
とができるようになっている． Ｇ１は複数の起動要求信号Ｓ Ｔ Ａ Ｒ Ｔ Ｒ Ｅ
Ｑ １〜ＳＴＡＲＴＲＥＱｎを入力するゲートで、そ
の出力信号は起動／停止制御回路２に起動要求信号とし
て印加されている。
を情報として残す起動要因フラグ４１〜４ｎ，マイクロ
プロセッサ１の停止要因を情報として残す停止要因フラ
グ５１〜５ｎおよび自己停止の状態を情報として残す自
己停止要因フラグ６を含んで横成されている． これらの各フラグの状態は、内部バスＢＳを介して、マ
イクロプロセッサ１によって読出したり、ダイレクト・
メモリ・アクセス（ＤＭＡ）装Ｗ７によって内部バスに
繋がる他の通信機器などに転送され、そこで読み出すこ
とができるようになっている． Ｇ１は複数の起動要求信号Ｓ Ｔ Ａ Ｒ Ｔ Ｒ Ｅ
Ｑ １〜ＳＴＡＲＴＲＥＱｎを入力するゲートで、そ
の出力信号は起動／停止制御回路２に起動要求信号とし
て印加されている。
Ｇ２は複数の停止要求信号ＳＴＯＰＲＥＱＩ〜ＳＴＯＰ
ＲＥＱｎを入力するゲートで、その出力信号は起動／停
止制御回路２に停止要求信号として印加されている。
ＲＥＱｎを入力するゲートで、その出力信号は起動／停
止制御回路２に停止要求信号として印加されている。
起動要因フラグ４１〜４ｎは、起動／停止制御回路２か
らの起動指示信号Ｓ Ｔ Ａ Ｒ Ｔを受けると共に、
該当する起動要求信号を受けている．停止要因フラグ５
１〜５ｎは、起動／停止制御回路２からの停止指示信号
ＨＡＬＴＯを受けると共に、該当する停止要求信号を受
けている．自己停止要因フラグ６は停止信号線ＨＡＬＴ
上の信号をインバータＩＮを介して入力すると共に、起
動／停止制御回路２からの停止指示信号ＨＡＬ′ｒＯと
を入力していて、両信号が不整合の場合立てられるよう
に構成されている． インバータＩＮからの出力信号ＨＡＬＴＩは、ゲートＧ
２に印加され、起動／停止制御回路２に停止要求信号と
して与えられている。
らの起動指示信号Ｓ Ｔ Ａ Ｒ Ｔを受けると共に、
該当する起動要求信号を受けている．停止要因フラグ５
１〜５ｎは、起動／停止制御回路２からの停止指示信号
ＨＡＬＴＯを受けると共に、該当する停止要求信号を受
けている．自己停止要因フラグ６は停止信号線ＨＡＬＴ
上の信号をインバータＩＮを介して入力すると共に、起
動／停止制御回路２からの停止指示信号ＨＡＬ′ｒＯと
を入力していて、両信号が不整合の場合立てられるよう
に構成されている． インバータＩＮからの出力信号ＨＡＬＴＩは、ゲートＧ
２に印加され、起動／停止制御回路２に停止要求信号と
して与えられている。
なお、起動／停止制御回路２から出力される停止指示信
号ＨＡＬＴＯは、ゲートＧ３を経て停止信号線に出力さ
れるようになっている，この様に構成した装置の動作を
次に説明する。
号ＨＡＬＴＯは、ゲートＧ３を経て停止信号線に出力さ
れるようになっている，この様に構成した装置の動作を
次に説明する。
第２図は、起動／停止制御回路２によるシーケンス動作
の状態遷移図である． （シーゲンス状態がＳＯの状態にある場合）複数の起動
要求信号Ｓ ’Ｉ” Ａ Ｒ Ｔ Ｒ Ｅ Ｑ １ 〜
Ｓ ’ｆ’ＡＲ’ｌ’ＲＥＱｎの全てか、インアクティ
ブである場合、状態はこのＳＯの状態からからはどこに
も遷移しない． 複数の起動要求信号Ｓ ’Ｉ’ Ａ Ｒ Ｔ Ｒ Ｅ
Ｑ １ 〜Ｓ ＴＡＲＴＲＥＱｎのいずれかがアサート
されると、状態Ｓ１に遷移する。この状態に変化すると
、起動要求信号ＳＴＡＲＴＲＥＱ１〜ＳＴＡＲＴＲＥＱ
ｎの値に応じて、対応する起動要因フラグ４１〜４ｎが
セットされる． （シーケンス状態が８１の状態にある場合）マイクロプ
ロセッサ１は、起動／停止制御回路２につながるＳＴＡ
ＲＴ信号線がアサートされるので、稼動状態に遷移する
．そして、シーゲンス状態は、８１から次の８２の状態
に自動的に遷移する。
の状態遷移図である． （シーゲンス状態がＳＯの状態にある場合）複数の起動
要求信号Ｓ ’Ｉ” Ａ Ｒ Ｔ Ｒ Ｅ Ｑ １ 〜
Ｓ ’ｆ’ＡＲ’ｌ’ＲＥＱｎの全てか、インアクティ
ブである場合、状態はこのＳＯの状態からからはどこに
も遷移しない． 複数の起動要求信号Ｓ ’Ｉ’ Ａ Ｒ Ｔ Ｒ Ｅ
Ｑ １ 〜Ｓ ＴＡＲＴＲＥＱｎのいずれかがアサート
されると、状態Ｓ１に遷移する。この状態に変化すると
、起動要求信号ＳＴＡＲＴＲＥＱ１〜ＳＴＡＲＴＲＥＱ
ｎの値に応じて、対応する起動要因フラグ４１〜４ｎが
セットされる． （シーケンス状態が８１の状態にある場合）マイクロプ
ロセッサ１は、起動／停止制御回路２につながるＳＴＡ
ＲＴ信号線がアサートされるので、稼動状態に遷移する
．そして、シーゲンス状態は、８１から次の８２の状態
に自動的に遷移する。
（シーゲンス状態が８２の状態にある場合）複数の停止
要求信号ＳＴＯＰＲＥＱＩ〜ＳＴＯＰＲＥＱｎおよびＨ
ＡＬＴ信号線上の信号をインバータＩＮを介して得られ
た信号Ｈ Ａ Ｌ Ｔ Ｉの全てか、インアクティブで
ある場合、状態はＳ２から遷移しない．これらの各信号
のいずれかがアサ−１〜されると、ゲートＧ２から起動
／停止制御回路２へ印加される停止要求信号ＳＴＯＰＲ
ＥＱがアクティブになり、シーケンス状態はＳＯに遷移
する。
要求信号ＳＴＯＰＲＥＱＩ〜ＳＴＯＰＲＥＱｎおよびＨ
ＡＬＴ信号線上の信号をインバータＩＮを介して得られ
た信号Ｈ Ａ Ｌ Ｔ Ｉの全てか、インアクティブで
ある場合、状態はＳ２から遷移しない．これらの各信号
のいずれかがアサ−１〜されると、ゲートＧ２から起動
／停止制御回路２へ印加される停止要求信号ＳＴＯＰＲ
ＥＱがアクティブになり、シーケンス状態はＳＯに遷移
する。
状態が８２からＳＯに変化すると、起動／停止制御回路
２からの出力信号ＨＡＬＴＯがアサートされ、複数の停
止要求信号Ｓ Ｔ Ｏ Ｐ Ｒ Ｅ Ｑ １〜ＳＴ’
Ｏ Ｐ Ｒ Ｅ Ｑ ｎおよびＨＡＬＴＩ信号の値に応
じて、停止要因フラグ５１〜５ｎおよび自己停止を示す
フラグ６がセットされる．また、マイクロプロセッサ１
は、ゲートＧ３を経てＨＡＬＴ信号がアサートされるこ
とにより停止する。
２からの出力信号ＨＡＬＴＯがアサートされ、複数の停
止要求信号Ｓ Ｔ Ｏ Ｐ Ｒ Ｅ Ｑ １〜ＳＴ’
Ｏ Ｐ Ｒ Ｅ Ｑ ｎおよびＨＡＬＴＩ信号の値に応
じて、停止要因フラグ５１〜５ｎおよび自己停止を示す
フラグ６がセットされる．また、マイクロプロセッサ１
は、ゲートＧ３を経てＨＡＬＴ信号がアサートされるこ
とにより停止する。
この様な動作により、起動／停止制御回路２は現在のマ
イクロプロセッサ１に指示（起動／停止指示）している
状態を内部状態（シーケンス状態）として持ち、各フラ
グ４１〜４ｎ，５１〜５ｎは起動／停止要因に応じて該
当するものが立てられ゛ることとなる。また、自己停止
要因フラグ６は、起動／停止制御回路２からの停止指示
信号ＨＡＬＴＯと、マイクロプロセッサ１につながるＨ
ＡＬＴ信号線の値とを比較し、これが不整合である場合
には、立てられることになる． ここで、ＨＡＬＴ信号線上の信号ＨＡＬＴＩは、ゲート
Ｇ２を介して、起動／停止制御回路２に印加されている
ので、この起動／停止制御回路２の内部状態は、現実の
マイクロプロセッサ１の状態に合わせて変更されること
となる． 一方、マイクロプロセッサ１は、通常時、ＨＡＬＴ信号
線をセンスして、これがアサートされた場合、停止状態
に遷移する．また、異常を検出した場合は、自らＨＡＬ
Ｔ信号線をアサートして、停止状態に移行する． マイクロプロセッサ１は、通信装置やスイッチ等からの
信号によっても、起動／停止し、この場合、それらの要
因に対応したフラッグが立てられる。
イクロプロセッサ１に指示（起動／停止指示）している
状態を内部状態（シーケンス状態）として持ち、各フラ
グ４１〜４ｎ，５１〜５ｎは起動／停止要因に応じて該
当するものが立てられ゛ることとなる。また、自己停止
要因フラグ６は、起動／停止制御回路２からの停止指示
信号ＨＡＬＴＯと、マイクロプロセッサ１につながるＨ
ＡＬＴ信号線の値とを比較し、これが不整合である場合
には、立てられることになる． ここで、ＨＡＬＴ信号線上の信号ＨＡＬＴＩは、ゲート
Ｇ２を介して、起動／停止制御回路２に印加されている
ので、この起動／停止制御回路２の内部状態は、現実の
マイクロプロセッサ１の状態に合わせて変更されること
となる． 一方、マイクロプロセッサ１は、通常時、ＨＡＬＴ信号
線をセンスして、これがアサートされた場合、停止状態
に遷移する．また、異常を検出した場合は、自らＨＡＬ
Ｔ信号線をアサートして、停止状態に移行する． マイクロプロセッサ１は、通信装置やスイッチ等からの
信号によっても、起動／停止し、この場合、それらの要
因に対応したフラッグが立てられる。
従って、各フラグ４１〜４ｎ，５１〜５ｎおよび６の状
態を読み出すことにより、マイクロプロセッサ１の起動
／停止要因を正確に知ることができる。
態を読み出すことにより、マイクロプロセッサ１の起動
／停止要因を正確に知ることができる。
く発明の効果〉
以上詳細に説明したように、本発明によればマイクロプ
ロセッサが自己停止しても、そのことをフラグ６の状態
を読み出すことで正確に知ることができる。また、この
場合、起動／停止制御回路からはマイクロプロセッサに
対して、停止信号が出力されなおされるため、確実に停
止を行うことができ、信頼性を向上できる．
ロセッサが自己停止しても、そのことをフラグ６の状態
を読み出すことで正確に知ることができる。また、この
場合、起動／停止制御回路からはマイクロプロセッサに
対して、停止信号が出力されなおされるため、確実に停
止を行うことができ、信頼性を向上できる．
第１図は本発明の一実施例を示す構成ブロック図、第２
図は起動／停止制御回路によるシーケンス動作の状態遷
移図である。 １・・・マイクロプロセッサ ２・・・起動／停止制御回路 ３・・・レジスタ手段 ４１〜４ｎ・・・起動要因フラグ ５１〜５ｎ・・・停止要因フラグ ６・・・自己停止要因フラグ ＢＳ・・・内部データバス 第ｌ図 第２図
図は起動／停止制御回路によるシーケンス動作の状態遷
移図である。 １・・・マイクロプロセッサ ２・・・起動／停止制御回路 ３・・・レジスタ手段 ４１〜４ｎ・・・起動要因フラグ ５１〜５ｎ・・・停止要因フラグ ６・・・自己停止要因フラグ ＢＳ・・・内部データバス 第ｌ図 第２図
Claims (1)
- 【特許請求の範囲】 通常時停止信号線をセンスしてこれがアサートされた場
合に停止状態に遷移し、異常を検出した場合に自ら停止
信号線をアサートして停止状態に移行する機能を持つマ
イクロプロセッサと、複数の起動／停止要求信号を受け
前記マイクロプロセッサに対して起動／停止の指示信号
を出力する起動／停止制御回路と、 前記起動／停止要求信号と前記起動／停止制御回路から
の指示信号を受ける複数の起動要因フラグと停止要因フ
ラグと、 前記停止信号線上の信号（ＨＡＬＴＩ）と前記起動／停
止制御回路からの停止指示信号（ＨＡＬＴＯ）とを受け
両信号が不整合の場合立てられる自己停止要因フラグと
、 前記停止信号線上の信号（ＨＡＬＴＩ）を前記起動／停
止制御回路に停止要求信号として与える回路手段 を備え、前記複数の起動要因フラグと停止要因フラグと
自己停止要因フラグの各状態を読出し可能のように構成
したマイクロプロセッサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157038A JPH0322143A (ja) | 1989-06-20 | 1989-06-20 | マイクロプロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157038A JPH0322143A (ja) | 1989-06-20 | 1989-06-20 | マイクロプロセッサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322143A true JPH0322143A (ja) | 1991-01-30 |
Family
ID=15640836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157038A Pending JPH0322143A (ja) | 1989-06-20 | 1989-06-20 | マイクロプロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322143A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457019B1 (ko) * | 2002-08-16 | 2004-11-12 | 현대모비스 주식회사 | 엔진 지지구조 |
-
1989
- 1989-06-20 JP JP1157038A patent/JPH0322143A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100457019B1 (ko) * | 2002-08-16 | 2004-11-12 | 현대모비스 주식회사 | 엔진 지지구조 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322143A (ja) | マイクロプロセッサ装置 | |
| JP2006344087A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
| JP2008262557A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
| US5182754A (en) | Microprocessor having improved functional redundancy monitor mode arrangement | |
| JP2000112777A (ja) | 情報処理システムおよび情報処理方法 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPH07271625A (ja) | 情報処理装置 | |
| JPH01136251A (ja) | 自己診断方式 | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| JP2003256232A (ja) | メモリインタフェースバスの障害検出装置及び方法 | |
| JPS62175834A (ja) | 中央処理装置の暴走検出回路 | |
| JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| JPH0612292A (ja) | マイクロコンピュータ | |
| JPH053016B2 (ja) | ||
| JPS61134846A (ja) | 電子計算機システム | |
| JPH11175363A (ja) | 二重化制御装置 | |
| JPH0414374B2 (ja) | ||
| JPS63129464A (ja) | 記憶アクセス制御装置 | |
| JPH04178839A (ja) | マイクロプロセッサ | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPS61143862A (ja) | インタ−フエ−ス制御方式 | |
| JPS63278147A (ja) | レジスタ誤使用防止制御方式 | |
| JPH0831895B2 (ja) | 割込み要求型切替え要求信号監視方式 |