JPH03224262A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 外部信号伝送路を終端する終端回路を内蔵してなる半導
体装置に関し、 高精度の入力特性試験を行い、従来では発見が困難であ
った、微小な欠陥ではあるが、将来、特性劣化の原因と
なることが明らかな欠陥を初期不良として容易に発見し
、半導体装置自体ないしシステム全体の信頼性の向上化
を図ることができるようにすることを目的とし、 前記終端回路を、前記外部信号伝送路が接続される入力
信号用外部端子と内部回路との間の内部信号伝送路に容
量を介して接続して構成する。

［産業上の利用分野］ 本発明は、外部信号伝送路を終端する終端回路を内蔵し
てなる半導体装置及び外部信号伝送路を終端する半導体
装置に関する。

［従来の技術］ 従来、Ｅ　ＣＬ　（ｅｍｉｔｔｅｒ−ｃｏｕｐｌｅｄ　
ｌｏｇｉｃ）半導体集積回路装置を構成するＥＣＬ回路
として、例えば、第８図にその回路図を示すようなもの
が提案されている。

このＥＣＬ回路は、いわゆる１人力ＮＯＲ回路の例であ
って、電流切換回路１に、出力回路２を接続して構成さ
れている。

ここに、電流切換回路１は、ＮＰＮ）ランジスタ３．４
と抵抗５．６．７とを設けて構成されており、ＮＰＮ）
ランジスタ３は、そのコレクタを抵抗５を介して高電圧
ＶＣＣ５例えば、０［■］が供給される高電圧電源端子
８に接続され、そのベースを論理信号Ｓ１が入力される
論理信号入力端子９に接続され、そのエミッタをＮＰＮ
トランジスタ４のエミッタ及び抵抗７の一端に接続され
ている。また、抵抗７は、その他端を低電圧■Ｅε、例
えば、−５，２［Ｖ］が供給される低電圧電源端子１０
に接続されている。また、ＮＰＮトランジスタ４は、そ
のコレクタを抵抗６を介して高電圧電源端子８に接続さ
れ、そのベースをリファレンス電圧ＶＲ１例えば、−１
，２９［Ｖ］が供給されるリファレンス電圧入力端子１
１に接続されている。

また、出力回路２は、ＮＰＮ）ランジスタ１２と抵抗１
３とを設けてなるエミッタホロア回路から構成されてい
る。ここに、ＮＰＮ）ランジスタ１２は、そのコレクタ
を高電圧電源端子８に接続され、そのベースをＮＰＮト
ランジスタ３のコレクタに接続され、そのエミッタを論
理信号出力端子１４及び抵抗１３の一端に接続されてお
り、抵抗１３は、その他端を低電圧電源端子１０に接続
されている。

かかるＥＣＬ回路においては、論理信号入力端子９に入
力される入力論理信号Ｓ１がローレベル“Ｌ”の場合、
ＮＰＮ）ランジスタ３がオフ状態となり、ＮＰＮ）ラン
ジスタ３のコレクタ電圧、したがって、ＮＰＮ）ランジ
スタ１２のベース電圧がハイレベル゛Ｈ”となる、この
結果、ＮＰＮトランジスタ１２のエミッタ電圧、したが
って、出力論理信号ＳＯはハイレベル“Ｈ”となる。逆
に、論理信号入力端子９に入力される入力論理信号Ｓ１
がハイレベル°“Ｈ”の場合、ＮＰＮ）ランジスタ３が
オン状態となり、ＮＰＮトランジスタ３のコレクタ電圧
、したがって、ＮＰＮトランジスタ１２のベース電圧が
ローレベル″Ｌ”となる。

この結果、ＮＰＮトランジスタ１２のエミッタ電圧、し
たがって、出力論理信号Ｓｏはローレベル°“Ｌ”とな
る。

ところで、ＥＣＬ半導体集積回路装置においては、外部
回路、例えば、他のＥＣＬ半導体集積回路装置に接続す
るＥＣＬ回路（終段回路を構成するＥＣＬ回路）につい
ては、第８図に示すようには構成されず、第９図に示す
ように構成されるのが通常である。即ち、出力論理信号
Ｓ０のレベル設定用抵抗である抵抗１３を同一チップ内
に設けずに構成されるのが通常である。

これは、例えば、他のＥＣＬ半導体集積回路装置との接
続を第１０区に示すように行う趣旨である。

即ち、この第１０図において、１５は第９図例のＥＣＬ
回路１６を内蔵したＥＣＬ半導体集積回路装置、１７は
外部信号伝送路、１８は終端抵抗、例えば、５０Ωの抵
抗、１９は終端用電圧Ｖｔ、例えば、−２［Ｖ］が入力
される終端用電圧入力端子、２０は他のＥＣＬ半導体集
積回路装置、２１はその入力信号用外部端子、２２は同
じく内部回路を示しているが、前述の第９図例のＥＣＬ
回路１６は、出力論理信号Ｓｏのレベル設定用抵抗を外
部信号伝送路１７のインピーダンスと整合させた終端抵
抗１８として他の半導体−積回路装置２０の入力信号用
外部端子２１の近辺に接続し、反射波の発生を防止し、
歪みのない出力論理信号Ｓｏを他のＥＣＬ半導体集積回
路装置２０に供給しようとするものである。

そこでまた、従来、第１１図に示すように、終端抵抗１
８を内蔵し、配線基板における実装密度の向上化を図る
ことができるようにしたＥＣＬ半導体集積回路装置も提
案されている。なお、２３は半導体集積回路装置本体、
２４は内部信号伝送路である。

［発明が解決しようとする課題］ ところで、かかる第１１図従来例のＥＣＬ半導体集積回
路装置においては、内部回路２２が正常な動作を行うか
否かを確認するための動作試験のほか、入力信号用外部
端子２１に所定の直流電圧を印加して、設計値通りの電
流が内部回路２２に流れるか否かを測定する、いわゆる
入力特性試験が行われる。この場合、内部回路２２に流
れ込む電流は、初段のＥＣＬ回路の電流切換回路を構成
するＮＰＮトランジスタのベースに流れ込む電流である
から、数Ｊ：ＬＡのオーダーであるのに対して、終端抵
抗１８に流れる電流は数ｍＡとなってしまう。このため
、内部回路２２に流れる電流を高精度に測定することが
難しく、微小な欠陥ではあるが、将来、特性劣化の原因
となることが明らかな欠陥を初期不良として容易に発見
することができないという問題点があった。

また、第１０図に示したＥＣＬ半導体集積回路装置２０
においては、終端抵抗１８を接続した状態で入力特性試
験が行われるが、この場合にも、内部回路２２に流れる
電流よりも、終端抵抗１８に流れる電流の方が遥かに大
きく、このため、内部回路２２に流れる電流を高精度に
測定することが難しく、高精度な入力特性試験を行うこ
とができないという問題点があった。

本発明は、かかる点に鑑み、終端抵抗等、終端回路を内
蔵しているにも関わらず、高精度の入力特性試験を行い
、従来では発見が困難であった、微小な欠陥ではあるが
、将来、特性劣化の原因となることが明らかな欠陥を初
期不良として容易に発見し、半導体装置自体ないしシス
テム全体の信頼性の向上化を図ることができるようにし
た半導体装置、及び、終端回路を内蔵していない半導体
装置につき、高精度の入力特性試験を行い、従来では発
見が困難であった、微小な欠陥ではあるが、将来、特性
劣化の原因となることが明らかな欠陥を初期不良として
容易に発見し、半導体装置自体ないしシステム全体の信
頼性の向上化を図ることができるようにした外付は用の
終端回路装置たる半導体装置を提供することを目的とす
る。

［課題を解決するための手段］ 本発明中、第１の発明による半導体装置は、第１図にそ
の原理説明図を示すように、入力信号用外部端子２５に
接続される外部信号伝送路２６を終端する終端回路２７
が内蔵されてなる半導体装置において、終端回路２７を
、入力信号用外部端子２５と内部回路２８との間の内部
信号伝送路２９に一容量３０を介して接続して構成され
る。なお、３１は半導体集積回路装置本体、３２は終端
用電圧入力端子である。

本発明中、第２の発明による半導体装置は、第２図にそ
の原理説明図を示すように、容量３０と、終端回路２７
とを直列に接続して構成される。なお、３３は容量３０
の一端を半導体装置の入力信号用外部端子に外付けする
ための端子である。

［作用］ 本発明中、第１の発明による半導体装置においては、終
端回路２７は、容量３０によって、内部信号伝送路２９
と交流的には接続され、直流的には遮断される。したが
って、入力信号用外部端子２５に論理信号Ｓｏが供給さ
れる場合には、終端回路２７は内部信号伝送路２つと電
気的に接続され、レベル設定用回路及び整合用回路とし
て機能する。他方、入力信号用外部端子２５に所定の直
流電圧を印加して行う入力特性試験時には、終端回路２
７は内部信号伝送路２９と電気的に遮断されるので、内
部回路２８にのみ電流を流すことができる。

本発明中、第２の発明による半導体装置は、第３図に示
すように、終端回路を内蔵していない半導体装置３４の
入力信号用外部端子２５に接続して使用される。この場
合、終端回路２７は、容量３０によって入力信号用外部
端子２５と交流的には接続され、直流的には遮断される
。したがって、半導体装置３４の入力信号用外部端子２
５に論理信号ＳＯが供給される場合には、終端回路２７
は入力信号用外部端子２５と電気的に接続され、レベル
設定用回路及び整合用回路として機能する。

他方、入力信号用外部端子２５に所定の直流電圧を印加
して行う入力特性試験時には、終端回路２７は入力信号
用外部端子２５と電気的に遮断されるので、半導体装置
３４の内部回路２８にのみ電流を流すことができる。

［実施例コ 以下、第４図〜第７図を参照して、本発明の各種実施例
につき説明する。なお、これら第４図〜第７図において
、第１０図及び第１１図に対応する部分には同一符号を
付し、その重複説明は省略する。

まず、第４図を参照して、第１の発明による半導体装置
の一実施例につき説明する。

第４図は第１の発明による半導体装置の一実施例の要部
を示す回路図であって、この第１実施例においては、終
端抵抗１８は、容量３５を介して内部信号伝送路２４に
接続され、その他については、第１１図従来例と同様に
構成されている。なお、３６は半導体集積回路装置本体
を示している。

かかる第４図例においては、終端抵抗１８は、容量３５
によって、内部信号伝送路２４と交流的には接続され、
直流的には遮断される。この結果、入力信号用外部端子
２１に論理信号Ｓｏが供給される場合には、終端抵抗１
８は内部信号伝送路２４と電気的に接続され、レベル設
定用抵抗及び整合用抵抗として機能する。他方、入力信
号用外部端子２１に所定の直流電圧を印加して行う入力
特性試験時には、終端抵抗１８は内部信号伝送路２４と
電気的に遮断されるので、内部回路２２にのみ電流を流
すことができる。

したがって、この第４図例によれば、終端抵抗１８を内
蔵しているにも関わらず、入力特性試験時、内部回路２
２にのみ電流を流し、この電流値を測定することができ
るので、高精度な入力特性試験を行い、従来では発見が
困難であった、微小な欠陥ではあるが、将来、特性劣化
の原因となることが明らかな欠陥を初期不良として発見
することができる。

次に、第５図を参照して、第１の発明による半導体装置
の他の実施例につき説明する。

第５図は、第１の発明による半導体装置の他の実施例の
要部を示す回路図であって、第１の発明をハイブリッド
型の半導体集積回路装置に適用した場合の一例である０
図中、３７は半導体集積回路装置本体、３８は入力信号
用外部端子、３つは内部信号伝送路、４０はモノリシッ
ク型のＥＣＬ半導体集積回路装置である。なお、この例
の場合、容量３５及び終端抵抗１８は、反射波の発生を
効果的に抑制するために、ＥＣＬ半導体集積回路装置４
０の入力信号用外部端子に接続するか、又はこれに近接
して接続することが好適である。

かかる第５図例においても、ハイブリッド型の半導体集
積回路装置につき、第４図例と同様な作用効果を得るこ
とができる。

次に、第６図を参照して、第２の発明による半導体装置
の一実施例につき説明する。

第６図は、第２の発明による半導体装置の一実施例の要
部を示す回路図であって、第２の発明をＥＣＬｕ路用の
終端回路装置に適用した場合の一例である。この終端回
路装置は、容量３５と、終端抵抗１８とを直列に接続し
て構成されている。

なお、４１は容量３５の一端を半導体集積回路装置の入
力信号用外部端子に接続するための端子であって、第７
図は、この第６図例の終端回路装置を終端抵抗を内蔵し
ていないＥＣＬ半導体集積回路装置２０の入力信号用外
部端子２１に接続した場合を示している。

この場合、終端抵抗１８は、容量３５によって入力信号
用外部端子２１と交流的には接続され、直流的には遮断
されている。したがって、入力信号用外部端子２１に論
理信号Ｓｏが供給される場合には、終端抵抗１８は、入
力信号用外部端子２１と電気的に接続され、レベル設定
用抵抗及び整合用抵抗として機能する。他方、入力信号
用外部端子２１に所定の直流電圧を印加して行う入力特
性試験時には、終端抵抗１８は、入力信号用外部端子２
１と電気的に遮断されるので、内部回路２２にのみ電流
を流すことができる。

したがって、この第６図例の半導体装置（終端回路装置
）によれば、終端抵抗を内蔵していないＥＣＬ半導体集
積回路装置につき、高精度の入力特性試験を行い、従来
では発見が困難であった、微小な欠陥ではあるが、将来
、特性劣化の原因となることが明らかな欠陥を初期不良
として容易に発見することができる。

なお、上述の実施例においては、終端回路を抵抗で構成
した場合につき述べたが、この終端回路は、およそレベ
ル設定用回路及び整合用回路として機能できるものであ
れば良く、したがって、抵抗以外にも種々の回路構成を
取ることができる。

また、上述の実施例においては、終端回路をＥＣＬ回路
用に構成した場合につき述べたが、この代わりに、ＴＴ
Ｌ回路用として構成することもできる。

また、上述の実施例においては、終端抵抗を内蔵する対
象及び外付けすべき対象をＥＣＬ半導体集積回路装置と
した場合につき述べたが、この代わりに、ＴＴＬ半導体
集積回路装置等、種々の半導体集積回路装置を対象とす
る場合にも本発明を適用することができる。

［発明の効果］ 本発明中、第１の発明による半導体装置においては、終
端回路を、容量を介して、内部信号伝送路に接続すると
いう構成を採用したことにより、終端回路を容量によっ
て内部信号伝送路から直流的に遮断し、入力信号用外部
端子に所定の直流電圧を印加して行う入力特性試験時に
、内部回路にのみ電流を流すことができるので、内部回
路に流れる電流の高精度な測定、即ち、高精度な入力特
性試験を行い、従来では発見が困難であった、微小な欠
陥ではあるが、将来、特性劣化の原因となることが明ら
かな欠陥を初期不良として容易に発見することができる
。したがって、半導体装置自体ないしシステム全体の信
頼性の向上化を図ることができる。

本発明中、第２の発明による半導体装置においては、容
量と終端回路とを直列に接続するという構成を採用した
ことにより、これを、終端回路を内蔵していない半導体
装置の入力信号用外部端子に外付けして入力特性試験を
行っても、この終端回路は容量によって直流的に遮断さ
れているので、半導体装置の内部回路にのみ電流を流す
ことができ、この結果、終端回路を内蔵していない半導
体装置につき、高精度の入力特性試験を行い、従来では
発見が困難であった、微小な欠陥ではあるが、将来、特
性劣化の原因となることが明らかな欠陥を初期不良とし
て容易に発見することができる。

したがって、本発明による半導体装置においても、半導
体装置自体ないしシステム全体の信頼性の向上化を図る
ことができる。

【図面の簡単な説明】

第１図は本発明中、第１の発明による半導体装置の原理
説明図、 第２図は本発明中、第２の発明による半導体装置の原理
説明図、 第３図は第２の発明による半導体装置の使用例を示す回
路図、 第４図は本発明中、第１の発明による半導体装置の一実
施例（本発明による半導体装置をＥＣＬ半導体集積回路
装置に適用した場合の一例）の要部を示す回路図、 第５図は本発明中、第１の発明による半導体装置の他の
実施例く本発明による半導体装置をモノリシック型のＥ
ＣＬ半導体集積回路装置を内蔵したハイブリッド型の半
導体集積回路装置に適用した場合の一例）の要部を示す
回路図、 第６図は本発明中、第２の発明による半導体装置の一実
施例の要部を示す回路図、 第７図は第６図例の半導体装置（終端回路装置）をＥＣ
Ｌ半導体集積回路装置に外付けした場合の要部を示す回
路図、 第８図はＥＣＬ回路の一例を示す回路図、第９図はＥＣ
Ｌ回路の他の例を示す回路図、第１Ｏ図は第９図例のＥ
ＣＬ回路を内蔵してなるＥＣＬ半導体集積回路装置を他
のＥＣＬ半導体集積回路装置に接続した場合の要部を示
す回路図、第１１図は終端抵抗を内蔵した従来のＥＣＬ
半導体集積回路装置の要部を示す回路図である。 （第１図〜第３図において） ２５・・・入力信号用外部端子 ２７・・・終端回路 ２８・・・内部回路 ２９・・・内部信号伝送路 ３０・・・容量 ３１・・・半導体集積回路装置本体 ３２・・・終端用電圧入力端子 ３３・・・外付は用の端子 第１の発明による半導体装置の原理説明図第１図 Ｔ 第２の発明による半導体装置の原理説明図第２図 ７ 第２の発明による半導体装１の使用例を示す回路図第３
図 第１の発明による半導体装置の一実施例の要部第４図 第１の発明による半導体装１の他の実施例の要部第５図 Ｔ 第２の発明による半導体装置の一実施例の要部第６図 Ｖ７ 第６図例の半導体装置（終端回路装置）をＥＣＬ半導体
集積回路装置に外付けした場合の要部を示す回路図第７
図 （−５，２Ｖ”） ＥＣＬ回路の一例 （−５，２Ｖ） ＥＣＬ回路の他の例 第９図 ０

Claims (1)

1. 【特許請求の範囲】 １、入力信号用外部端子（２５）に接続される外部信号
   伝送路（２６）を終端する終端回路 （２７）が内蔵されてなる半導体装置において、前記終
   端回路（２７）は、前記入力信号用外部端子（２５）と
   内部回路（２８）との間の内部信号伝送路（２９）に容
   量（３０）を介して接続されていることを特徴とする半
   導体装置。 ２、容量（３０）と、終端回路（２７）とを直列に接続
   してなることを特徴とする半導体装置。 ３、外部信号伝送路（２６）が接続される入力信号用外
   部端子（２５）に、容量（３０）を介して終端回路（２
   ７）が外付けされてなることを特徴とする半導体装置。