JPH03224263A - Ｃｍｏｓ集積回路の静電放電保護構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路に関するものである。更に詳述する
ならば、本発明は、集積回路の要素を破壊することのあ
る静電放電に対する集積回路の保護に関するものである
。

従来の技術 静電放電は、手が一定の電位、例えば、アースに接続さ
れていないオペレータによる部品の操作によって簡単に
生じることがある。放電は、部品の入／出力端子間で生
じる。回路が形成されている基板上に配置された金属化
パッドを介して、これらの放電は集積回路に内部に影響
を及ぼす。これら入／出力端子は、通常、はんだ付けさ
れた導線によって外部の入／出力端子に接続されている
。

集積回路をこれらの放電破壊から守るためには、静電放
電電流の向きを逸らして、壊れやすい部品内部に流れる
ことを防ぐための専用の回路部品を金属化パッドの近傍
に配置する。

これらの保護部品は、それ自体が破壊されずに最大限の
エネルギーの向きを逸らすのに適していなければならな
い。また、それにもかかわらず、占める場所はできる限
り小さいことが望ましい。

実際には、これらの保護部品は、極めて大きく、使用で
きる集積回路の面積の大きい部分を占める。

いわゆる集積回路の表面を保護するために、これらの部
品が占める場所はできる限り制限されるのが好ましい。

第１図は、Ｐ形基板上にＮＭＯ３技術によって形成した
集積回路の場合の保護構造の例を図示したものである。

図示の保護構造は、横型ＮＰＮバイポーラトランジスタ
から主に構成されている。

このトランジスタのコレクタは、保護すべきパッドに接
続されており、エミッタは別のパッドまたは基準電位に
接続されている。ベースは、基板自体の一部によって構
成されている。

第１図では、Ｐ形層板は、参照番号１０によって示され
ており、保護すべきパッドは参照番号１２によって示さ
れている。このパッドは、金属化部分１４によって、基
板の表面で拡散されたＮ−影領域１６に接続されている
。この領域１６は、横型（ラテラル）ＮＰＮ保護トラン
ジスタのコレクタを形成している。領域１６は、参照番
号１８で示したもう１つのＮ゛形裏表面拡散領域ら横方
向に分離されており、この領域１Ｂは横型ＮＰＮトラン
ジスタのエミッタを構成している。Ｐ形層板によって構
成されているベース領域２０は、厚い絶縁層２２（酸化
珪素）によって被覆されている。エミッタ領域１８は、
金属コンタクト２４によって、例えば、基準電位に接続
されている。この基準電位は、好ましくは、回路の低電
源電圧Ｖ　ｓｓである。一方、基板自体は、低電源電圧
Ｖ　ｓｓに接続されている。

第２図は、保護すべきパッド、拡散領域及び金属化領域
に関する配置を示す上方から見た図面である。輪郭１２
０は、構造全体が第１図に図示していないパッシベーシ
ョン絶縁層によって保護されている時に露出している金
属パッド１２の輪郭である。このパッシベーション層は
、輪郭１２０によって画成された開口部を除いて、回路
全体を被覆する。輪郭１４０は、パッド１２に接続され
た金属化部分を図示したものであり、その中にパッドが
含まれている。輪郭１６０は、Ｎ゛形拡散領域１６を示
す。

輪郭１８０は、Ｎ゛形拡散領域１８を示す。この２つの
輪郭の間の狭い領域が、横型トランジスタのベース２０
である。輪郭２４０は、低電源電圧Ｖｓｓに接続された
金属化部分２４である。輪郭１６５は、絶縁層の開口部
であり、その開口部を介して金属化部分１４が拡散領域
１６と接触している。また、輪郭１８５は、金属化部分
２４が拡散領域１８と接触する絶縁層の開口部を示して
いる。

保護すべきパッドが基板に対してプラスの静電放電を受
けると、横型バイポーラトランジスタは、コレクタ／ベ
ース間接合がアバランシェ降伏を起こし導通になり、一
方、コレクタ／エミッタ間は順方向であるので、導通に
なる。

保護すべきパッドが基板に対してマイナスの放電の際、
Ｎ゛形拡散領域１６とＰ形基板とによって構成されてい
るダイオードは、順方向にバイアスされる。従って、横
型バイポーラトランジスタを導通させるように作用する
。

この種の保護の性能の限界は、多（の場合、あるエネル
ギーを越えるとパッド１２に接続された金属化部分１４
と拡散領域１６との間のコンタクトの端部が熱破壊する
ことである。保護トランジスタを流れる放電電流による
加熱は、コンタクト金属の局部的なマイグレーションを
引き起こし、ちょうどその下に位置するＰＮ接合を短絡
するまでになる。コンタクトの端部でオーバーヒートが
最大となり、接合の破壊が起きるのはこの場所である。

一方、その接合の深さは極めて浅く、約０．３〜０．５
μｍである。

第３図は、このオーバーヒートによって形成された短絡
領域２６を図示したものである。

この時、保護すべきパッドは、この恒久的な短絡によっ
て、基板の電位にされているので、この回路は使用でき
ない。

Ｐ形基板上のＣＭ　ＯＳ技術では、Ｎ−形ウエルの拡散
作業を利用して、金属化部分１４とＮ゛形拡散領域１６
との間のコンタクトのちょうど下にＮ−形の深い領域を
形成する。Ｎ−形ウエルの深さは４〜５μｍあるので、
これは、ＰＮ接合をかなり下方にするという効果がある
。コンタクトの端部のオーバーヒートが起きて、これら
の端部の下のコンタクトの局部的な融解を引き起こすこ
とがあっても、アルミニウムは深さ４〜５μｍのところ
までは達せず、バンドと基板との間のＰＮ分離接合には
影響しない。

第４図は、この配置を図示したものである。参照番号は
、上記の図面と同様である。この図面では、コンタクト
の下方に局所的に設けられたウェル２８がある。融解領
域２６は、ウェルと基板との接合部には達しない。従っ
て、パッドは、基板と短絡しない。

この事実から、Ｐ形基板とＮ形ウェルを備えるＣＭＯＳ
集積回路は、ＮＭＯ３集積回路よりもより大きなエネル
ギーの静電放電に耐えることができる。

この構造をＰ形ウェルを有するＮ形基板上の０Ｍ０５回
路の場合に移し変えようとすると、自然に考えられるこ
とは、電導性の形を全部逆にして、Ｐ影領域をＮ影領域
に置き換えて、逆に、Ｎ影領域をＰ影領域に置き換えて
、第４図の構造と類似の構造を実現することである。こ
れによって、横型Ｎ　Ｐ　Ｎ　トランジスタは横型ＰＮ
Ｐ　トランジスタによって置換されることが考えられる
。しかし、実験によれば、この種の構造は、明らかに、
ＰＮＰトランジスタの反応時間はより長く、大きな流を
流す能力が制限されているので、この型の構造は良好に
は機能しないことが分かった。

発胡が解決しようとする課題 本発明は、Ｐ形ウェルを備えるＮ形基板上の０Ｍ０３回
路のための、従来技術の保護構造より有効な保護構造を
提供することを目的とする。

課題を解決するための手段 本発明によると、Ｐ形ウェルに形成された横型ＮＰＮト
ランジスタを備える保護構造であって、上記横型ＮＰＮ
トランジスタのコレクタが金属化部分に接続されており
、エミッタが保護すべきパッドに接続されており、オー
ミック金属コンタクトがその保護すべきパッドとＰ形ウ
ェルとの間に接続されており、このウェルをパッドの電
位にする保護構造を提供する。

この構造によって、横型ＰＮＰトランジスタによって保
護する構造と比較して、改良された性能が得られる。

しかしながら、横型トランジスタのコレクタがＮ１形拡
散領域が形成され、その一部がＰ形ウェルの内部にあり
、他の部分が外部にあり、コレクタと金属化部分とのコ
ンタクトを外部に形成することによって、極ｔて重要な
改善が更に得られる。

この場合、コンタクトは、ウェルの端部から横方向に遠
ざかっており、それによって、コレクタの金属化部分中
を極めて大きな電流が通過する際接合が破損する危険性
が取り除かれることが分かる。

コレクタの金属化部分はＮ゛形領領域接触しており、コ
レクタの金属化部分がＮ゛形領領域接触している部分と
ウェルとの間の間隔ｄは、コレクタのＮ゛形拡散領域の
深さより明らかに大きい。

この間隔は、好ましくは、この深さの数倍である。

例えば、この間隔は、Ｐ形のウェルの深さとほぼ同じで
ある。

エミッタ及びコレクタとして働＜Ｎ”形拡散領域は、Ｃ
ＭＯＳ技術の集積回路上に形成されたＮチャネルＭＯＳ
トランジスタのソース領域及びドレイン領域と同時に形
成される。

保護すべきパッドとウェルとの間のオーミックコンタク
トは、ＣＭＯＳ技術の集積回路のＰチャネルトランジス
タのソース領域及びドレイン領域と同時に形成されたＰ
゛形拡散によって形成される。

その他の特徴及び利点は□、添付図面を参照して行う以
下の説明によってより明らかになろう。

実施例 第５図のＮ形層板は、基板に直接形成されたＰチャネル
トランジスタ（図示せず）と基板内に拡散されたＰルウ
エル中に形成されたＮチャネルトランジスタ（図示せず
）を備える、ＣＭＯＳ技術によって形成された回路を支
持するためのものである。

本発明によると、これらのウェルの１つの使用して、パ
ッドに印加される静電放電に対するパッドの保護構造を
形成する。

Ｎ形層板は参照番号４０によって、Ｐ形ウェルは参照番
号４２によって、保護すべきパッドは参照番号４４によ
って図示されている。

パッドは、集積回路の活性領域の画成の際に熱成長によ
って形成された絶縁層５０（通常、フィールド酸化物と
呼ばれる）と、堆積された絶縁層４８とによって、基板
から絶縁された表面金属化部分４６に接続されている。

表面金属化部分４６は、ウェル４２にドープされた２つ
の表面領域と局部的に接触している。これらの２つの領
域は、フィールド酸化物の部分５０によって分離された
基板の活性領域である。第１の表面領域は、Ｐ′″形、
すなわち、ウェルの電導型と同じ導電型であるが、より
強くドープされた領域５２である。第２の領域は、Ｎ゛
形領領域５４ある。

領域５４は、横型ＮＰＮバイポーラトランジスタのエミ
ッタを構成する。

本発明による構造は、フィールド酸化物５０で被覆され
た狭い区間によって領域５４から離れた別のＮ゛形にド
ープされた領域を備える。この狭い区間５８は、表面的
なドーピングの形として、ウェルの本来のドーピング、
すなわち、Ｐ形である。Ｎ゛形領領域５６、このトラン
ジスタのコレクタを構成する。活性化された領域はフィ
ールド酸化物５０によって被覆されていない領域である
が、ここでは、ベース領域５８は、保護構造の活性化さ
れた領域と見なされる。

コレクタ領域は、Ｐ形ウェル内に含まれている。

この領域は、金属化部分６Ｑによって被覆されている。

この金属化部分は、回路の高電源電圧Ｖ。０に接続され
ている。また、Ｎ形層板自体も、高電源電圧ＶＣＣに接
続されている。

第６図は、第５図に対応する上方から見た図である。こ
の図面には、第５図を参照して説明した種々の拡散及び
金属化部分の輪郭を図示した。

輪郭４４０は、集積回路全体を被覆する、図示していな
いパッシベーション層に開口された窓部を介して露出す
る保護すべきパッド４４の輪郭を図示したものである。

輪郭４４０は、実際、この窓部の輪郭である。

輪郭４６０は、このパッドに接続され、このパッドを含
む金属化部分４６に輪郭である。

輪郭４２０は、ウェル４２の輪郭である。金属化部分は
、ウェルの内部に拡散された領域に接触しているので、
この輪郭は、金属化部分４６のある部分の下方に配置さ
れている。しかし、原則的には、保護すべきパッドの下
方には配置されていない。

輪郭５２０は、Ｐ＋形拡散領域５２の輪郭である。

輪郭５２５は、絶縁層４８の開口部の輪郭であり、この
開口部を介して金属化部分４６はＰ゛形領領域５２接触
している。

輪郭５４０はウェル中に拡散されたＮ＋形エミッタ領域
５４の輪郭であり、輪郭５４５は絶縁層４８中の開口部
の輪郭であり、この開口部を介して、金属化部分４６は
エミッタ領域５４と接触している。

また、輪郭５６０は、コレクタ領域５６の輪郭であり、
輪郭５６５は窓部の輪郭であり、この窓部を介して高電
源電圧Ｖ　ｃ　ｃに接続された金属化部分６０はコレク
タ領域５６と接触している。

さらに、輪郭６００は、基板と同様に、高電源電圧電位
ｖｃｅに接続された金属化線６０の輪郭である。

Ｎ゛形拡散領域５４及び５６は、集積回路のＮチャネル
ＭＯ３Ｉ−ランジスタのドレイン領域またはソース領域
と同時に形成される。Ｐ゛形拡散領域５２は、集積回路
のＰチャネルＭＯＳトランジスタのドレイン領域または
ソースの拡散と同時に形成される。

保護すべきパッド上への基板に対してプラスの静電放電
の際、Ｐ形ウェルとＮ形層板との間のＰＮ接合は、順方
向バイアスされて導通する。一方、横型ＮＰＮバイポー
ラトランジスタも導通する。かくして、パッドは、この
構造によって保護され、電荷は、一方で基板の方に逃が
され、もう一方で金属化部分６０の方に逃がされて除去
される。

保護すべきパッド上への基板に対してマイナスの静電放
電の際、横型Ｎ　Ｐ　Ｎバイポーラトランジスタのコレ
クターベース間接合は、アバランシェ降伏を起こし、ト
ランジスタを導通にする。電荷は、金属化部分６０に方
に逃がされる。この構造は、ＰＮＰＮバイポーラトラン
ジスタえる場合に比較して、より多量のエネルギーを除
去する場合に、良好に機能する。

しかし、除去すべき電流が多量の場合、電流の密度が最
も大きい場所で局部的に破壊が生じる危険がある。その
場所は２通常、金属化部分６０の端部に下にあり、ＰＮ
接合はこの箇所では余り深くないので、半導体中のコン
タクトの金属の拡散によってこの接合を短絡させる恐れ
がある。この短絡は、保護すべきパッドを金属化部分の
電位Ｖ　ｃ　ｃにして、この集積回路を決定的に使用不
可能にする。

しかしながら、第４図でＰ形層板に対して実施したよう
に、付加的なウェルを使用して接合をより下方に下げる
ことは容易にできる。しかし、０ＭＯ３技術では、ソー
ス及びドレインのＮ゛形拡散とウェルのＰ形拡散との間
の深さのウェルのＮ形拡散工程がない。

本発明では、導体６０と保護すべきパッドとの間の絶縁
接合の短絡の危険を排除するための極めて単純な構造を
提供するものである。

この構造の断面図を第７図に、上方から見た図を第８図
に図示した。

Ｐ形ウェル４２が、コレクタ領域を完全に含んでいるの
ではなく、ベースの領域５８に近接してし）る一部分だ
けを含んでいる。しかし、金属化部分６０と接触したコ
レクタ領域５６の部分は含んでいない。

金属化部分６０とコレクタ領域５６とのコンタクト部は
、ウェルの端部から横方向に遠ざかっている。

その結果、金属化部分６０の端部は、Ｎ゛形にドープさ
れた領域と接触しているが、Ｐ影領域ではなくＮ影領域
の上に配置されたＮ＋形領領域上に配置されている。

従って、金属化部分６０の端部は、余り深くないＰＮ接
合の上にはなく、また、深いＰＮ接合の上にもない。こ
の金属化部分６０の端部は、異なる濃度にドープされて
いるが同じ電位（原則的にｖｃｃ）にされる同じＮ形の
２つの領域間の境界領域の上に位置している。

従って、パッド４４へのマイナスの放電は、金属化部分
６０の端部上のアルミニウムの局部的な融解とマイグレ
ーションが生じるような電流密度に達しても、通常、保
護すべきパッド４４と電位Ｖｃｃとの間の絶縁を確保す
るウェル／基板間接合の短絡を引き起こさない。

Ｐ゛形拡散領域５２は、ウェル４２をパッド４４の電位
にするオーミックコンタクトを設けるために役立つので
、もちろんウェル４２の内部にある。

また、エミッタ拡散領域５４もウェルの内部にあり、ウ
ェルの内部に存在するコレクタ領域５６の一部分ととも
にウェルの内部に横型トランジスタを形成することがで
きる。

コレクタ領域５６の領域と接触している金属化部分６０
の端部とウェルの端部の間の間隔は、ウェル／基板間接
合を短絡させる危険性を無くすのに十分である。実際、
金属化部分の端部とウェルの端部との間の間隔ｄは、領
域５６の深さ（十分の数ミクロン）より明らかにより大
きく、例えば、この深さの数倍である。この間隔ｄは、
ウェル４２の深さ（数ミクロン）とほぼ同じでもよい。

第８図は、第７図の保護構造を上方から見た図面であり
、第５図と同様の参照番号を使用した。

ウェル４２の輪郭４２０は、第５図より小さいことが分
かる。この輪郭は、部分的にコレクタ領域５６の輪郭５
６０の下にあるが、全部ではない。コレクタ領域５６の
一部分はウェルの外部にあり、金属部分６０とコレクタ
領域との間のコンタクトの輪郭５６５があるのはこの部
分の中である。第８図には、コンタクトの輪郭５６５と
ウェル４２の輪郭の端部との間の間隔ｄが記されている
。

【図面の簡単な説明】

第１図ｐ）ら第４図は、従来技術で使用された保護構造
を図示したものであり、 第５図は、本発明の第１の実施態様による保護構造の断
面図であり、 第６図は、第５図の実施態様に対応する、上方から見た
図であり、 第７図は、本発明による第２の実施態様による構造の断
面図であり、 第８図は、第７図に対応する、上方から見た図である。 （主な参照番号）

Claims (7)

【特許請求の範囲】
1. （１）静電放電保護構造を備える、Ｎ型基板と該Ｎ型基
   板に設けられたＰ型ウェルとを有するＣＭＯＳ集積回路
   であって、上記静電放電保護構造は、上記Ｐウェルに形
   成された横型ＮＰＮトランジスタを備え、該横型ＮＰＮ
   トランジスタは、そのコレクタが金属化部分に接続され
   ており、エミッタが保護すべきパッドに接続されており
   、オーミック金属コンタクトが上記保護すべきパッドと
   上記Ｐ形ウェルとの間に形成されてＰ形ウェルが上記保
   護すべきパッドの電位にされており、上記コレクタを構
   成するＮ＾＋領域は上記Ｐ形ウェルの内部に位置する部
   分と該Ｐ形ウェルの外側に延在する部分を備え、上記金
   属化部分はこの外側部分で該コレクタ領域と接触するこ
   とを特徴とするＣＭＯＳ集積回路。
2. （２）上記横型ＮＰＮトランジスタは、上記Ｐ形ウェル
   の表面部分に形成されており、上記コレクタを構成する
   Ｎ＾＋形のドープ領域と上記エミッタを構成するＮ＾＋
   形のドープ領域とが上記Ｐ形ウェルの表面において離れ
   ていることを特徴とする請求項１に記載のＣＭＯＳ集積
   回路。
3. （３）上記金属化部分の上記コンタクト箇所と上記Ｐ形
   ウェルの端部との間の間隔ｄは、上記コレクタまたは上
   記エミッタの領域の深さの数倍以上であることを特徴と
   する請求項２に記載のＣＭＯＳ集積回路。
4. （４）上記間隔ｄは、上記Ｐ形ウェルの深さとほぼ等し
   いことを特徴とする請求項３に記載のＣＭＯＳ集積回路
   。
5. （５）上記コレクタと接触している上記基板及び上記金
   属化部分は、上記集積回路の高電源電圧にされることを
   特徴とする請求項１〜４に記載のＣＭＯＳ集積回路。
6. （６）上記横型ＮＰＮトランジスタのエミッタ及びコレ
   クタは、同一基板上に形成されたＮチャネルＭＯＳトラ
   ンジスタのソース領域及びドレイン領域の拡散と同じ拡
   散によって形成されていることを特徴とする請求項１〜
   ５のいずれか１項に記載のＣＭＯＳ集積回路。
7. （７）上記保護すべきパッドと上記Ｐ形ウェルとの間の
   オーミックコンタクトは、同一基板上に形成されたＰチ
   ャネルＭＯＳトランジスタのソース領域及びドレイン領
   域の拡散と同じＰ＾＋形拡散によって形成されているこ
   とを特徴とする請求項１〜６のいずれか１項に記載のＣ
   ＭＯＳ集積回路。