JPH03225485A - Microprocessor - Google Patents

Microprocessor

Info

Publication number
JPH03225485A
JPH03225485A JP2021663A JP2166390A JPH03225485A JP H03225485 A JPH03225485 A JP H03225485A JP 2021663 A JP2021663 A JP 2021663A JP 2166390 A JP2166390 A JP 2166390A JP H03225485 A JPH03225485 A JP H03225485A
Authority
JP
Japan
Prior art keywords
function
exception
mpu
software
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021663A
Other languages
Japanese (ja)
Inventor
Yoshiiku Azekawa
善郁 畔川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021663A priority Critical patent/JPH03225485A/en
Publication of JPH03225485A publication Critical patent/JPH03225485A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To reduce a load in design and to shorten delivery inspection time by supplying a debug supporting function and an exception detecting function to software housed in a memory device selectively. CONSTITUTION:An MPU 4 supplies an exception processing function 3 required for a system that becomes a target and the debug supporting function 2 selectively with the software housed inside or outside the MPU 4. Therefore, it is possible to dispense with the assembling of the functions on a chip as hardware by substituting the exception processing function 3 and the debug function 2 with the software for that performed with the hardware, and also, to increase the degree of freedom for function selection since the function can be switched by re-assembling the software. In such a way, the load in the design can be reduced and the delivery inspection time can be shortened.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサ(以下MPUと略す)が実
行するプログラム作成のデパックをサポートするデバッ
グサポート機能、およびプログラムを実行する過程で発
生する例外を検出する例外検出機能、および例外に対処
する例外処理機能に関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention provides a debugging support function that supports depacking of the creation of a program executed by a microprocessor (hereinafter abbreviated as MPU), and a debugging support function that supports depacking of the creation of a program executed by a microprocessor (hereinafter abbreviated as MPU), and The present invention relates to an exception detection function to detect an exception and an exception handling function to deal with the exception.

〔従来の技術〕[Conventional technology]

第3図は従来のMPUのブロック図を示す。図において
、10はMPU、11は例外処理機構、12はデバッグ
サポート機構、13はプログラムカウンタ(以下PCと
略す)、14は実行ユニットでの例外s出tsm、15
は実行ユニット、16はデコードユニットでの例外検出
機構、17は命令デコードユニット、18は例外発生信
号、19は例外ハンドラ用ベクタアドレス、20はプロ
グラムアドレス、21はプログラムデータ、22はデパ
ック要求信号を示す。第4図は第3図のMPUのプログ
ラムのメモリマツプを示す。図において、7はリセット
直後に起動される初期設定プログラム部(以下SPと略
す)、8はメイン処理部(以下MPと略す)、23は例
外処理ハンドラ部(以下EPと略す)を示す。
FIG. 3 shows a block diagram of a conventional MPU. In the figure, 10 is an MPU, 11 is an exception handling mechanism, 12 is a debug support mechanism, 13 is a program counter (hereinafter abbreviated as PC), 14 is an exception tsm in the execution unit, 15
16 is an execution unit, 16 is an exception detection mechanism in the decode unit, 17 is an instruction decode unit, 18 is an exception generation signal, 19 is a vector address for exception handler, 20 is a program address, 21 is program data, and 22 is a depack request signal. show. FIG. 4 shows a memory map of the program of the MPU of FIG. In the figure, 7 indicates an initial setting program section (hereinafter abbreviated as SP) that is started immediately after reset, 8 a main processing section (hereinafter abbreviated as MP), and 23 an exception processing handler section (hereinafter abbreviated as EP).

MPUは近年の半導体デバイスの製造技術の向上、およ
びMPUを用いたシステムの高機能化高速化の要求に合
わせて高機能化高速化が進んでいる。このMPUの高機
能化はより複雑で大規模なプログうムの作成を可能とし
た。その結果、MPUに組み込ま口るプログラムのデバ
ッグを容易にするだめのデバッグサポート機能や、実行
中のプログラムになんらかの例外が発生した場合の例外
検出機能、および検出きれた例外に対処して例外状態か
らの復帰を行うための例外処理機能が充実され、これら
の機能自身も複雑なものとなってきている。
MPUs are becoming more sophisticated and faster in response to recent improvements in semiconductor device manufacturing technology and demands for higher functionality and faster speeds for systems using MPUs. The increased functionality of the MPU has made it possible to create more complex and large-scale programs. As a result, it has a debugging support function that makes it easy to debug programs that are incorporated into the MPU, an exception detection function when an exception occurs in a running program, and a function that handles detected exceptions and removes them from exception conditions. Exception handling functions for recovery have been enhanced, and these functions themselves have become more complex.

トロン仕様に基づ<32ビットMPUであるM32ファ
ミリMPUでは、このプログラムのデバ1.グ機能とし
てセルフデバッグ機能を備えており、指定したメモリア
ドレスをアクセスした時、処理を停止する命令オペラン
ドブレークや一命令づつプログラムを実行するステップ
トレースなどをサポートしている。才だ1例外が発生し
た場合の例外検出機能としては、不正オペランド実行や
メモリアクセス違反など22種類をサポートしている。
Based on TRON specifications, this program's device version 1. It has a self-debugging function, and supports instruction operand breaks that stop processing when a specified memory address is accessed, and step trace that executes the program one instruction at a time. When an exception occurs, it supports 22 types of exception detection functions, including invalid operand execution and memory access violation.

これら例外は割込み、トラップ、例外に区別され、そr
ぞれに例外処理ハンドラ用のベクタアドレスが割り付け
られている。例外処理/’tンドラテハ゛ノフトウェア
処理で例外原因の認知と復帰処理が行われる。側外処理
機慣は内部状態の退避処理と例1[ハンドラのベクタア
ドレスを発生し、例外処理ハンドラ終了後に退避情報の
読み出しを行う。
These exceptions are divided into interrupts, traps, and exceptions.
A vector address for an exception handler is assigned to each. Exception handling/'tDate software processing recognizes the cause of the exception and performs recovery processing. External processing functions include internal state saving processing and Example 1 [Generate a vector address for the handler and read the saved information after the exception handling handler ends.

MPUがプログラムを実行中にいかなる例外が発生して
も、これらの機構の働きでスムーズな例外状態からの復
帰を可能としている。
Even if any exception occurs while the MPU is executing a program, these mechanisms enable smooth recovery from the exception state.

次に、第3図および第4図を用いて例外処理の流れにつ
いて説明する。通常M P Uはシステムの起動時に自
動的にリセット信号が入り内部が初期化される。この時
、PCはMPUごとに固有σ)番地から命令を実行する
ように値がセットされる。
Next, the flow of exception handling will be explained using FIGS. 3 and 4. Normally, when the system is started, an MPU is automatically initialized by a reset signal. At this time, values are set so that the PC executes instructions from the unique σ) address for each MPU.

SP部は記憶装置(以下メモリと略す)のPCがリセッ
ト後にセットするアドレス番地から格納され、リセット
後に必ず実行さnることになる。このSP部ではシステ
ムおよびMPUの環境における初期設定を行う。そして
、分岐命令などプログラムの流れを変える命令が実行さ
れない限りは順次PCが加算され、MP部が実行されて
いく。この時、サポートさnていない命令の実行などデ
コードユニ1.トで検出される例外や、無効演算の実施
など実行ユニットで検出される例外など、MP部の処理
の続行が困難となる例外が発生した場合、例外発生信号
が発生する。例外発生信号を受けた例外処理機構ではハ
ードウェア処理を行った後、例外の内容に対応したベク
タアドレスを発生する。
The SP section is stored from the address set by the PC in the storage device (hereinafter referred to as memory) after reset, and is always executed after reset. This SP section performs initial settings in the system and MPU environment. Then, unless an instruction that changes the flow of the program, such as a branch instruction, is executed, the PC is sequentially added and the MP section is executed. At this time, the decoding unit 1. When an exception occurs that makes it difficult for the MP unit to continue processing, such as an exception detected by the execution unit or an exception detected by the execution unit such as execution of an invalid operation, an exception occurrence signal is generated. The exception handling mechanism that receives the exception occurrence signal performs hardware processing and then generates a vector address corresponding to the contents of the exception.

PCはこのベクタアドレスに設定さnlこのアドレスか
ら始まるEP部に分岐し、EP部のプログラムを起動す
る。EP部では例外の発生したMP部のプログラム列に
復帰するための処理が行われる。この例外からの復帰処
理は、MPUを組み込んだターゲットシステムの環境に
まって大きく変わる。
The PC sets this vector address, branches to the EP section starting from this address, and starts the program of the EP section. In the EP section, processing is performed to return to the program sequence of the MP section where the exception occurred. The recovery process from this exception varies greatly depending on the environment of the target system incorporating the MPU.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

MPUがサポートする命令や機能が充実すればするほど
、そのデバ、、グ機能や例外処理機能力(複雑かつ大規
模となる。その結果、こ釘ら機能を実現するための設計
・検証に必要な工期が増大する。
The more instructions and functions an MPU supports, the more its debugging and exception handling capabilities (complex and large-scale) become necessary. construction period will increase.

例外処理機能に関してMPUを実際のターゲットシステ
ムに組み込んだ場合を考えると、汎用のi<−ソナルコ
ンピュータやワークステーションなど、システム上で用
いるアブリケーシツンによって走るプログうムが異なっ
たり、入力されるデータや外部からの例えば割込み信号
などによつてその処理の流れが変化する場合などは、シ
ステムとしてどのまうな種類の例外が発生するのか特定
するのは困難である。このため、多岐に渡る用途に応じ
るには、例外処理検出及び処理機能を多種類準備する必
要がある。
Regarding the exception handling function, if we consider the case where the MPU is incorporated into an actual target system, the program running may differ depending on the application used on the system, such as a general-purpose computer or a workstation, and the input data may be different. When the flow of processing changes due to an interrupt signal or the like from the outside, it is difficult for the system to specify what type of exception will occur. Therefore, in order to meet a wide variety of uses, it is necessary to prepare a wide variety of exception handling detection and processing functions.

ところが各々のアプリケーションプログラムを作成する
上で必要な、デパックサポート機能やプログラムミスで
発生する例外の特定、また組立用ロボットなどの組み込
み機器では、一定のJレーチンに従。て処理が行われる
ため、MPU上を走るプログうムは固定さn、発生し得
る例外の特定は可能である。その結果特定のデパックサ
ポート機能や、特定し得た例外に対する例外処理機能以
外は不要となる。
However, when creating each application program, the Depack support function, identifying exceptions caused by program errors, and embedded equipment such as assembly robots must follow a certain J-Retin. Since the processing is performed on the MPU, the program running on the MPU is fixed, but it is possible to specify exceptions that may occur. As a result, only specific depack support functions and exception handling functions for identified exceptions are required.

一方のデパックサポート機能は、アプリケーションプロ
グラムを作成する段階では、その機能力5充実してい1
ば充実している程デパックが容易となり作成効率も向上
する。ところが−旦システムに組み込まれてしまえばこ
れら機能は不要である。
On the other hand, the Depak support function is fully functional at the stage of creating an application program.
The more complete the package, the easier it will be to depack and the more efficient it will be. However, once incorporated into the system, these functions are unnecessary.

結果として不要となる機能のためにチップ面積が大きく
なることで直接的なコストが上がることにもなる。
The resulting increase in chip area due to unnecessary functions also directly increases costs.

また、こnらデパック機能や、例外処理機能がL?4t
かつ大規模となると、こ1ら機能の組合セが膨大となり
、開発期間の長期化や製品化された場合の出荷検査にお
ける検査時間が増大し、間接的なコストの上昇をもたら
すことになる。
Also, the depacking function and exception handling function are L? 4t
When the scale becomes large, the number of combinations of these functions becomes enormous, which lengthens the development period and increases the inspection time for shipping inspection when the product is commercialized, leading to an indirect increase in costs.

更に、システムによってはMPUが予めサポートしてい
る例外処理機能では対処が不充分な場合がある。このよ
うな例外処理機能を個別にハード上に組み込むのは不可
能なため、通常はソフトウェアによるトラップを発生さ
せることで対処しているが、組み込むプログラムが複雑
になりアプリケーションプログラム作成側の負担が大き
くなるなどの問題点があった。
Furthermore, depending on the system, the exception handling function previously supported by the MPU may not be sufficient to handle the problem. Since it is impossible to individually incorporate such an exception handling function on the hardware, this is usually handled by generating traps using software, but this increases the complexity of the program to be incorporated and places a heavy burden on the application program writer. There were some problems, such as:

従来のき(PUは上記のような問題点を解消するために
なされたもので、ターゲットシステムに最適なデパック
サポート機能や例外検地及び処理機能を持つMPUを得
ることを目的とする。
The conventional PU was developed to solve the above-mentioned problems, and the purpose was to obtain an MPU with a depacking support function and an exception detection and processing function that are optimal for the target system.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係るM P Uは、ターゲットとなるシステム
に必要な例外検出機能、例外処理機能やデバッグサポー
ト機能を、MPUの内部または外部の記憶装置に格納さ
れたソフトウェアによって選択的に供給するようにした
ものである。
The MPU according to the present invention selectively provides the exception detection function, exception handling function, and debug support function necessary for the target system by software stored in the internal or external storage device of the MPU. This is what I did.

〔作用〕[Effect]

本発明におけるMPUは、ハードウェアで行っていた例
外処理機能やデバッグ機能を゛ソフトウェアで代替する
ことにより、ハードウェアとしてのチップ上への組み込
みが不要となり、また、ソフトの組み替えで機能を切り
換えることが可能となるため機能選択の自由度が大きく
なる。
The MPU of the present invention replaces the exception handling function and debugging function performed by hardware with software, thereby eliminating the need to incorporate hardware onto a chip, and making it possible to switch functions by recombining software. This increases the degree of freedom in selecting functions.

〔実施例〕〔Example〕

以下、本発明の一実施例を図について説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例であるデパックサポート機能
、例外検出機能および例外処理機能と、システムハード
ウェア、そしてアプリケーションプログラムとの関係の
概念説明図を示す。図において、1は゛ソフトウェアに
よる例外処理機能部、2はソフトウェアによるデパック
サポート機能部、3は例外検出機能部、4はMPU、5
はシステムアプリケーションソフトウェアとシステムハ
ードウェアの仲介を果たすオペレーティングシステム部
(以下O8と略す)、6はアプリケーションソフトウェ
ア部、9はM P U周辺L S I 、 241.t
 シフ。
FIG. 1 is a conceptual explanatory diagram of the relationship between a depack support function, an exception detection function, an exception handling function, system hardware, and an application program according to an embodiment of the present invention. In the figure, 1 is a software exception handling function section, 2 is a software depack support function section, 3 is an exception detection function section, 4 is an MPU, and 5 is a software exception handling function section.
241. is an operating system section (hereinafter abbreviated as O8) that acts as an intermediary between system application software and system hardware; 6 is an application software section; 9 is an MPU peripheral LSI; 241. t
Schiff.

テムにおける゛ソフトウェアで処理される部分、25は
システムにおけるハードウェアで処理される部分を示す
。第2図は第1図のM P Uのプログラムσ)メモリ
マツプを示す。
25 indicates a part of the system that is processed by software; 25 indicates a part of the system that is processed by hardware; FIG. 2 shows the program σ) memory map of the MPU of FIG.

次に、第1図、第2図を用いて動作について説明する。Next, the operation will be explained using FIGS. 1 and 2.

リセット後にまずMPU4が示す固有のPC値から格納
された外部のメモリ上の例外処理機能1、デパックサポ
ート機能2、そして例外検出機能3のプログラムが実行
される。この時、これら機能のプログラムはシステム全
体を統一環境下で操作オるための055と同様に、ユー
ザ側が意識することなくMPUd上でエンドレスで実行
される機能−プロセッサである。次に、プログラムのS
P部7が実行されシステムおよびMPU4が初期化さn
、O85が起動する。通常アプリケーション等のプログ
ラムはこの055に仲介され実行される。
After the reset, first, the programs of the exception handling function 1, the depack support function 2, and the exception detection function 3 stored in the external memory are executed from the unique PC value indicated by the MPU 4. At this time, the program for these functions is a function-processor that is executed endlessly on the MPUd without the user's awareness, similar to 055 for operating the entire system under a unified environment. Next, the program's S
The P section 7 is executed and the system and MPU 4 are initialized.
, O85 starts up. Programs such as normal applications are executed via this 055.

055に仲介さnたアプリケーションプログラムの命令
はデコード段階で検出される例外がない場合、例外処理
機能1を経由してMPU4に命令が引き渡これ、MPU
4で処理が実行される。
If there is no exception detected in the decoding stage, the instruction of the application program mediated by the 055 is passed to the MPU 4 via the exception handling function 1.
Processing is executed in step 4.

命令を実行した結果は常に例外検出機能3でチエツクさ
れ、例外が発生した場合は、処理が例外処理機能1に引
き継がれ例外処理機能が内部状態ノ退避を行い直接シス
テム側にベクタアドレスを発生する。
The result of executing an instruction is always checked by the exception detection function 3, and if an exception occurs, the processing is taken over by the exception handling function 1, which saves the internal state and directly generates a vector address to the system side. .

デパック要求信号が入力されデパック要求が発生した場
合は、デパック動作をデパックサポート機能2がMPU
4の動作を監視し、必要に応じて割込み等でMPU4の
動作を停止させる。
When a depack request signal is input and a depack request occurs, the depack support function 2 performs the depack operation on the MPU.
The operation of the MPU 4 is monitored, and the operation of the MPU 4 is stopped by an interrupt or the like as necessary.

これら例外処理機能1、デパックサポート機能2そして
例外検出機能3は、必要に応じて不要な部分を削除する
ことでメモリ上のインストールするアブリケーシッンプ
ログラム用の記憶領域を増やすことが可能である。
These exception handling function 1, depack support function 2, and exception detection function 3 can increase the storage area in memory for the abrication program to be installed by deleting unnecessary parts as necessary. be.

なお、上記実施例では外部のメモリに格納された場合を
示したが、MPU 4にメモリを内蔵してもよい。MP
U4にメモリを内蔵することで単体としての動作が可能
であり、外部メモリに対するアクセスが不要となる。そ
の結果MPUに比べてメモリのアクセス速度が遅いこと
から生じるパスネックが解消され全体の処理速度が向上
し、システムとしての部品点数も減る。
Although the above embodiment shows a case where the data is stored in an external memory, the MPU 4 may have a built-in memory. M.P.
By having a built-in memory in U4, it can operate as a standalone unit, and access to external memory is not necessary. As a result, the pathneck caused by the slow access speed of memory compared to the MPU is eliminated, the overall processing speed is improved, and the number of parts in the system is reduced.

また、例外処理機能1に必要に応じて例外処理ハンドラ
を組み込んでもよい。
Furthermore, an exception handling handler may be incorporated into the exception handling function 1 as necessary.

更に、O8,5のないシステムであってもよい。Furthermore, a system without O8,5 may be used.

〔発明の効果〕〔Effect of the invention〕

以上のように本発明によれば、複雑な検出処理機能をデ
バイスにインプリメントする必要がなくなることで、設
計時の負荷の低減が可能となり、またソフトウェアで組
み込むことでハード上で固定されてし才う例外処理機能
に比べて自由度が大きくなり、ターゲットとするシステ
ムに最適な例外処理機能を構築できる。
As described above, according to the present invention, there is no need to implement complex detection processing functions in a device, thereby reducing the load during design, and by incorporating them in software, functions can be fixed on hardware. It has a greater degree of freedom than other exception handling functions, and allows you to build the optimal exception handling function for the target system.

更に、デバイスのt’J造が簡素化されチップ面積が減
ることで直接的なコストが下がり、またハードウェアで
実現されている機能が減少することにより開発時の設計
、検証の負荷が減り、製品化された時の出荷検査時間の
短縮が可能となり、間接的ナコストが下がるなどの効果
がある。
Furthermore, by simplifying the T'J structure of the device and reducing the chip area, direct costs are reduced, and the number of functions realized by hardware is reduced, which reduces the burden of design and verification during development. It becomes possible to shorten shipping inspection time when a product is commercialized, and has the effect of lowering indirect costs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例であるMPUでのソフトウェ
ア処理とハードウェア処理の関係の概念を示す説明図、
82図は第1図のMPUのプログラムのメモリマツプ、
第3図は従来のMPUのブロック図、第4図は第3図に
示すMPUのプログラムのメモリマツプを示す。 図中、lは例外処理機能部、2はデパックサポート機能
部、3は例外検出機能部、4はMPU、5はオペレーテ
ィングシステム部、6はアプリケーションソフトウェア
部、7は初期設定フログラム部、8はメイン処理部、9
はMPU周辺LSI、24 はシステムにおけるソフト
ウェアで処理される部分、25はシステムにおけるハー
ドウェアで処理される部分を示す。 なお、図中、同一符号は同一 または相当部分を示す。
FIG. 1 is an explanatory diagram showing the concept of the relationship between software processing and hardware processing in an MPU, which is an embodiment of the present invention;
Figure 82 is the memory map of the MPU program in Figure 1.
FIG. 3 is a block diagram of a conventional MPU, and FIG. 4 is a memory map of the program of the MPU shown in FIG. In the figure, l is an exception handling function section, 2 is a Depak support function section, 3 is an exception detection function section, 4 is an MPU, 5 is an operating system section, 6 is an application software section, 7 is an initialization program section, and 8 is a Main processing section, 9
24 represents a portion of the system that is processed by software, and 25 represents a portion of the system that is processed by hardware. In addition, the same symbols in the figures indicate the same or equivalent parts.

Claims (1)

【特許請求の範囲】[Claims] プログラムの作成をサポートするデバッグサポート機能
、およびプログラムの実行課程での例外に対処する例外
処理機能、およびプログラムの実行例外を検出する例外
検出機能を有するマイクロプロセッサにおいて、前記デ
バッグサポート機能、前記例外処理機能および前記例外
検出機能を前記マイクロプロセッサの内部または外部の
記憶装置に格納されたソフトウェアによって選択的に供
給されることを特徴とするマイクロプロセッサ。
In a microprocessor having a debug support function that supports program creation, an exception handling function that handles exceptions during program execution, and an exception detection function that detects program execution exceptions, the debug support function and the exception handling function are provided. A microprocessor characterized in that the function and the exception detection function are selectively provided by software stored in a storage device internal to or external to the microprocessor.
JP2021663A 1990-01-30 1990-01-30 Microprocessor Pending JPH03225485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021663A JPH03225485A (en) 1990-01-30 1990-01-30 Microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021663A JPH03225485A (en) 1990-01-30 1990-01-30 Microprocessor

Publications (1)

Publication Number Publication Date
JPH03225485A true JPH03225485A (en) 1991-10-04

Family

ID=12061281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021663A Pending JPH03225485A (en) 1990-01-30 1990-01-30 Microprocessor

Country Status (1)

Country Link
JP (1) JPH03225485A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8215026B2 (en) 2009-06-03 2012-07-10 Kiyoshi Saito Underwater foundation leveling device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8215026B2 (en) 2009-06-03 2012-07-10 Kiyoshi Saito Underwater foundation leveling device

Similar Documents

Publication Publication Date Title
JP2834837B2 (en) Programmable controller
US4924382A (en) Debugging microprocessor capable of switching between emulation and monitor without accessing stack area
US4715013A (en) Coprocessor instruction format
US4729094A (en) Method and apparatus for coordinating execution of an instruction by a coprocessor
US7043416B1 (en) System and method for state restoration in a diagnostic module for a high-speed microprocessor
US7793075B2 (en) Active memory command engine and method
US4731736A (en) Method and apparatus for coordinating execution of an instruction by a selected coprocessor
US4750110A (en) Method and apparatus for executing an instruction contingent upon a condition present in another data processor
US5021991A (en) Coprocessor instruction format
JPS61204758A (en) Co-processor control method
EP0526911B1 (en) A method and apparatus for coordinating execution of an instruction by a coprocessor
US4758950A (en) Method and apparatus for selectively delaying an interrupt of a coprocessor
US4914578A (en) Method and apparatus for interrupting a coprocessor
KR101249693B1 (en) Selecting subroutine return mechanisms
US4821231A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
US4994961A (en) Coprocessor instruction format
JPH03225485A (en) Microprocessor
JPH1049373A (en) Method and device for operating multiplex and highly accurate event for pipeline digital processor
US4758978A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
US7684973B2 (en) Performance improvement for software emulation of central processor unit utilizing signal handler
JPH0192843A (en) Data processing apparatus and method
US4811274A (en) Method and apparatus for selectively evaluating an effective address for a coprocessor
JPH03225435A (en) microprocessor
JP3171615B2 (en) Data transfer retry control method
JP2761324B2 (en) High-speed processing method