JPH03225435A - microprocessor - Google Patents
microprocessorInfo
- Publication number
- JPH03225435A JPH03225435A JP2021664A JP2166490A JPH03225435A JP H03225435 A JPH03225435 A JP H03225435A JP 2021664 A JP2021664 A JP 2021664A JP 2166490 A JP2166490 A JP 2166490A JP H03225435 A JPH03225435 A JP H03225435A
- Authority
- JP
- Japan
- Prior art keywords
- exception
- program
- functions
- function
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はマイクロプロセッサ(以下MPUと略す)が実
行するプログラムの作成をサポートするデバッグサポー
ト機能およびプログラムを実行する過程で発生する例外
に対処する例外処理機能および例外検出機能に関するも
のである。[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a debugging support function that supports the creation of programs executed by a microprocessor (hereinafter referred to as MPU) and handles exceptions that occur during the process of executing the program. It relates to exception handling functions and exception detection functions.
[従来の技術]
第3図は従来のMPUのブロック図を示す。図において
、6は例外処理機構、7はデバッグサポート機構、8は
プログラムカウンタ(以下PCと略す)、9は実行ユニ
ット、lOは命令デコードユニット、11は実行ユニッ
トでの例外検出機構、12はデコードユニットでの例外
検出機構、13は例外発生信号、14は例外ハンドラ用
ベクタアドレス、15はプログラムアドレス、16はプ
ログラムデータ、17はデパック要求信号、18はMP
Uを示す。第4図は第3図に示すMPUのプログラムの
メモリマツプを示す。図において、20はリセット直後
に起動される初期設定プログラム部(以下SPと略す)
、21はメイン処理部(以下MPと略す)、22は例外
処理ハンドラ部(以下EPと略す)を示す。[Prior Art] FIG. 3 shows a block diagram of a conventional MPU. In the figure, 6 is an exception handling mechanism, 7 is a debug support mechanism, 8 is a program counter (hereinafter abbreviated as PC), 9 is an execution unit, IO is an instruction decode unit, 11 is an exception detection mechanism in the execution unit, and 12 is a decode Exception detection mechanism in unit, 13 is exception occurrence signal, 14 is vector address for exception handler, 15 is program address, 16 is program data, 17 is depack request signal, 18 is MP
Indicates U. FIG. 4 shows a memory map of the MPU program shown in FIG. In the figure, 20 is an initial setting program section (hereinafter abbreviated as SP) that is started immediately after reset.
, 21 is a main processing unit (hereinafter abbreviated as MP), and 22 is an exception processing handler unit (hereinafter abbreviated as EP).
一般にMPUは半導体デバイスの製造技術の向上および
MPUを用いたシステムの高機能化、高速化の要求に合
わせて高機能化、高速化が進んでいる、このようなMP
Uの高機能化はより複雑て大規模なプログラムの作成を
可能とした。その結果、MPUに組み込まれるプログラ
ムのデバッグを容易にするためのデバッグサポート機能
や、実行中のプログラムになんらかの例外か発生した場
合の例外検出機能および検出された例外に対処して例外
状態からの復帰を行うための例外処理機能が充実され、
これらの機能自身も複雑なものとなってきている。In general, MPUs are becoming more sophisticated and faster in response to improvements in semiconductor device manufacturing technology and demands for higher functionality and faster speeds in systems using MPUs.
The increased functionality of U has made it possible to create more complex and large-scale programs. As a result, it has a debug support function that makes it easier to debug programs built into the MPU, an exception detection function when some kind of exception occurs in the running program, and a function that handles the detected exception and returns from the exception state. Exception handling functions have been enhanced to
These functions themselves are also becoming more complex.
トロン仕様に基づく32ビットMPUであるM32ファ
ミリMPUでは、プログラムのデパック機能としてセル
フデバッグ機能を備えており、指定した記憶装置(以下
メモリと略す)のアドレスをアクセスした時、処理を停
止する命令オペランドブレークや一命令づつプログラム
を実行するステップトレースなどをサポートしている。The M32 family MPU, which is a 32-bit MPU based on TRON specifications, has a self-debug function as a program depacking function, and has an instruction operand that stops processing when a specified storage device (hereinafter referred to as memory) address is accessed. It supports breaks and step tracing to execute the program one instruction at a time.
また、例外が発生した場合の例外検出機能としては、不
正オペランド実行や、メモリアクセス違反など22種類
をサポートしている。In addition, 22 types of exception detection functions are supported when an exception occurs, including invalid operand execution and memory access violation.
これら例外は割込み、トラップ、例外に区別され、それ
ぞれに例外処理ハンドラ用のベクタアドレスか割り付け
られている。例外処理ハンドラではソフトウェア処理で
例外原因の認知と復帰処理が行われる。例外処理機構は
内部状態の退避処理と例外処理ハンドラのベクタアドレ
スを発生し、例外処理ハンドラ終了後に退避情報の読み
出しを行う。These exceptions are classified into interrupts, traps, and exceptions, and each is assigned a vector address for an exception handler. The exception handler uses software to recognize the cause of the exception and perform recovery processing. The exception handling mechanism performs internal state saving processing and generates a vector address for the exception handling handler, and reads the saved information after the exception handling handler ends.
MPUがプログラムを実行中にいかなる例外が発生して
も、これらの機構の働きでスムーズな例外状態からの復
帰を可能としている。Even if any exception occurs while the MPU is executing a program, these mechanisms enable smooth recovery from the exception state.
次に、第3図および第4図を用いて例外処理の流れにつ
いて説明する。通常MPU 18はシステムの起動時に
自動的にリセット信号が入り内部が初期化される。この
時、PCBはMPU18ごとに固有の番地から命令を実
行するように値がセットされる。Next, the flow of exception handling will be explained using FIGS. 3 and 4. Normally, a reset signal is automatically input to the MPU 18 when the system is started, and the inside thereof is initialized. At this time, values are set on the PCB so that each MPU 18 executes instructions from a unique address.
5P20部は記憶装置(以下メモリと略す)のPCBが
リセット後にセットするアドレス番地から格納され、リ
セット後に必す実行されることになる。この5P20部
ではシステムおよびMPU113の環境における初期設
定を行う。そして、分岐命令などプログラムの流れを変
える命令か実行されない限りは、順次PCBが加算され
、MP21部か実行されて行く。The 5P20 part is stored from the address set after the PCB of the storage device (hereinafter referred to as memory) is reset, and is always executed after the reset. In this 5P20 section, initial settings for the system and MPU 113 environment are performed. Then, unless an instruction that changes the flow of the program, such as a branch instruction, is executed, the PCBs are sequentially added and the MP21 section is executed.
この時、サポートされていない命令の実行などデコート
ユニットて検出される例外や、無効演算の実施なと実行
ユニットで検出される例外など、MP21部の処理の続
行か困難となる例外が発生した場合、例外発生信号13
が発生する。At this time, an exception occurs that makes it difficult to continue processing in the MP21 section, such as an exception detected by the decoding unit such as execution of an unsupported instruction, or an exception detected by the execution unit such as execution of an invalid operation. In this case, exception occurrence signal 13
occurs.
例外発生信号13を受けた例外処理機構6ではハードウ
ェア処理を行った後、例外の内容に対応したベクタアド
レスを発生する。PCBはこのベクタアドレスに設定さ
れ、このアドレスから始まるEP22部に分岐し、EP
22部のプログラムを起動する。EP22部では例外の
発生したMP21部のプログラム列に復帰するための処
理が行われる。この例外からの復帰処理は、MPU18
を組み込んだターゲットシステムの環境によって大きく
変わる。Upon receiving the exception occurrence signal 13, the exception processing mechanism 6 performs hardware processing and then generates a vector address corresponding to the content of the exception. PCB is set to this vector address, branches to EP22 part starting from this address, and EP
Start the 22nd part of the program. In the EP22 section, processing is performed to return to the program sequence of the MP21 section where the exception occurred. The recovery process from this exception is performed by the MPU18
It varies greatly depending on the environment of the target system in which it is installed.
第2図はメモリを内蔵したワンチップ型のマイコン(以
下MCIと略す)のブロック図で、図において、19は
メモリを内蔵したMCU、23は内部バス、24は内部
メモリを示す。FIG. 2 is a block diagram of a one-chip microcomputer (hereinafter abbreviated as MCI) with a built-in memory. In the figure, 19 is an MCU with a built-in memory, 23 is an internal bus, and 24 is an internal memory.
従来、第2図に示すようなMCU19ではデハツク専用
のものが用意されている。これは、メモリを内蔵したM
CLI 19では実行プログラムや実行途中のデータが
内部のメモリに格納されているため、プログラム実行中
の命令やデータが内部メモリ24とデコードユニットま
たは、実行ユニット間をつなぐ内部バス23上を流れる
。このため、これら内部バス23上のデータをチップ外
部から確認することが不可能となる。これはプログラム
のデバッグを行う上で大きな障害である。そこでプログ
ラムの流れが外部からも確認できるように、同じ機能を
持つM(:U19100メモリ24を取り外し、外部の
メモリにプログラムの命令やデータを格納することで、
これら内部バス23で流れていたデータを外部から確認
することを可能にしたものである。Conventionally, an MCU 19 as shown in FIG. 2 has been prepared exclusively for dehacking. This is an M with built-in memory.
In the CLI 19, an execution program and data during execution are stored in an internal memory, so instructions and data during program execution flow on an internal bus 23 that connects the internal memory 24 and the decode unit or execution unit. Therefore, it is impossible to check the data on these internal buses 23 from outside the chip. This is a major obstacle when debugging programs. Therefore, in order to be able to check the program flow from the outside, we removed the M(:U19100 memory 24) that has the same function and stored the program instructions and data in external memory.
This makes it possible to check the data flowing on these internal buses 23 from the outside.
[発明が解決しようとする課題]
従来のMPU 、M(:Uは以上のように構成されてい
たので、MPUやMCUがサポートする命令や機能が充
実すればするほど、そのデバッグ機能や例外処理機能か
複雑かつ大規模となる。その結果、これら機能を実現す
るための設計・検証に必要な工期が増大する。[Problem to be solved by the invention] Since the conventional MPU, M(:U) was configured as described above, the more instructions and functions supported by the MPU or MCU, the more the debugging function and exception handling The functions become complex and large-scale.As a result, the construction period required for design and verification to realize these functions increases.
例外処理機能に関してMPtJやMCLIを実際のター
ゲットシステムに組み込んだ場合を考えると、汎用のパ
ーソナルコンピュータやワークステーションなど、シス
テム上で用いるアプリケーションによって走るプログラ
ムが異なりたり、人力されるデータや外部からの例えば
割込み信号などによって、その処理の流れか変化する場
合などはシステムとしてどのような種類の例外が発生す
るのか特定するのは困難である。このため、多岐に渡る
用途に応しるには、例外処理検出及び処理機能を多種類
準備する必要がある。Regarding the exception handling function, when considering the case where MPtJ and MCLI are incorporated into an actual target system, the program running may differ depending on the application used on the system, such as a general-purpose personal computer or workstation, or there may be problems such as data input manually or external sources. When the flow of processing changes due to an interrupt signal or the like, it is difficult to specify what type of exception will occur in the system. Therefore, in order to meet a wide variety of uses, it is necessary to prepare a wide variety of exception handling detection and processing functions.
ところが、各々のアプリケーションプログラムを作成す
る上で、必要なデパックサポート機能やプログラムミス
で発生する例外の特定、また組立用ロホットなどの組み
込み機器では、一定のルーチンに従って処理が行われる
ため、MPU、MCU上を走るプログラムは固定され、
発生し得る例外の特定は可能である。その結果特定のデ
パックサポート機能や、特定し得た例外に対する例外処
理機能以外は不要となる。However, when creating each application program, the MPU, The program running on the MCU is fixed,
It is possible to identify possible exceptions. As a result, only specific depack support functions and exception handling functions for identified exceptions are required.
方の、デパックサポート機能はアプリケーションプログ
ラムを作成する段階では、その機能か充実していれば充
実している程デパックが容易となり作成効率も向上する
。ところが、−旦システムに組み込まれてしまえばこわ
ら機能は不要である。On the other hand, at the stage of creating an application program, the more complete the depacking support function is, the easier it will be to depack and the higher the creation efficiency will be. However, once it is incorporated into the system, the stiffness function is unnecessary.
結果として不要となる機能のためにチップ面積が大きく
なることで直接的なコストが上がることにもなる。The resulting increase in chip area due to unnecessary functions also directly increases costs.
また、これらデバッグ機能や例外処理機能が複雑かつ大
規模となるとこれら機能の組合せが膨大となり、開発期
間の長期化や製品化された場合の出荷検査における検査
時間が増大し間接的なコストの上昇をもたらすことにな
る。In addition, when these debugging functions and exception handling functions become complex and large-scale, the combinations of these functions become enormous, which lengthens the development period and increases the inspection time during shipping inspection when the product is commercialized, which increases indirect costs. It will bring about.
更に、システムによっては、MPUが予めサポートして
いる例外処理機能では対処が不充分な場合がある。この
ような例外処理機能を個別にハード上に組み込むのは不
可能なため、通常はソフトウェアによるトラップを発生
させることで対処しているか、組み込むプログラムが複
雑になりアプリケーションプログラム作成側の負担が大
きくなるなとの問題点を有していた。Furthermore, depending on the system, the exception handling function that the MPU supports in advance may not be sufficient to handle the problem. Since it is impossible to incorporate such an exception handling function individually on the hardware, it is usually handled by generating a software trap, or the program to be incorporated becomes complex and the burden on the application program writer increases. It had some problems.
本発明は上記のような問題点を解消するためになされた
もので、ターゲットシステムに最適なデパックサポート
機能や例外検知及び処理機能を備えたMPUを得ること
を目的とする。The present invention has been made to solve the above-mentioned problems, and aims to provide an MPU equipped with a depacking support function and an exception detection and processing function that are optimal for a target system.
[課題を解決するための手段]
本発明に係るMPUは、デパックサポート機能、例外処
理機能および例外検出機能を充実させたプログラム作成
サポート専用MPtJをターゲットシステム用MPLI
とは別に供給するようにしたものである。[Means for Solving the Problems] The MPU according to the present invention uses MPtJ dedicated to program creation support, which is enriched with Depack support functions, exception handling functions, and exception detection functions, as an MPLI for target systems.
It is supplied separately.
[作用コ
本発明に係るプログラム作成サポート専用MPLIは、
デパックサポート機能、例外処理機能および例外検出機
能を充実させたプログラム作成サポート専用MPLIを
ターゲットシステム用MPυとは別に供給することによ
)て、ターゲットシステム用のMPtlの仕様を軽減す
ることができる。[Operations] The MPLI dedicated to program creation support according to the present invention is
By supplying MPLI dedicated to program creation support, which is fully equipped with depacking support functions, exception handling functions, and exception detection functions, separately from the MPυ for the target system, it is possible to reduce the specifications of MPtl for the target system. .
[実施例] 以下、本発明の一実施例を図について説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.
第1図は本発明の一実施例であるMPUの機能ブロック
図を示す。図において、1は拡充された例外処理機構、
2は拡充されたデパックサポート機構、3は拡充された
実行ユニットでの例外検出機構、4は拡充されたデコー
ドユニットでの例外検出機構、5はMPUを示す。なお
、他の符号は前記従来のものと同一符号は同一または相
当部分を示しその説明は省略する。FIG. 1 shows a functional block diagram of an MPU that is an embodiment of the present invention. In the figure, 1 is an expanded exception handling mechanism;
2 is an expanded depack support mechanism, 3 is an expanded exception detection mechanism in the execution unit, 4 is an exception detection mechanism in the expanded decode unit, and 5 is an MPU. Note that other reference numerals are the same as those of the conventional structure, and the same reference numerals indicate the same or corresponding parts, and the explanation thereof will be omitted.
次に、第1図および第4図を用いて例外処理の流れにつ
いて説明する。Next, the flow of exception handling will be explained using FIGS. 1 and 4.
通常、MPUはシステムの起動時に自動的にリセット信
号が入り内部か初期化される。この時、PCBはMPU
5ごとに固有の番地から命令を実行するように値が゛セ
ットされる。5P20部は記憶装置のPCBがリセット
後にセットするアドレス番地から格納され、リセット後
に必ず実行されることになる。この5P20部ではシス
テムおよびMPU5の環境における初期設定を行う。そ
して、分岐命令などプログラムの流れを変える命令か実
行されない限りは、順次PCBが加算され、MP21部
か実行されていく。この時サポートされていない命令の
実行などデコードユニット10で検出される例外や、無
効演算の実施なと実行ユニット9で検出される例外など
、MP21部の処理の続行が困難となる例外が発生した
場合、例外発生信号13が発生する。例外発生信号13
を受けた例外処理機構1ではハードウェア処理を行った
後、例外の内容に対応したベクタアドレス14を発生す
る。発生したベクタアドレス14にPC8は設定され、
このアドレスから始まるEP22部に分岐し、EP22
部のプログラムを起動する。EP22部では例外の発生
したMP21部のプログラム列に復帰するための処理が
行われる。この例外から復帰処理はMPU5を組み込ん
だターゲットシステムの環境によって大きく変わっても
、またターゲット組み込み用のMPUの持つ機能か異な
っても対応が可能となるように、例外検出機構3および
例外処理機構lが拡充されている。Normally, the MPU is initialized internally by automatically receiving a reset signal when the system is started. At this time, the PCB is
The value is set to execute an instruction from a unique address every 5. The 5P20 part is stored from the address set after the PCB of the storage device is reset, and is always executed after the reset. In this 5P20 section, initial settings for the system and MPU 5 environment are performed. Then, unless an instruction that changes the flow of the program, such as a branch instruction, is executed, the PCBs are sequentially added and the MP21 section is executed. At this time, an exception occurs that makes it difficult for the MP21 to continue processing, such as an exception detected by the decode unit 10 such as the execution of an unsupported instruction, or an exception detected by the execution unit 9 such as the execution of an invalid operation. In this case, an exception occurrence signal 13 is generated. Exception signal 13
Upon receiving the exception, the exception handling mechanism 1 performs hardware processing and then generates a vector address 14 corresponding to the contents of the exception. PC8 is set to the generated vector address 14,
Branches to the EP22 part starting from this address, and
Start the section program. In the EP22 section, processing is performed to return to the program sequence of the MP21 section where the exception occurred. The exception detection mechanism 3 and the exception handling mechanism l has been expanded.
ブロクラム作成時は拡充されたデパック機能や、例外処
理機能によりプログラム作成初期にみられる多岐に渡る
バクに対処する。そして、プログラムが完成しシステム
の調整が終了した後、実際に組み込む際は不要となる拡
張機能を持たない。もしくは取捨選択されシステムに最
適化されたMPUと代替する。When creating a program, it uses the expanded depacking function and exception handling function to deal with a wide variety of bugs found in the early stages of program creation. Then, after the program is completed and the system adjustment is completed, there will be no unnecessary extended functions when it is actually installed. Or replace it with an MPU that has been selected and optimized for the system.
なお、上記実施例では、ハードウェア機能を拡充する場
合を説明したが、ソフトウェアで機能拡充させてもよい
。また、例外処理機能に例外処理ハンドラ22を組み込
んでもよい。In the above embodiment, a case has been described in which hardware functions are expanded, but functions may also be expanded using software. Moreover, the exception handling handler 22 may be incorporated into the exception handling function.
[発明の効果コ
以上のように本発明によれば、デパック時に最適なMP
Uとシステムに組み込まれた場合に最適なMPUを得ら
れ、また必要に応じて組み込む機能を取捨選択すること
でシステムに最適な例外処理機能を構築できる。更に、
デバイスの構造が簡素化され、ハードウェアで実現され
ている機能が減少することにより開発時の設計、検証の
に必要な工期が短縮され、また機能の組合せか減ること
にもなり製品化された時の出荷検査時間の短縮が可能と
なり、間接的なコストか下がる。[Effects of the Invention] As described above, according to the present invention, the optimum MP during depacking can be achieved.
When incorporated into a system, an optimal MPU can be obtained, and by selecting functions to be incorporated as necessary, an optimal exception handling function can be constructed for the system. Furthermore,
By simplifying the structure of the device and reducing the number of functions implemented in hardware, the time required for design and verification during development has been shortened, and the number of combinations of functions has been reduced, resulting in commercialization. This makes it possible to shorten shipping inspection time and reduce indirect costs.
更にターゲットシステムに組み込むMPUから不要な機
能が削除されることでチップ自体が小さくなり直接的な
コストが下がるなどの効果がある。Furthermore, by removing unnecessary functions from the MPU built into the target system, the chip itself becomes smaller and direct costs are reduced.
第1図に本発明の一実施例であるMPUの機能ブロック
図、第2図は従来の記憶装置を内蔵したMCUのブロッ
ク図、第3図は従来のMPHのブロック図、第4図は第
3図に示す従来のMPUのプログラムのメモリマツプを
示す。図中、1は例外処理機構、2はデパックサポート
機構、3は実行ユニットでの例外検出機構、4はデコー
ドユニットでの例外検出機構、5はMPU、6は例外処
理機構、7はデバッグサポート機構、8はプログラムカ
ウンタ、9は実行ユニット、lOは命令デコードユニッ
ト、13は例外発生信号、14は例外ハンドラ用ベクタ
アドレスを示す。15はプログラムアドレス、16はプ
ログラムデータ、17はデパック要求信号、21はメイ
ン処理部、22は例外処理ハンドラ部、23は内部バス
を示す。
なお、図中、同一符号は同一、または相当部分を示す。Figure 1 is a functional block diagram of an MPU that is an embodiment of the present invention, Figure 2 is a block diagram of a conventional MCU with a built-in storage device, Figure 3 is a block diagram of a conventional MPH, and Figure 4 is a block diagram of a conventional MPH. 3 shows a memory map of a conventional MPU program shown in FIG. In the figure, 1 is an exception handling mechanism, 2 is a depack support mechanism, 3 is an exception detection mechanism in an execution unit, 4 is an exception detection mechanism in a decode unit, 5 is an MPU, 6 is an exception handling mechanism, and 7 is a debug support mechanism. 8 is a program counter, 9 is an execution unit, IO is an instruction decode unit, 13 is an exception generation signal, and 14 is a vector address for an exception handler. 15 is a program address, 16 is program data, 17 is a depack request signal, 21 is a main processing section, 22 is an exception processing handler section, and 23 is an internal bus. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
、およびプログラムの実行課程での例外に対処する例外
処理機能、およびプログラムの実行例外を検出する例外
検出機能を持つマイクロプロセッサにおいて、ターゲッ
トシステムに組み込まれるマイクロプロセッサと同等の
機能を有し、更に前記デバッグ機能、前記例外処理機能
および前記例外検出機能が拡充された機能をハードウェ
アまたはソフトウェアで選択的に供給することを特徴と
するマイクロプロセッサ。A microprocessor that has a debug support function that supports program creation, an exception handling function that handles exceptions during program execution, and an exception detection function that detects program execution exceptions. A microprocessor having equivalent functions and selectively providing expanded functions of the debugging function, the exception handling function, and the exception detection function using hardware or software.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021664A JPH03225435A (en) | 1990-01-30 | 1990-01-30 | microprocessor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021664A JPH03225435A (en) | 1990-01-30 | 1990-01-30 | microprocessor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225435A true JPH03225435A (en) | 1991-10-04 |
Family
ID=12061308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021664A Pending JPH03225435A (en) | 1990-01-30 | 1990-01-30 | microprocessor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225435A (en) |
-
1990
- 1990-01-30 JP JP2021664A patent/JPH03225435A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4715013A (en) | Coprocessor instruction format | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| US5021991A (en) | Coprocessor instruction format | |
| EP0525831B1 (en) | Method and apparatus for enabling a processor to coordinate with a coprocessor in the execution of an instruction which is in the intruction stream of the processor. | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPS6250934A (en) | Interrupting control system of processor | |
| JPH0810437B2 (en) | Guest execution control method for virtual machine system | |
| US4994961A (en) | Coprocessor instruction format | |
| JPH03225435A (en) | microprocessor | |
| JPH0754467B2 (en) | Data processing device | |
| JPH02186448A (en) | Integrated circuit with debug environment | |
| JPH03225485A (en) | Microprocessor | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH02135545A (en) | Execution control processing system for debugger | |
| JP2003196251A (en) | Multi-cpu system | |
| JPH0934795A (en) | Copy protection method for cpu program | |
| JP2001222447A (en) | Debugging method and debug target device under actual operating environment | |
| JP2503210B2 (en) | Micro program controller | |
| JPS62269237A (en) | Data processor | |
| JPH03201135A (en) | Microprocessor | |
| JPH01320547A (en) | Program execution information collecting system | |
| JPH01263732A (en) | Special action processing system for microprocessor | |
| JPS62274455A (en) | Multiprocessor system |