JPH03225485A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03225485A JPH03225485A JP2021663A JP2166390A JPH03225485A JP H03225485 A JPH03225485 A JP H03225485A JP 2021663 A JP2021663 A JP 2021663A JP 2166390 A JP2166390 A JP 2166390A JP H03225485 A JPH03225485 A JP H03225485A
- Authority
- JP
- Japan
- Prior art keywords
- function
- exception
- mpu
- software
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサ(以下MPUと略す)が実
行するプログラム作成のデパックをサポートするデバッ
グサポート機能、およびプログラムを実行する過程で発
生する例外を検出する例外検出機能、および例外に対処
する例外処理機能に関するものである。
行するプログラム作成のデパックをサポートするデバッ
グサポート機能、およびプログラムを実行する過程で発
生する例外を検出する例外検出機能、および例外に対処
する例外処理機能に関するものである。
第3図は従来のMPUのブロック図を示す。図において
、10はMPU、11は例外処理機構、12はデバッグ
サポート機構、13はプログラムカウンタ(以下PCと
略す)、14は実行ユニットでの例外s出tsm、15
は実行ユニット、16はデコードユニットでの例外検出
機構、17は命令デコードユニット、18は例外発生信
号、19は例外ハンドラ用ベクタアドレス、20はプロ
グラムアドレス、21はプログラムデータ、22はデパ
ック要求信号を示す。第4図は第3図のMPUのプログ
ラムのメモリマツプを示す。図において、7はリセット
直後に起動される初期設定プログラム部(以下SPと略
す)、8はメイン処理部(以下MPと略す)、23は例
外処理ハンドラ部(以下EPと略す)を示す。
、10はMPU、11は例外処理機構、12はデバッグ
サポート機構、13はプログラムカウンタ(以下PCと
略す)、14は実行ユニットでの例外s出tsm、15
は実行ユニット、16はデコードユニットでの例外検出
機構、17は命令デコードユニット、18は例外発生信
号、19は例外ハンドラ用ベクタアドレス、20はプロ
グラムアドレス、21はプログラムデータ、22はデパ
ック要求信号を示す。第4図は第3図のMPUのプログ
ラムのメモリマツプを示す。図において、7はリセット
直後に起動される初期設定プログラム部(以下SPと略
す)、8はメイン処理部(以下MPと略す)、23は例
外処理ハンドラ部(以下EPと略す)を示す。
MPUは近年の半導体デバイスの製造技術の向上、およ
びMPUを用いたシステムの高機能化高速化の要求に合
わせて高機能化高速化が進んでいる。このMPUの高機
能化はより複雑で大規模なプログうムの作成を可能とし
た。その結果、MPUに組み込ま口るプログラムのデバ
ッグを容易にするだめのデバッグサポート機能や、実行
中のプログラムになんらかの例外が発生した場合の例外
検出機能、および検出きれた例外に対処して例外状態か
らの復帰を行うための例外処理機能が充実され、これら
の機能自身も複雑なものとなってきている。
びMPUを用いたシステムの高機能化高速化の要求に合
わせて高機能化高速化が進んでいる。このMPUの高機
能化はより複雑で大規模なプログうムの作成を可能とし
た。その結果、MPUに組み込ま口るプログラムのデバ
ッグを容易にするだめのデバッグサポート機能や、実行
中のプログラムになんらかの例外が発生した場合の例外
検出機能、および検出きれた例外に対処して例外状態か
らの復帰を行うための例外処理機能が充実され、これら
の機能自身も複雑なものとなってきている。
トロン仕様に基づ<32ビットMPUであるM32ファ
ミリMPUでは、このプログラムのデバ1.グ機能とし
てセルフデバッグ機能を備えており、指定したメモリア
ドレスをアクセスした時、処理を停止する命令オペラン
ドブレークや一命令づつプログラムを実行するステップ
トレースなどをサポートしている。才だ1例外が発生し
た場合の例外検出機能としては、不正オペランド実行や
メモリアクセス違反など22種類をサポートしている。
ミリMPUでは、このプログラムのデバ1.グ機能とし
てセルフデバッグ機能を備えており、指定したメモリア
ドレスをアクセスした時、処理を停止する命令オペラン
ドブレークや一命令づつプログラムを実行するステップ
トレースなどをサポートしている。才だ1例外が発生し
た場合の例外検出機能としては、不正オペランド実行や
メモリアクセス違反など22種類をサポートしている。
これら例外は割込み、トラップ、例外に区別され、そr
ぞれに例外処理ハンドラ用のベクタアドレスが割り付け
られている。例外処理/’tンドラテハ゛ノフトウェア
処理で例外原因の認知と復帰処理が行われる。側外処理
機慣は内部状態の退避処理と例1[ハンドラのベクタア
ドレスを発生し、例外処理ハンドラ終了後に退避情報の
読み出しを行う。
ぞれに例外処理ハンドラ用のベクタアドレスが割り付け
られている。例外処理/’tンドラテハ゛ノフトウェア
処理で例外原因の認知と復帰処理が行われる。側外処理
機慣は内部状態の退避処理と例1[ハンドラのベクタア
ドレスを発生し、例外処理ハンドラ終了後に退避情報の
読み出しを行う。
MPUがプログラムを実行中にいかなる例外が発生して
も、これらの機構の働きでスムーズな例外状態からの復
帰を可能としている。
も、これらの機構の働きでスムーズな例外状態からの復
帰を可能としている。
次に、第3図および第4図を用いて例外処理の流れにつ
いて説明する。通常M P Uはシステムの起動時に自
動的にリセット信号が入り内部が初期化される。この時
、PCはMPUごとに固有σ)番地から命令を実行する
ように値がセットされる。
いて説明する。通常M P Uはシステムの起動時に自
動的にリセット信号が入り内部が初期化される。この時
、PCはMPUごとに固有σ)番地から命令を実行する
ように値がセットされる。
SP部は記憶装置(以下メモリと略す)のPCがリセッ
ト後にセットするアドレス番地から格納され、リセット
後に必ず実行さnることになる。このSP部ではシステ
ムおよびMPUの環境における初期設定を行う。そして
、分岐命令などプログラムの流れを変える命令が実行さ
れない限りは順次PCが加算され、MP部が実行されて
いく。この時、サポートさnていない命令の実行などデ
コードユニ1.トで検出される例外や、無効演算の実施
など実行ユニットで検出される例外など、MP部の処理
の続行が困難となる例外が発生した場合、例外発生信号
が発生する。例外発生信号を受けた例外処理機構ではハ
ードウェア処理を行った後、例外の内容に対応したベク
タアドレスを発生する。
ト後にセットするアドレス番地から格納され、リセット
後に必ず実行さnることになる。このSP部ではシステ
ムおよびMPUの環境における初期設定を行う。そして
、分岐命令などプログラムの流れを変える命令が実行さ
れない限りは順次PCが加算され、MP部が実行されて
いく。この時、サポートさnていない命令の実行などデ
コードユニ1.トで検出される例外や、無効演算の実施
など実行ユニットで検出される例外など、MP部の処理
の続行が困難となる例外が発生した場合、例外発生信号
が発生する。例外発生信号を受けた例外処理機構ではハ
ードウェア処理を行った後、例外の内容に対応したベク
タアドレスを発生する。
PCはこのベクタアドレスに設定さnlこのアドレスか
ら始まるEP部に分岐し、EP部のプログラムを起動す
る。EP部では例外の発生したMP部のプログラム列に
復帰するための処理が行われる。この例外からの復帰処
理は、MPUを組み込んだターゲットシステムの環境に
まって大きく変わる。
ら始まるEP部に分岐し、EP部のプログラムを起動す
る。EP部では例外の発生したMP部のプログラム列に
復帰するための処理が行われる。この例外からの復帰処
理は、MPUを組み込んだターゲットシステムの環境に
まって大きく変わる。
MPUがサポートする命令や機能が充実すればするほど
、そのデバ、、グ機能や例外処理機能力(複雑かつ大規
模となる。その結果、こ釘ら機能を実現するための設計
・検証に必要な工期が増大する。
、そのデバ、、グ機能や例外処理機能力(複雑かつ大規
模となる。その結果、こ釘ら機能を実現するための設計
・検証に必要な工期が増大する。
例外処理機能に関してMPUを実際のターゲットシステ
ムに組み込んだ場合を考えると、汎用のi<−ソナルコ
ンピュータやワークステーションなど、システム上で用
いるアブリケーシツンによって走るプログうムが異なっ
たり、入力されるデータや外部からの例えば割込み信号
などによつてその処理の流れが変化する場合などは、シ
ステムとしてどのまうな種類の例外が発生するのか特定
するのは困難である。このため、多岐に渡る用途に応じ
るには、例外処理検出及び処理機能を多種類準備する必
要がある。
ムに組み込んだ場合を考えると、汎用のi<−ソナルコ
ンピュータやワークステーションなど、システム上で用
いるアブリケーシツンによって走るプログうムが異なっ
たり、入力されるデータや外部からの例えば割込み信号
などによつてその処理の流れが変化する場合などは、シ
ステムとしてどのまうな種類の例外が発生するのか特定
するのは困難である。このため、多岐に渡る用途に応じ
るには、例外処理検出及び処理機能を多種類準備する必
要がある。
ところが各々のアプリケーションプログラムを作成する
上で必要な、デパックサポート機能やプログラムミスで
発生する例外の特定、また組立用ロボットなどの組み込
み機器では、一定のJレーチンに従。て処理が行われる
ため、MPU上を走るプログうムは固定さn、発生し得
る例外の特定は可能である。その結果特定のデパックサ
ポート機能や、特定し得た例外に対する例外処理機能以
外は不要となる。
上で必要な、デパックサポート機能やプログラムミスで
発生する例外の特定、また組立用ロボットなどの組み込
み機器では、一定のJレーチンに従。て処理が行われる
ため、MPU上を走るプログうムは固定さn、発生し得
る例外の特定は可能である。その結果特定のデパックサ
ポート機能や、特定し得た例外に対する例外処理機能以
外は不要となる。
一方のデパックサポート機能は、アプリケーションプロ
グラムを作成する段階では、その機能力5充実してい1
ば充実している程デパックが容易となり作成効率も向上
する。ところが−旦システムに組み込まれてしまえばこ
れら機能は不要である。
グラムを作成する段階では、その機能力5充実してい1
ば充実している程デパックが容易となり作成効率も向上
する。ところが−旦システムに組み込まれてしまえばこ
れら機能は不要である。
結果として不要となる機能のためにチップ面積が大きく
なることで直接的なコストが上がることにもなる。
なることで直接的なコストが上がることにもなる。
また、こnらデパック機能や、例外処理機能がL?4t
かつ大規模となると、こ1ら機能の組合セが膨大となり
、開発期間の長期化や製品化された場合の出荷検査にお
ける検査時間が増大し、間接的なコストの上昇をもたら
すことになる。
かつ大規模となると、こ1ら機能の組合セが膨大となり
、開発期間の長期化や製品化された場合の出荷検査にお
ける検査時間が増大し、間接的なコストの上昇をもたら
すことになる。
更に、システムによってはMPUが予めサポートしてい
る例外処理機能では対処が不充分な場合がある。このよ
うな例外処理機能を個別にハード上に組み込むのは不可
能なため、通常はソフトウェアによるトラップを発生さ
せることで対処しているが、組み込むプログラムが複雑
になりアプリケーションプログラム作成側の負担が大き
くなるなどの問題点があった。
る例外処理機能では対処が不充分な場合がある。このよ
うな例外処理機能を個別にハード上に組み込むのは不可
能なため、通常はソフトウェアによるトラップを発生さ
せることで対処しているが、組み込むプログラムが複雑
になりアプリケーションプログラム作成側の負担が大き
くなるなどの問題点があった。
従来のき(PUは上記のような問題点を解消するために
なされたもので、ターゲットシステムに最適なデパック
サポート機能や例外検地及び処理機能を持つMPUを得
ることを目的とする。
なされたもので、ターゲットシステムに最適なデパック
サポート機能や例外検地及び処理機能を持つMPUを得
ることを目的とする。
本発明に係るM P Uは、ターゲットとなるシステム
に必要な例外検出機能、例外処理機能やデバッグサポー
ト機能を、MPUの内部または外部の記憶装置に格納さ
れたソフトウェアによって選択的に供給するようにした
ものである。
に必要な例外検出機能、例外処理機能やデバッグサポー
ト機能を、MPUの内部または外部の記憶装置に格納さ
れたソフトウェアによって選択的に供給するようにした
ものである。
本発明におけるMPUは、ハードウェアで行っていた例
外処理機能やデバッグ機能を゛ソフトウェアで代替する
ことにより、ハードウェアとしてのチップ上への組み込
みが不要となり、また、ソフトの組み替えで機能を切り
換えることが可能となるため機能選択の自由度が大きく
なる。
外処理機能やデバッグ機能を゛ソフトウェアで代替する
ことにより、ハードウェアとしてのチップ上への組み込
みが不要となり、また、ソフトの組み替えで機能を切り
換えることが可能となるため機能選択の自由度が大きく
なる。
以下、本発明の一実施例を図について説明する。
第1図は本発明の一実施例であるデパックサポート機能
、例外検出機能および例外処理機能と、システムハード
ウェア、そしてアプリケーションプログラムとの関係の
概念説明図を示す。図において、1は゛ソフトウェアに
よる例外処理機能部、2はソフトウェアによるデパック
サポート機能部、3は例外検出機能部、4はMPU、5
はシステムアプリケーションソフトウェアとシステムハ
ードウェアの仲介を果たすオペレーティングシステム部
(以下O8と略す)、6はアプリケーションソフトウェ
ア部、9はM P U周辺L S I 、 241.t
シフ。
、例外検出機能および例外処理機能と、システムハード
ウェア、そしてアプリケーションプログラムとの関係の
概念説明図を示す。図において、1は゛ソフトウェアに
よる例外処理機能部、2はソフトウェアによるデパック
サポート機能部、3は例外検出機能部、4はMPU、5
はシステムアプリケーションソフトウェアとシステムハ
ードウェアの仲介を果たすオペレーティングシステム部
(以下O8と略す)、6はアプリケーションソフトウェ
ア部、9はM P U周辺L S I 、 241.t
シフ。
テムにおける゛ソフトウェアで処理される部分、25は
システムにおけるハードウェアで処理される部分を示す
。第2図は第1図のM P Uのプログラムσ)メモリ
マツプを示す。
システムにおけるハードウェアで処理される部分を示す
。第2図は第1図のM P Uのプログラムσ)メモリ
マツプを示す。
次に、第1図、第2図を用いて動作について説明する。
リセット後にまずMPU4が示す固有のPC値から格納
された外部のメモリ上の例外処理機能1、デパックサポ
ート機能2、そして例外検出機能3のプログラムが実行
される。この時、これら機能のプログラムはシステム全
体を統一環境下で操作オるための055と同様に、ユー
ザ側が意識することなくMPUd上でエンドレスで実行
される機能−プロセッサである。次に、プログラムのS
P部7が実行されシステムおよびMPU4が初期化さn
、O85が起動する。通常アプリケーション等のプログ
ラムはこの055に仲介され実行される。
された外部のメモリ上の例外処理機能1、デパックサポ
ート機能2、そして例外検出機能3のプログラムが実行
される。この時、これら機能のプログラムはシステム全
体を統一環境下で操作オるための055と同様に、ユー
ザ側が意識することなくMPUd上でエンドレスで実行
される機能−プロセッサである。次に、プログラムのS
P部7が実行されシステムおよびMPU4が初期化さn
、O85が起動する。通常アプリケーション等のプログ
ラムはこの055に仲介され実行される。
055に仲介さnたアプリケーションプログラムの命令
はデコード段階で検出される例外がない場合、例外処理
機能1を経由してMPU4に命令が引き渡これ、MPU
4で処理が実行される。
はデコード段階で検出される例外がない場合、例外処理
機能1を経由してMPU4に命令が引き渡これ、MPU
4で処理が実行される。
命令を実行した結果は常に例外検出機能3でチエツクさ
れ、例外が発生した場合は、処理が例外処理機能1に引
き継がれ例外処理機能が内部状態ノ退避を行い直接シス
テム側にベクタアドレスを発生する。
れ、例外が発生した場合は、処理が例外処理機能1に引
き継がれ例外処理機能が内部状態ノ退避を行い直接シス
テム側にベクタアドレスを発生する。
デパック要求信号が入力されデパック要求が発生した場
合は、デパック動作をデパックサポート機能2がMPU
4の動作を監視し、必要に応じて割込み等でMPU4の
動作を停止させる。
合は、デパック動作をデパックサポート機能2がMPU
4の動作を監視し、必要に応じて割込み等でMPU4の
動作を停止させる。
これら例外処理機能1、デパックサポート機能2そして
例外検出機能3は、必要に応じて不要な部分を削除する
ことでメモリ上のインストールするアブリケーシッンプ
ログラム用の記憶領域を増やすことが可能である。
例外検出機能3は、必要に応じて不要な部分を削除する
ことでメモリ上のインストールするアブリケーシッンプ
ログラム用の記憶領域を増やすことが可能である。
なお、上記実施例では外部のメモリに格納された場合を
示したが、MPU 4にメモリを内蔵してもよい。MP
U4にメモリを内蔵することで単体としての動作が可能
であり、外部メモリに対するアクセスが不要となる。そ
の結果MPUに比べてメモリのアクセス速度が遅いこと
から生じるパスネックが解消され全体の処理速度が向上
し、システムとしての部品点数も減る。
示したが、MPU 4にメモリを内蔵してもよい。MP
U4にメモリを内蔵することで単体としての動作が可能
であり、外部メモリに対するアクセスが不要となる。そ
の結果MPUに比べてメモリのアクセス速度が遅いこと
から生じるパスネックが解消され全体の処理速度が向上
し、システムとしての部品点数も減る。
また、例外処理機能1に必要に応じて例外処理ハンドラ
を組み込んでもよい。
を組み込んでもよい。
更に、O8,5のないシステムであってもよい。
以上のように本発明によれば、複雑な検出処理機能をデ
バイスにインプリメントする必要がなくなることで、設
計時の負荷の低減が可能となり、またソフトウェアで組
み込むことでハード上で固定されてし才う例外処理機能
に比べて自由度が大きくなり、ターゲットとするシステ
ムに最適な例外処理機能を構築できる。
バイスにインプリメントする必要がなくなることで、設
計時の負荷の低減が可能となり、またソフトウェアで組
み込むことでハード上で固定されてし才う例外処理機能
に比べて自由度が大きくなり、ターゲットとするシステ
ムに最適な例外処理機能を構築できる。
更に、デバイスのt’J造が簡素化されチップ面積が減
ることで直接的なコストが下がり、またハードウェアで
実現されている機能が減少することにより開発時の設計
、検証の負荷が減り、製品化された時の出荷検査時間の
短縮が可能となり、間接的ナコストが下がるなどの効果
がある。
ることで直接的なコストが下がり、またハードウェアで
実現されている機能が減少することにより開発時の設計
、検証の負荷が減り、製品化された時の出荷検査時間の
短縮が可能となり、間接的ナコストが下がるなどの効果
がある。
第1図は本発明の一実施例であるMPUでのソフトウェ
ア処理とハードウェア処理の関係の概念を示す説明図、
82図は第1図のMPUのプログラムのメモリマツプ、
第3図は従来のMPUのブロック図、第4図は第3図に
示すMPUのプログラムのメモリマツプを示す。 図中、lは例外処理機能部、2はデパックサポート機能
部、3は例外検出機能部、4はMPU、5はオペレーテ
ィングシステム部、6はアプリケーションソフトウェア
部、7は初期設定フログラム部、8はメイン処理部、9
はMPU周辺LSI、24 はシステムにおけるソフト
ウェアで処理される部分、25はシステムにおけるハー
ドウェアで処理される部分を示す。 なお、図中、同一符号は同一 または相当部分を示す。
ア処理とハードウェア処理の関係の概念を示す説明図、
82図は第1図のMPUのプログラムのメモリマツプ、
第3図は従来のMPUのブロック図、第4図は第3図に
示すMPUのプログラムのメモリマツプを示す。 図中、lは例外処理機能部、2はデパックサポート機能
部、3は例外検出機能部、4はMPU、5はオペレーテ
ィングシステム部、6はアプリケーションソフトウェア
部、7は初期設定フログラム部、8はメイン処理部、9
はMPU周辺LSI、24 はシステムにおけるソフト
ウェアで処理される部分、25はシステムにおけるハー
ドウェアで処理される部分を示す。 なお、図中、同一符号は同一 または相当部分を示す。
Claims (1)
- プログラムの作成をサポートするデバッグサポート機能
、およびプログラムの実行課程での例外に対処する例外
処理機能、およびプログラムの実行例外を検出する例外
検出機能を有するマイクロプロセッサにおいて、前記デ
バッグサポート機能、前記例外処理機能および前記例外
検出機能を前記マイクロプロセッサの内部または外部の
記憶装置に格納されたソフトウェアによって選択的に供
給されることを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021663A JPH03225485A (ja) | 1990-01-30 | 1990-01-30 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021663A JPH03225485A (ja) | 1990-01-30 | 1990-01-30 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03225485A true JPH03225485A (ja) | 1991-10-04 |
Family
ID=12061281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021663A Pending JPH03225485A (ja) | 1990-01-30 | 1990-01-30 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03225485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8215026B2 (en) | 2009-06-03 | 2012-07-10 | Kiyoshi Saito | Underwater foundation leveling device |
-
1990
- 1990-01-30 JP JP2021663A patent/JPH03225485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8215026B2 (en) | 2009-06-03 | 2012-07-10 | Kiyoshi Saito | Underwater foundation leveling device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2834837B2 (ja) | プログラマブルコントローラ | |
| US4924382A (en) | Debugging microprocessor capable of switching between emulation and monitor without accessing stack area | |
| US4715013A (en) | Coprocessor instruction format | |
| US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US7043416B1 (en) | System and method for state restoration in a diagnostic module for a high-speed microprocessor | |
| US7793075B2 (en) | Active memory command engine and method | |
| US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
| US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
| US5021991A (en) | Coprocessor instruction format | |
| JPS61204758A (ja) | コ・プロセツサ制御方式 | |
| EP0526911B1 (en) | A method and apparatus for coordinating execution of an instruction by a coprocessor | |
| US4758950A (en) | Method and apparatus for selectively delaying an interrupt of a coprocessor | |
| US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
| KR101249693B1 (ko) | 서브루틴 복귀 메카니즘 선택 | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US4994961A (en) | Coprocessor instruction format | |
| JPH03225485A (ja) | マイクロプロセッサ | |
| JPH1049373A (ja) | パイプライン・デジタル・プロセッサにおいて多重で高精度の事象を操作する方法と装置 | |
| US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| US7684973B2 (en) | Performance improvement for software emulation of central processor unit utilizing signal handler | |
| JPH0192843A (ja) | データ処理装置 | |
| US4811274A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| JPH03225435A (ja) | マイクロプロセッサ | |
| JP3171615B2 (ja) | データ転送のリトライ制御方式 | |
| JP2761324B2 (ja) | 高速演算処理方式 |