JPH03225957A - Image sensor and its manufacture - Google Patents

Image sensor and its manufacture

Info

Publication number
JPH03225957A
JPH03225957A JP2021499A JP2149990A JPH03225957A JP H03225957 A JPH03225957 A JP H03225957A JP 2021499 A JP2021499 A JP 2021499A JP 2149990 A JP2149990 A JP 2149990A JP H03225957 A JPH03225957 A JP H03225957A
Authority
JP
Japan
Prior art keywords
diode
diodes
voltage source
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021499A
Other languages
Japanese (ja)
Other versions
JPH0779155B2 (en
Inventor
Satoshi Takakuwa
高桑 聡
Hiromi Kakinuma
柿沼 博美
Ichiro Kanai
金井 一郎
Toru Owada
徹 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2021499A priority Critical patent/JPH0779155B2/en
Publication of JPH03225957A publication Critical patent/JPH03225957A/en
Publication of JPH0779155B2 publication Critical patent/JPH0779155B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To easily manufacture an image sensor by forming the following: a voltage source used to supply sawtooth waves which are increased or decreased continuously or in stages with the time; and a circuit in which a plurality of first diodes provided respectively with a first electrode and a second electrode are connected in series. CONSTITUTION:When sawtooth waves are generated from a voltage source 1, first diodes Da1 to Da3 turn on sequentially. When an inclined voltage of the sawtooth waves is increased gradually, a potential Vp0 at a point P0 is increased gradually. Thereby, when the potential Vp0 at the point P0 becomes a forward voltage Vf of a second diode Db0 in a unit circuit K0, the diode Db0 turns on, and the potential Vp0 at the point P0 becomes a nearly definite value (nearly Vf), i.e., a saturation voltage value. When potentials Vp0 to Vp3 at points P0 to P3 are changed sequentially, photodiodes S0 to S3 connected between the individual points P0 to P3 and the ground via a current-voltage conversion circuit 2 are driven sequentially. That is to say, the photodiodes S0 to S3 are scanned electrically.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、複数のフォトダイオードをのこぎり波電圧
に基づいて順次に走査する形式のイメージセンサ及びそ
の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image sensor in which a plurality of photodiodes are sequentially scanned based on a sawtooth voltage, and a method for manufacturing the same.

[従来の技術と発明が解決しようとする課題]イメージ
センサは、光情報を電気信号に変換するための複数の光
電変換素子と、複数の光電変換素子を電気的に走査して
電気信号を選択的に得るためのアナログスイッチとを有
している。アナログスイッチは、例えば、特開昭63−
2377号公報に開示されているように電界効果トラン
ジスタから成り、光電変換素子の近傍に配置されている
。ところで、集積回路構成のイメージセンサにおいては
、1つの光電変換素子即ち1つの画素の幅(例えば12
5μm)に収まるように1つの電界効果トランジスタが
配置されなければならない。
[Prior art and problems to be solved by the invention] Image sensors include multiple photoelectric conversion elements for converting optical information into electrical signals, and select electrical signals by electrically scanning the multiple photoelectric conversion elements. It has an analog switch for obtaining For example, the analog switch is disclosed in Japanese Patent Application Laid-Open No. 1983-
As disclosed in Japanese Patent No. 2377, it is made of a field effect transistor and is placed near the photoelectric conversion element. By the way, in an image sensor having an integrated circuit configuration, the width of one photoelectric conversion element, that is, one pixel (for example, 12
One field effect transistor must be placed to fit within 5 μm).

しかし、このように極めて狭い幅に収まるように電界効
果トランジスタを形成することは容易でない。また、電
界効果トランジスタのドレインとソースとゲートのため
の3つの配線導体層を基板上の予め決められた幅の中に
設ける時には、3つの配線導体層の幅が必然的に狭くな
り、イメージセンサの製造の歩留りが低くなった。
However, it is not easy to form a field effect transistor within such an extremely narrow width. Furthermore, when three wiring conductor layers for the drain, source, and gate of a field effect transistor are provided within a predetermined width on the substrate, the width of the three wiring conductor layers inevitably becomes narrower, and the image sensor The manufacturing yield has become low.

この種の問題を解決するために、ダイオードの直列回路
を利用してフォトダイオードを走査する方式が、特願平
1−198279号に開示されている。しかし、このイ
メージセンサの具体的構成及び製造方法は開示されてい
ない。
In order to solve this type of problem, Japanese Patent Application No. 1-198279 discloses a method of scanning photodiodes using a series circuit of diodes. However, the specific configuration and manufacturing method of this image sensor are not disclosed.

そこで、本発明の目的は、容易に製造することが可能な
イメージセンサ及びその製造方法を提供することにある
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an image sensor that can be easily manufactured and a method for manufacturing the same.

[課題を解決するための手段] 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、時間と共に連続的又は階
段状に増大又は減少するのこぎり波を供給するための電
圧源1と、第1の電極と第2の電極とをそれぞれ有する
複数個の第1のダイオードDa1〜Da3が直列に接続
された回路であり、その一端が前記電圧源1に接続され
、且つそれぞれの第1のダイオードDa1〜Da3の順
方向電流が前記のこぎり波に基づいて流れるような方向
性をそれぞれの第1のダイオードDa1〜Da3が有し
、且つそれぞれの第1のダイオードDa1〜Da3の前
記第1の電極が前記電圧源1の側に配置されている第1
の直列回路と、それぞれが第1の抵抗又はコンデンサR
a1〜Ra3又はCa1〜Ca3と第2のダイオードD
b1〜Db3とを直列に接続した回路から成り、それぞ
れの第1のダイオードDa1〜Da3の前記第2の電極
と前記電圧源1の他端との間にそれぞれ接続され、且つ
それぞれの第2のダイオードDb1〜Db3の順方向電
流が前記のこぎり波に基づいて流れるような方向性をそ
れぞれの第2のダイオ−Db1〜Db3が有している複
数の第2の直列回路と、それぞれの第1のダイオードD
a1〜Da3の前記第2の電極と前記電圧源1の他端と
の間にそれぞれ接続された複数の第2の抵抗又はコンデ
ンサRb1〜Rb3又はC1〜C3と、前記第1の抵抗
又はコンデンサRal〜Ra3又はCa1〜Ca3と前
記第2のダイオードDb1〜Db3との接続点P1〜P
3と共通電流出力線3との間に逆バイアスされる方向性
を有してそれぞれ接続されている複数のフォトダイオー
ド81〜S3と、前記共通電流出力線3と前記電圧源1
の他端との間に接続された電流−電圧変換回路2と、前
記フォトダイオード81〜S3を電気的に分離するため
に前記フォトダイオード81〜S3の相互間にそれぞれ
接続された複数のブロッキングダイオードDC1〜Dc
3と、から成るイメージセンサにおいて、前記第1のダ
イオードDa1〜Da3と前記第2のダイオードDb1
〜Db3と前記フォトダイオード81〜S3と前記ブロ
ッキングダイオードDc1〜Dc3が同一の絶縁基板1
1上に形成された同一接合形式のダイオードであること
を特徴とするイメージセンサに係わるものである。
[Means for Solving the Problems] To achieve the above object, the present invention provides a sawtooth wave that increases or decreases continuously or stepwise with time. It is a circuit in which a voltage source 1 for controlling the voltage and a plurality of first diodes Da1 to Da3 each having a first electrode and a second electrode are connected in series, one end of which is connected to the voltage source 1. and each of the first diodes Da1 to Da3 has a directionality such that the forward current of each of the first diodes Da1 to Da3 flows based on the sawtooth wave, and ~ a first electrode in which the first electrode of Da3 is arranged on the voltage source 1 side;
, each with a first resistor or capacitor R
a1 to Ra3 or Ca1 to Ca3 and the second diode D
b1 to Db3 connected in series, each connected between the second electrode of each of the first diodes Da1 to Da3 and the other end of the voltage source 1, and each of the second a plurality of second series circuits in which each of the second diodes Db1 to Db3 has a directionality such that the forward current of the diodes Db1 to Db3 flows based on the sawtooth wave; Diode D
a plurality of second resistors or capacitors Rb1 to Rb3 or C1 to C3 connected between the second electrodes of a1 to Da3 and the other end of the voltage source 1, respectively, and the first resistor or capacitor Ral; Connection points P1 to P between ~Ra3 or Ca1 to Ca3 and the second diodes Db1 to Db3
3 and the common current output line 3, a plurality of photodiodes 81 to S3 each connected in a reverse biased direction between the common current output line 3 and the voltage source 1;
a current-voltage conversion circuit 2 connected to the other end; and a plurality of blocking diodes connected between each of the photodiodes 81 to S3 to electrically isolate the photodiodes 81 to S3. DC1~Dc
3, wherein the first diodes Da1 to Da3 and the second diode Db1
-Db3, the photodiodes 81-S3, and the blocking diodes Dc1-Dc3 are the same insulating substrate 1
The present invention relates to an image sensor characterized in that it is a diode of the same junction type formed on the top of the image sensor.

なお、各ダイオードは、すべて水素化非晶質シリコンか
ら成るPIN型ダイオードにすることが望ましい。
Note that each diode is preferably a PIN type diode made of hydrogenated amorphous silicon.

また、上記イメージセンサを製造する際には、同一の絶
縁基板11の上に各ダイオードに対して共通の半導体層
と上部電極層17とを設け、しがる後、各ダイオードに
分離することが望ましい。
Furthermore, when manufacturing the image sensor, a common semiconductor layer and an upper electrode layer 17 are provided for each diode on the same insulating substrate 11, and after bonding, the diodes are separated. desirable.

[作 用] 本発明のイメージセンサにおいてのこぎり波を発生させ
ると、フォトダイオード81〜S3か順次に走査される
。このイメージセンサに含まれる0 第1及び第2のダイオードDa1〜Da3、Db1〜D
b3、フォトダイオードS1〜33、ブロッキングダイ
オードDc1〜Dc3は同一接合形式のダイオードとさ
れているので、容易に製造することが可能になり、低コ
ストなイメージセンサを提供することが可能になる。
[Function] When a sawtooth wave is generated in the image sensor of the present invention, the photodiodes 81 to S3 are sequentially scanned. 0 First and second diodes Da1 to Da3, Db1 to D included in this image sensor
b3, the photodiodes S1 to S33, and the blocking diodes Dc1 to Dc3 are diodes of the same junction type, so that they can be easily manufactured and a low-cost image sensor can be provided.

また、共通の半導体層及び上部電極層を設け、その後に
各ダイオードに分離すれば、フォトリソグラフィ工程数
を少なくすることができる。
Further, by providing a common semiconductor layer and an upper electrode layer and then separating each diode, the number of photolithography steps can be reduced.

[実施例コ 第1図に示されている本発明の実施例に従う一次元イメ
ージセンサは、電圧源1と4つの画素即ちビットに対応
した4つの単位回路KO1K1、K2 、K3と、電流
−電圧変換回路2とを有する。
[Embodiment 1] The one-dimensional image sensor according to the embodiment of the present invention shown in FIG. It has a conversion circuit 2.

この−次元イメージセンサは4つよりも多い数の画素を
検出することができるように構成されている。しかし、
この−次元イメージセンサの全部の構成を図面に示すこ
とは困難であるので、その−部のみが第1図に示されて
いる。
This -dimensional image sensor is configured to be able to detect more than four pixels. but,
Since it is difficult to show the entire configuration of this -dimensional image sensor in the drawing, only the -part thereof is shown in FIG.

互いに同一の3つの単位回路に1、K2、K31 は、第1のダイオードDa1、Da2、Da3と、第2
のダイオードDbl、Db2、Db3と、第1の抵抗R
a1、Ra2、Ra3と、第2の抵抗Rb1、Rb2、
Rb3と、光検出用のフォトダイオードS1、S2、S
3と、ブo ッq ングダイオー1eDcl、Dc2、
DC3とから成る。電圧源1と単位回路に1との間に配
置されたもう1つの単位回路KOは、第2のダイオード
DbOと、第1の抵抗RaOと、フォトダイオードSO
と、ブロッキングダイオードDcOとから成る。単位回
路KOは別の単位回路に1 、K2、K3における第1
のダイオードDal、Da2、Da3、及び第2の抵抗
Rb1、Rb2、Rb3に対応するものを有していない
。しかし、単位回路KOにも別の単位回路に1、K2、
K3の第1のダイオードと第2の抵抗に対応するものを
接続することができる。また、必要に応じて第1図のイ
メージセンサから初段の単位回路KOを省くことができ
る。アノード(第1の電極)とカソード(第2の電極)
とを有する3つの第1のダイオードDa1、Da2、D
a3が互いに直列に接続された回路(第1の直列2 回路)の一端(左端)は電圧源1の一端に接続されてい
る。第1のダイオードDal、Da2、Da3は電圧源
1の電圧によって順方向にバイアスされる方向性を有し
ている。即ち、第1のダイオードDa1〜Da3のアノ
ード(第1の電極)が電圧源1の側に配置されている。
The three unit circuits 1, K2, and K31 that are the same as each other are the first diodes Da1, Da2, and Da3, and the second diodes Da1, Da2, and Da3.
diodes Dbl, Db2, Db3 and the first resistor R
a1, Ra2, Ra3, and second resistors Rb1, Rb2,
Rb3 and photodiodes S1, S2, S for light detection
3, Boo q Daioh 1eDcl, Dc2,
It consists of DC3. Another unit circuit KO placed between the voltage source 1 and the unit circuit 1 includes a second diode DbO, a first resistor RaO, and a photodiode SO.
and a blocking diode DcO. The unit circuit KO is connected to another unit circuit 1, K2, and the first in K3.
It does not have anything corresponding to the diodes Dal, Da2, Da3 and the second resistors Rb1, Rb2, Rb3. However, the unit circuit KO also has 1, K2,
The first diode of K3 and the corresponding second resistor can be connected. Furthermore, the first stage unit circuit KO can be omitted from the image sensor shown in FIG. 1 if necessary. Anode (first electrode) and cathode (second electrode)
three first diodes Da1, Da2, D having
One end (left end) of a circuit in which a3 are connected in series (first series two circuit) is connected to one end of voltage source 1. The first diodes Dal, Da2, and Da3 have directionality that is biased in the forward direction by the voltage of the voltage source 1. That is, the anodes (first electrodes) of the first diodes Da1 to Da3 are arranged on the voltage source 1 side.

なお、電圧源1の上側の端子がマイナスの時には、・第
1のダイオードDa1〜Da3のカソードが電圧源1の
側に配置される。第1のダイオードDa1、Da2、D
a3のカソード(第2の電極)と電圧源1の他端(グラ
ンド)との間には第1の抵抗Ral、Ra2、Ra3と
第2のダイオードDb1、Db2、Db3とを直列にそ
れぞれ接続した回路(第2の直列回路)がそれぞれ接続
されている。単位回路KOにおいては、電圧源1の一端
と他端との間に第1の抵抗RaOと第2のダイオードD
bOとの直列回路が接続されている。第2のダイオード
DbO1Db1、Db2、Db3は電圧源1の電圧によ
って順方向にバイアスされる方向性を有している。
Note that when the upper terminal of the voltage source 1 is negative, the cathodes of the first diodes Da1 to Da3 are arranged on the voltage source 1 side. First diode Da1, Da2, D
First resistors Ral, Ra2, Ra3 and second diodes Db1, Db2, Db3 were connected in series between the cathode (second electrode) of a3 and the other end (ground) of the voltage source 1, respectively. The circuits (second series circuits) are connected to each other. In the unit circuit KO, a first resistor RaO and a second diode D are connected between one end and the other end of the voltage source 1.
A series circuit with bO is connected. The second diodes DbO1, Db1, Db2, and Db3 have directionality that is biased in the forward direction by the voltage of the voltage source 1.

各単位回路KO、K1 、K2 、K3における第3 1の抵抗Ra01Ra1、Ra2、Ra3と第2のダイ
オードDbO1Db1、Db2、Db3の相互接続点P
O1P1 、P2 、P3にフォトダイオードSo 、
31、S2、S3とブロッキングダイオードDCO1D
C1、DC2、Dc3との直列回路(第3の直列回路)
が接続されている。即ちフォトダイオードSO〜S3の
カソードがブロッキングダイオードDCO〜DC3を介
して点PO〜P3に接続され、アノードが共通の電流出
力線3に接続されている。
Interconnection point P between the third first resistor Ra01Ra1, Ra2, Ra3 and the second diode DbO1Db1, Db2, Db3 in each unit circuit KO, K1, K2, K3
O1P1, P2, P3 have photodiodes So,
31, S2, S3 and blocking diode DCO1D
Series circuit with C1, DC2, and Dc3 (third series circuit)
is connected. That is, the cathodes of the photodiodes SO to S3 are connected to the points PO to P3 via the blocking diodes DCO to DC3, and the anodes of the photodiodes SO to S3 are connected to the common current output line 3.

電流−電圧変換回路2は、共通電流出力線3と電圧源1
の他@(グランド)との間に接続された抵抗R[と電流
出力線3と出力端子4との間に接続されたコンデンサC
とから成る。従って、フォトダイオードSO〜S3は第
2のダイオードDbO〜Db3に実質的に並列接続され
ている。またフォトダイオードSO〜S3は、電圧源1
の電圧で逆バイアスされるように接続されている。この
ため、フォトダイオードSO〜S3に流れる電流は極め
て小さい。
The current-voltage conversion circuit 2 has a common current output line 3 and a voltage source 1.
A resistor R connected between the other @ (ground) and a capacitor C connected between the current output line 3 and the output terminal 4
It consists of Therefore, the photodiodes SO to S3 are substantially connected in parallel to the second diodes DbO to Db3. Further, the photodiodes SO to S3 are connected to the voltage source 1
It is connected so that it is reverse biased at a voltage of . Therefore, the current flowing through the photodiodes SO to S3 is extremely small.

第1図のイメージセンサの各部の詳細は次の通 4 りである。Details of each part of the image sensor shown in Figure 1 are as follows. It is.

電圧源1はのこぎり波を発生する回路から成り、第2図
に示すのこぎり波即ち掃引信号を周期的に発生する。第
2図ののこぎり波の最大振@幅は第1図の全部の第1及
び第2のダイオードDa1〜Da3、DbO〜Db3を
オン状態にすることができる値に設定されている。
Voltage source 1 consists of a sawtooth wave generating circuit, which periodically generates the sawtooth wave or sweep signal shown in FIG. The maximum amplitude of the sawtooth wave in FIG. 2 is set to a value that can turn on all the first and second diodes Da1 to Da3 and DbO to Db3 in FIG. 1.

フォトダイオードSO〜S3、第1のダイオードDa1
〜Da3、第2のダイオードDbO〜Db3、ブロッキ
ンクダイオードDCO〜Dc3は、それぞれ同一形式の
PIN接合ダイオードであって、水素化アモルファスシ
リコン半導体層と、この半導体層の下側に設けられた一
方の電極層と、半導体層の上側に設けられた他方の電極
層とから成る。
Photodiodes SO to S3, first diode Da1
~Da3, the second diodes DbO~Db3, and the blocking diodes DCO~Dc3 are PIN junction diodes of the same type, and are connected to a hydrogenated amorphous silicon semiconductor layer and one of the blocking diodes provided below this semiconductor layer. It consists of an electrode layer and another electrode layer provided above the semiconductor layer.

フォトダイオードSO〜S3は逆バイアスされているの
で、第3図に示すキャパシタンスCSと光強度に比例す
る電流源Isとの並列回路で等測的に示される。なお、
フォトダイオードSO〜S3の等価キャパシタンスCS
に流れる電流の値は極めて小さい。
Since the photodiodes SO to S3 are reverse-biased, they are represented isometrically by a parallel circuit of a capacitance CS shown in FIG. 3 and a current source Is proportional to the light intensity. In addition,
Equivalent capacitance CS of photodiode SO~S3
The value of the current flowing through is extremely small.

5 第1のダイオードDa1〜Da3及び第2のダイオード
DbO〜Db3がオン状態になった時の両端電圧即ち順
方向電圧Vfはほぼ1■である。第1の抵抗RaO〜R
a3はそれぞれ100にΩであり、第2の抵抗Rb1〜
Rb3はそれぞれ1にΩであり、これ等はTiO2、T
a−8i02又はNiCr等の物質で形成されている。
5. When the first diodes Da1 to Da3 and the second diodes DbO to Db3 are turned on, the voltage across them, that is, the forward voltage Vf is approximately 1. First resistance RaO~R
a3 are each 100Ω, and the second resistors Rb1~
Rb3 is 1 to Ω, respectively, and these are TiO2, T
It is formed from a material such as a-8i02 or NiCr.

[動 作] 第1図のイメージセンサにおいて、電圧源1がら第2図
に示すのこぎり波が発生すると、第1のダイオードDa
1〜Da3が順次に導通状態になる。
[Operation] In the image sensor shown in FIG. 1, when the sawtooth wave shown in FIG. 2 is generated from the voltage source 1, the first diode Da
1 to Da3 become conductive in sequence.

のこぎり波の傾斜電圧が徐々に増大すると、点POの電
位VpOが第4図(A)に示す如く徐々に高くなる。こ
れによって、点POの電位VpOが単位回路KOの第2
のダイオードDbOの順方向電圧■fになると、ダイオ
ードDbOがオン状態になり、点POの電位VpOはほ
ぼ一定値(はぼVf )即ち飽和電圧値になる。単位回
路KOの第2のダイオードDbOのオン状態への転換と
ほぼ同時に単位回路に1の第1のダイオードDa1もオ
ン状態に転換6 する。単位回路に1の第1のダイオードDa1が非導通
(オフ状態)の期間には、第1のダイオードDa1のカ
ソードはほぼ零ボルトであるが、第1のダイオードDa
1がオン状態になって更に電圧源1の電圧Vdが高くな
ると、第1のダイオードDa1のカソード電圧は電圧V
dに追従して高くなる。
As the slope voltage of the sawtooth wave gradually increases, the potential VpO at point PO gradually increases as shown in FIG. 4(A). As a result, the potential VpO at point PO becomes the second potential of the unit circuit KO.
When the forward voltage of the diode DbO becomes f, the diode DbO turns on, and the potential VpO at the point PO becomes a substantially constant value (approximately Vf), that is, a saturation voltage value. Almost at the same time as the second diode DbO of the unit circuit KO is turned on, the first diode Da1 of the unit circuit 1 is also turned on. During the period when the first diode Da1 in the unit circuit is non-conducting (off state), the cathode of the first diode Da1 is at approximately zero volts, but the first diode Da1 is at approximately zero volts.
1 turns on and the voltage Vd of the voltage source 1 further increases, the cathode voltage of the first diode Da1 becomes the voltage V
It increases following d.

即ち、第1のダイオードDalがオン状態になると、こ
の両端電圧は順方向電圧Vfにほぼ固定されるため、電
源電圧VdからダイオードDa1の順方向電圧Vfを差
し引いた電圧が抵抗Rblの両端に加わる。また、単位
回路に1の第2のダイオードDb1が非導通の期間には
、点P1の単位が第2の抵抗Rb1の両端電圧にほぼ等
しくなる。従って、第1のダイオードDalがオン状態
になった後に、点P1の電位Vp1が第4図(A)に示
すように徐々に上昇する。点P1の電位Vp1が第2の
ダイオードDb1の順方向電圧Vfになると、これがオ
ン状態になり、点P1の電位Vp1はほぼ一定値(Vf
 )になる。単位回路に1の第2のダイオードDb1の
オン状態への転換とほぼ同時に単位回路に2の第7 1のダイオードDa2がオン状態に転換し、点P2に第
4図(A)に示すように電位Vp2が得られる。
That is, when the first diode Dal is turned on, the voltage across it is almost fixed to the forward voltage Vf, so a voltage obtained by subtracting the forward voltage Vf of the diode Da1 from the power supply voltage Vd is applied across the resistor Rbl. . Further, during a period in which the second diode Db1 in the unit circuit is non-conductive, the unit of the point P1 becomes approximately equal to the voltage across the second resistor Rb1. Therefore, after the first diode Dal is turned on, the potential Vp1 at the point P1 gradually increases as shown in FIG. 4(A). When the potential Vp1 at point P1 reaches the forward voltage Vf of the second diode Db1, this becomes an on state, and the potential Vp1 at point P1 becomes an almost constant value (Vf
)become. Almost at the same time as the second diode Db1 in the unit circuit is turned on, the seventh diode Da2 in the unit circuit is turned on, and the point P2 is turned on as shown in FIG. 4(A). A potential Vp2 is obtained.

電圧源1から供給されているのこぎり波の傾斜電圧が更
に増大すると、単位回路に3の第1のダイオードDa3
がオン状態に転換し、点P3に第4図(A)の電位Vp
3が得られる。点PO〜P3の電位VpO〜Vp3が第
4図(A)に示すように順次に変化すると、各点PO〜
P3とグランドとの間に電流−電圧変換回路2を介して
接続されたフォトダイオードSO〜S3が順次に駆動さ
れる。即ち、フォトダイオードSO〜S3が電気的に走
査される。
When the slope voltage of the sawtooth wave supplied from the voltage source 1 further increases, the first diode Da3 of 3 is connected to the unit circuit.
turns on, and the potential Vp of FIG. 4(A) is applied to point P3.
3 is obtained. When the potentials VpO to Vp3 of points PO to P3 change sequentially as shown in FIG. 4(A), each point PO to
Photodiodes SO to S3 connected between P3 and the ground via the current-voltage conversion circuit 2 are sequentially driven. That is, the photodiodes SO to S3 are electrically scanned.

第1図の回路において、フォトダイオードSO〜S3は
一次元的に配置されている。このフォトダイオードSO
〜S3で光情報を読み取る時には、まず、第1のダイオ
ードDa1〜Da3及び第2のダイオ7ドDbO〜Db
3の全部をオン状態にすることができる電圧を電圧源1
から発生させる。なお、第1のダイオードDa1〜Da
3及び第2のダイオードDbO〜Db3の全部をオン状
態にするための電圧 8 は、第2図に示すのこぎり波で与えることができる。即
ち、のこぎり波の最大値及びこの近傍の電圧値は、第1
及び第2のダイオードDa1〜Da3及びDbO〜Db
3の全部をオンにすることができる。
In the circuit of FIG. 1, photodiodes SO to S3 are arranged one-dimensionally. This photodiode SO
~ When reading optical information in S3, first, the first diodes Da1 to Da3 and the second diodes DbO to Db
Voltage source 1 is the voltage that can turn on all of 3.
Generate from. Note that the first diodes Da1 to Da
The voltage 8 for turning on all of the diodes DbO to Db3 and the second diodes DbO to Db3 can be given in the form of a sawtooth wave as shown in FIG. In other words, the maximum value of the sawtooth wave and the voltage value in this vicinity are the first
and second diodes Da1 to Da3 and DbO to Db
You can turn on all 3.

第1のダイオードDa1〜Da3及び第2のダイオード
DbO〜Db3の全部がオン状態である期間には、点P
O〜P3に得られる第2のダイオードDbO〜Db3の
順方向電圧Vfによって各フォトダイオードSO〜S3
が逆バイアスされ、第3図に等測的に示すキャパシタン
スCSが充電される。なお、等価キャパシタンスOsは
極めて小さいので、ブロッキングダイオードDcO〜D
c3の順方向電流が急峻に立上る点よりも前の領域の微
小電流によって等価キャパシタンスCsの充電を達成す
ることができる。
During the period when all of the first diodes Da1 to Da3 and the second diodes DbO to Db3 are in the on state, the point P
Each photodiode SO to S3 is
is reverse biased, charging a capacitance CS shown isometrically in FIG. Note that since the equivalent capacitance Os is extremely small, the blocking diodes DcO~D
The equivalent capacitance Cs can be charged by a small current in the region before the point where the forward current of c3 rises steeply.

第1図のイメージセンサに対向配置されている例えばフ
ァクシミリの原稿のような被写体(図示せず)から得ら
れる光信号がフォトダイオードSO〜S3に入力される
と、光信号の有無及び大小に対応してフォトダイオード
SO〜S3の等価キ9 ャパシタンスCsの充電電荷量が変化する。即ち、フォ
トダイオードSO〜S3の内で光信号が入力したものに
おいて等価キャパシタンスCsの放電が生じ、光信号が
入力しなかったものでは等価キャパシタンスCsの放電
が生じない。等価キャパシタンスCsの放電の量は光量
によって変化する。
When an optical signal obtained from an object (not shown) such as a facsimile document placed opposite to the image sensor in Fig. 1 is input to the photodiodes SO to S3, the presence or absence and size of the optical signal are detected. As a result, the amount of charge in the equivalent capacitance Cs of the photodiodes SO to S3 changes. That is, among the photodiodes SO to S3, the equivalent capacitance Cs is discharged in the one to which the optical signal is input, and the equivalent capacitance Cs is not discharged in the one to which the optical signal is not input. The amount of discharge of the equivalent capacitance Cs changes depending on the amount of light.

フォトダイオードSO〜S3に対して光入力を与、える
方法は2つある。その1つはフォトダイオードSO〜S
3に常に光入力を与える方法であり、もう1つは予め決
められた期間(例えば電圧源1の電圧Vdが零ボルトの
期間)にのみ光入力を与える方法である。
There are two methods for providing optical input to the photodiodes SO to S3. One of them is photodiode SO~S
One method is to always provide optical input to the voltage source 1, and the other is to provide optical input only during a predetermined period (for example, a period when the voltage Vd of the voltage source 1 is 0 volts).

電圧源1の電圧Vdが第2図に示すように時間と共に直
線的に増大すると、点PO〜P3に第4図(A)に示す
ように電位VpO1Vp1、Vp2、■p3が得られ、
これによってフォトダイオードSO〜S3が順次に逆バ
イアスされる。換言すれば、第3図に示す等価キャパシ
タンスCsを充電するための電圧がフォトダイオードS
O〜S3に印加される。この時、フォトダイオードSO
〜S3の0 等価キャパシタンスC8の内で光入力が放電したものに
対しては充電電流が流れるが、光入力がなくて放電しな
かったものに対しては充電電流が流れない。フォトダイ
オードSO〜S3の等価キャパシタンスCsの充電電流
は電流−電圧変換回路2を通って流れるので、充電電流
の有無によって出力端子4の電圧voutが変化する。
When the voltage Vd of the voltage source 1 increases linearly with time as shown in FIG. 2, potentials VpO1Vp1, Vp2, ■p3 are obtained at points PO to P3 as shown in FIG. 4(A),
As a result, the photodiodes SO to S3 are sequentially reverse biased. In other words, the voltage for charging the equivalent capacitance Cs shown in FIG.
It is applied to O to S3. At this time, the photodiode SO
~0 of S3 A charging current flows to those of the equivalent capacitance C8 that are discharged due to optical input, but no charging current flows to those that are not discharged due to no optical input. Since the charging current of the equivalent capacitance Cs of the photodiodes SO to S3 flows through the current-voltage conversion circuit 2, the voltage vout at the output terminal 4 changes depending on the presence or absence of the charging current.

4つのフォトダイオードSO〜S3の全部に光入力が与
えられたために各等価キャパシタンスC8が放電してい
る状態において、第4図(A)に示す電位VpO〜Vp
3がフォトダイオードSO〜S3に順次に印加されると
、出力端子4の電圧voutは第4図(B)に示すよう
にフォトダイオードSO〜S3に充電電流が流れる毎に
変化する。即ち、各点PO〜P3の電位VpO〜Vp3
の増大につれて等価キャパシタンスCSの充電電流が増
大し、各点PO〜P3の電位VpO〜Vp3が飽和する
と、充電電流が減少し、この充電電流の変化に対応した
出力電圧voutが得られる。
In a state where each equivalent capacitance C8 is discharged because optical input is given to all four photodiodes SO to S3, the potentials VpO to Vp shown in FIG. 4(A)
3 is sequentially applied to the photodiodes SO to S3, the voltage vout at the output terminal 4 changes each time a charging current flows through the photodiodes SO to S3, as shown in FIG. 4(B). That is, the potentials VpO to Vp3 at each point PO to P3
As the charging current increases, the charging current of the equivalent capacitance CS increases, and when the potentials VpO to Vp3 at each point PO to P3 are saturated, the charging current decreases, and an output voltage vout corresponding to this change in the charging current is obtained.

第4図<C>には4つのフォトダイオードSO11 Sl、S2、S3の内の82に光入力が与えられず、5
O1S1、S3のみに光入力が与えられた時の出力端子
4の電圧Voutの変化が示されている。この場合には
、第4図(A)に示す電位VpO〜Vp3がフォトダイ
オードSO〜S3に順次に与えられた時に、フォトダイ
オードS2には充電電流が流れない。即ち、第4図(A
)に示す電位Vp2に対応する出力電圧Voutの変化
が発生しない。
In Fig. 4 <C>, no optical input is given to 82 of the four photodiodes SO11 Sl, S2, and S3, and 5
A change in the voltage Vout at the output terminal 4 when optical input is applied only to O1S1 and S3 is shown. In this case, when the potentials VpO to Vp3 shown in FIG. 4A are sequentially applied to the photodiodes SO to S3, no charging current flows through the photodiode S2. That is, Fig. 4 (A
) does not cause a change in the output voltage Vout corresponding to the potential Vp2.

[製造方法] このイメージセンサは、第5図(A)及び第6図に示す
ガラスから成る共通の絶縁基板11の上に第1のダイオ
ードDa1〜Da3、第2のダイオードDbO〜Db3
、フォトダイオードSO〜S3、ブロッキングダイオー
ドDcO〜Dc3、第1の抵抗RaO〜Ra3、第2の
抵抗Rb1〜Rb3を設けることによって構成されてい
る。これ等の幾何学的配置は第5図(A)(B)に示す
通りである。
[Manufacturing method] This image sensor has first diodes Da1 to Da3 and second diodes DbO to Db3 on a common insulating substrate 11 made of glass as shown in FIG. 5(A) and FIG.
, photodiodes SO to S3, blocking diodes DcO to Dc3, first resistors RaO to Ra3, and second resistors Rb1 to Rb3. Their geometric arrangement is as shown in FIGS. 5(A) and 5(B).

次に、これ等の製造方法を第6図を参照して工程順に説
明する。なお、単位回路KO〜に3は同一方法で同時に
形成されるので、単位回路に1の2 製造方法を例にとって説明する。
Next, a manufacturing method for these will be explained in order of steps with reference to FIG. 6. Note that since unit circuits KO to 3 are formed at the same time by the same method, the manufacturing method for unit circuits 1 and 2 will be explained as an example.

第6図(A)に示すように、ガラス基板から成る絶縁基
板11上に抵抗pA12と、下部電極層13と、N型の
水素化非晶質シリコン膜(以下、N型膜と言う)14と
、I型(真性半導体)の水素化非晶質シリコン膜・(以
下、■型膜と言う)15と、P型の水素化非晶質シリコ
ン膜(以下、P型膜と言う)16と、透明電極層(上部
電極層)17とを順次に形成した。更に詳しく説明する
と、抵抗II!12は、T a S iO2を1000
オンゲス1〜ロームの厚さにスパッタリングすることに
よって形成した6下部電極層13はクロム(Or>を1
000オングストロームの厚さにスパッタリングで形成
した。N型膜14、I型膜15、及びP型膜16はグロ
ー放電法によりそれぞれ形成した。
As shown in FIG. 6(A), a resistor pA 12, a lower electrode layer 13, and an N-type hydrogenated amorphous silicon film (hereinafter referred to as an N-type film) 14 are formed on an insulating substrate 11 made of a glass substrate. , an I-type (intrinsic semiconductor) hydrogenated amorphous silicon film (hereinafter referred to as ■-type film) 15, and a P-type hydrogenated amorphous silicon film (hereinafter referred to as P-type film) 16. , and a transparent electrode layer (upper electrode layer) 17 were sequentially formed. To explain in more detail, Resistance II! 12 is T a SiO2 1000
The lower electrode layer 13 is formed by sputtering to a thickness of 1 to 100% chromium (Or>1).
It was formed by sputtering to a thickness of 0,000 angstroms. The N-type film 14, I-type film 15, and P-type film 16 were each formed by a glow discharge method.

更に詳細には、N型膜14はSiH4、PH3及びH2
の混合カスを用いて約300オングストロームの膜厚に
形成し、P(リン)のドープ量を0.6%とした。I型
膜15は、S I Ht、 、H2の混合カスを用いて
膜厚約5000オンゲスドロ3 −ムに形成し、導電型決定不純物は勿論添加しなかった
。P型膜16は、SiH、B2H6、H2の混合ガスを
用いて膜厚約300オンクスl−ロームに形成し、B(
ボロン)のドープ量を06%とした。透明電極層17は
電子ビーム蒸着法によりITO(酸化インジウムスズ)
を膜厚9゜Oオングストロームに蒸着することによって
形成した。なお、抵抗膜12は第1及び第2の抵抗Ra
1、Ra2に対して共通に形成し、下部電極層13、N
型膜14、■型膜15、P型膜16、透明電極層17は
各ダイオードに共通に形成した。
More specifically, the N-type film 14 includes SiH4, PH3 and H2.
A film with a thickness of about 300 angstroms was formed using the mixed scum of the above, and the amount of P (phosphorus) doped was 0.6%. The type I film 15 was formed to a thickness of about 5000 Å by using a mixed residue of S I Ht, H2, and H2, and of course no conductivity type determining impurities were added. The P-type film 16 is formed using a mixed gas of SiH, B2H6, and H2 to have a film thickness of about 300 oz.
The doping amount of boron) was set to 0.6%. The transparent electrode layer 17 is made of ITO (indium tin oxide) by electron beam evaporation.
The film was formed by vapor deposition to a film thickness of 9°O angstroms. Note that the resistive film 12 is connected to the first and second resistors Ra.
1, formed in common to Ra2, lower electrode layer 13, N
A type film 14, a type film 15, a P type film 16, and a transparent electrode layer 17 were formed commonly for each diode.

次に、第6図(A)に示すように第1のレジスト層17
を設け、フォトリソグラフィ工程によってパタニングす
ることによって第6図(B)に示すものを得た。即ち、
レジスト層17がら成る第1のマスク(図示せず)を設
け、透明電極層17をウェットエツチング方法でパタニ
ングした。N型膜13と■型膜14とP型膜15とから
成る非晶質半導体層はCF  ガスに02ガスを5%混
ぜた混合ガスによってドライエツチングしな。次に4 このドライエツチングの後に、同一マスクによって再び
ウェットエツチング法によって透明電極層17をエツチ
ングして、透明電極層17の表面積を小さくした。第6
図(B)では各部のパターンか原理的に示されているが
、実際には横方向エツチングによって各部は台形状にな
り、且つ透明電極層17の横方向の突き出しが生じるが
、再度のウェットエツチングでこの突き出しが除去され
る。
Next, as shown in FIG. 6(A), a first resist layer 17 is formed.
was provided and patterned by a photolithography process to obtain what is shown in FIG. 6(B). That is,
A first mask (not shown) consisting of a resist layer 17 was provided, and the transparent electrode layer 17 was patterned by a wet etching method. The amorphous semiconductor layer consisting of the N-type film 13, the ■-type film 14, and the P-type film 15 is dry-etched using a mixed gas of 5% CF gas and 02 gas. Next, after this dry etching, the transparent electrode layer 17 was etched again by wet etching using the same mask to reduce the surface area of the transparent electrode layer 17. 6th
Although the pattern of each part is shown in principle in Figure (B), in reality, each part becomes trapezoidal due to lateral etching, and the transparent electrode layer 17 protrudes in the lateral direction, but wet etching is performed again. This protrusion is removed.

第6図(B)のパターンは抵抗膜12の最終パターンに
対応している。
The pattern in FIG. 6(B) corresponds to the final pattern of the resistive film 12.

次に、第1のマスクを剥離した後に、第6図(C)に示
すように第2のレジスト層18を設け、第2のマスク(
図示せず)を形成し、透明電極層17をウェットエツチ
ングし、P型l!16と■型膜15とN型膜14とから
成る半導体層をドライエツチングすることによって第6
図(D>に示すものを得た。これにより、第1及び第2
のダイオードDal、Dbl、ブo ッ’5 ングダイ
オードDel、フォトダイオードS1が互いに分離され
る。
Next, after peeling off the first mask, a second resist layer 18 is provided as shown in FIG. 6(C), and the second mask (
), wet etching the transparent electrode layer 17, and forming a P-type l! By dry etching the semiconductor layer consisting of the semiconductor layer 16, the ■-type film 15, and the N-type film 14, the sixth
What is shown in Figure (D>) was obtained. As a result, the first and second
The diodes Dal and Dbl, the booging diode Del, and the photodiode S1 are separated from each other.

次に、グロー放電法によって水素化非晶質半導5 体から成るI型膜から成る保護及び分離用膜19を第6
図(E)に示すように形成し、この上に第3のレジスト
層20を設け、このレジスト層20に基づく第3のマス
ク(図示せず)を使用して第6図(F)に示すパターン
の保護及び分離用膜19を得た。この様に保護及び分離
用膜19を■型膜とすれば、ダイオード部分のI型膜1
5等の半導体層と同一の装置で形成することが可能にな
り、製造装置を簡略化することが可能になる。
Next, a protective and separating film 19 made of an I-type film made of a hydrogenated amorphous semiconductor is formed by a glow discharge method.
A third resist layer 20 is provided thereon, and a third mask (not shown) based on this resist layer 20 is used as shown in FIG. 6(F). A pattern protection and separation film 19 was obtained. In this way, if the protection and separation film 19 is a type II film, the type I film 1 in the diode portion
It becomes possible to form the semiconductor layer with the same equipment as the semiconductor layer No. 5, etc., and it becomes possible to simplify the manufacturing equipment.

次に、第3のマスクを剥離した後に、第6図(G)に示
すように引き出し電極(配線導体)のためのクロム層1
9とアルミニウム層20とをスパッタリング法で形成し
、この上に第4のレジスト層23を形成し、このレジス
ト層23から成る第4のマスク(図示せず)を設け、こ
れを使用してクロム層19とアルミニウム層20とから
成る引き出し電極層及びクロムから成る下部電極層13
を第6図(H)に示すようにエツチングした。
Next, after peeling off the third mask, the chromium layer 1 for the extraction electrode (wiring conductor) is removed as shown in FIG.
9 and an aluminum layer 20 are formed by sputtering, a fourth resist layer 23 is formed thereon, a fourth mask (not shown) made of this resist layer 23 is provided, and this is used to form a chromium layer 20. An extraction electrode layer consisting of a layer 19 and an aluminum layer 20, and a lower electrode layer 13 consisting of chromium.
was etched as shown in FIG. 6(H).

その後、保護膜(図示せず)及びフォトダイオードSO
〜S3の受光領域を除いた部分及び他の6 ダイオードDa1〜Da3、DbO〜Db3、DCO〜
DC3に遮光膜(図示せず)を形成してイメージセンサ
を完成させた。
After that, a protective film (not shown) and a photodiode SO
~The part excluding the light receiving area of S3 and the other 6 diodes Da1~Da3, DbO~Db3, DCO~
A light shielding film (not shown) was formed on DC3 to complete the image sensor.

本実施例に関係してI型膜15のPH3ドープ量及び膜
厚と電気的特性との関係を調べたところ、第7図に示す
結果が得られた。即ち、前述したI型膜15の製造方法
において、PH3のドープ量のみを0120.40.8
01111raと変化させたところ、完成したダイオー
ドの3■の逆方向電圧印加時のリーク電流Idは特性線
Aに示すように変化し、また、0.7■以上の電圧を印
加した順方向動作時の直列抵抗Rsは第7図の特性線B
に示すように変化した。これから明らかなように、リン
のドープ量は0〜401)pHの範囲であることが望ま
しい。
When the relationship between the PH3 doping amount and film thickness of the I-type film 15 and the electrical characteristics was investigated in connection with this example, the results shown in FIG. 7 were obtained. That is, in the method for manufacturing the I-type film 15 described above, only the doping amount of PH3 is 0120.40.8.
When the leakage current Id of the completed diode was changed to 01111ra, the leakage current Id of the completed diode when a reverse voltage of 3 sq. The series resistance Rs of
It changed as shown in As is clear from this, it is desirable that the amount of phosphorus doped is in the range of 0 to 401) pH.

第8図は■型膜15の厚さとダイオードのリーク電流I
d及び直列抵抗Rsとの関係を示す。即ち、実施例で説
明した■型膜15の製造方法において、この膜厚のみを
1000〜5000オングストロームの範囲で変えたと
ころ、ダイオードの7 3vの時のリーク電流Idは特性線Aで示すようになり
、また直列抵抗Rsは特性線Bで示すようになった。ダ
イオードの直列抵抗Rsは3000オングストロームを
越えると急激に増大する。しかし、■型膜15の膜厚が
大きくなると、等価容量が低下し、走査回路における時
定数が下がる。
Figure 8 shows the thickness of the ■-type film 15 and the leakage current I of the diode.
The relationship between d and series resistance Rs is shown. That is, in the manufacturing method of the ■-type film 15 explained in the example, when only this film thickness was changed in the range of 1000 to 5000 angstroms, the leakage current Id of the diode at 73V was as shown by characteristic line A. The series resistance Rs is now as shown by characteristic line B. The series resistance Rs of the diode increases rapidly when it exceeds 3000 angstroms. However, when the thickness of the ■-shaped film 15 increases, the equivalent capacitance decreases and the time constant in the scanning circuit decreases.

これ等を考慮して、直列抵抗Rs/I型膜厚が最大又は
この近傍になるようにI型膜15の膜厚を決定すること
が望ましい。この望ましい膜厚は2000〜5000オ
ングストロームである。
Taking these into consideration, it is desirable to determine the thickness of the I-type film 15 so that the series resistance Rs/I-type film thickness is at or near the maximum. This desirable film thickness is 2000 to 5000 angstroms.

本実施例は次の利点を有する。This embodiment has the following advantages.

(1) 同一基板11上に第1のダイオードDa1〜D
a3、第2のダイオードDbO〜Db3、ブロッキング
ダイオードDcO〜Dc3、フォトダイオードSO〜S
3を同一型(PIN型)に形成するので、イメージセン
サの製造が容易になる。
(1) First diodes Da1 to D on the same substrate 11
a3, second diode DbO to Db3, blocking diode DcO to Dc3, photodiode SO to S
3 are formed into the same type (PIN type), making it easier to manufacture the image sensor.

(2) 各ダイオードはすべて水素化非晶質シリコンか
ら成り、同時に形成されるので、少ない回数のフォトリ
ングラフィ工程で極めて容易に得ることができる。なお
、フォトダイオードSO〜8 S3以外のダイオードの上部電極を透明電極としても問
題は発生しない。
(2) Since all the diodes are made of hydrogenated amorphous silicon and are formed simultaneously, they can be obtained extremely easily with a small number of photolithography steps. Note that no problem occurs even if the upper electrodes of the diodes other than the photodiodes SO to S8 and S3 are transparent electrodes.

(3) 第6図(A)に示すように、抵抗膜12及び下
部電極層13を基板11の全面に形成し、その後、第6
図(B)に示すようにパタニングした後に、第6図(D
)に示すように各ダイオードDa1、Dbl、Dcl、
Slを分離するので、各ダイオードを同一条件に形成す
ることが可能になる。
(3) As shown in FIG. 6(A), the resistive film 12 and the lower electrode layer 13 are formed on the entire surface of the substrate 11, and then the sixth
After patterning as shown in Figure (B), Figure 6 (D
), each diode Da1, Dbl, Dcl,
Since Sl is separated, each diode can be formed under the same conditions.

なお、第1の抵抗Ralと第2の抵抗Rblとは互いに
連続しているが、電気回路的に何等の問題も生じない。
Note that although the first resistor Ral and the second resistor Rbl are continuous with each other, no problem arises in terms of the electrical circuit.

(4) 透明電極層17を同一マスクで2回エツチング
することによって、不要な横方向突出部分を容易に除去
することができる。
(4) By etching the transparent electrode layer 17 twice using the same mask, unnecessary lateral protrusions can be easily removed.

(5) 保護及び分離層19をI型膜としたので、これ
を容易に形成することができる。
(5) Since the protection and separation layer 19 is an I-type film, it can be easily formed.

(6) 第5図(B)に示すように、第1の抵抗Ra1
〜Ranと第2の抵抗Rb1〜Rbnとを1直線上に配
置することによって単位回路(ビット)の幅を小さくす
ることができる。また、第2の抵抗9 Rb1〜Rbnのグランド配線導体40の電圧源1に対
する接続が容易になり、且つ電源端子41を合理的に配
置することが可能になる。なお、第5図(B)はn個の
単位回路(ビット)のグループ(ブロック)の集りでイ
メージセンサを構成するように示されている。
(6) As shown in FIG. 5(B), the first resistor Ra1
By arranging ~Ran and the second resistors Rb1 to Rbn on one straight line, the width of the unit circuit (bit) can be reduced. Moreover, the connection of the ground wiring conductors 40 of the second resistors 9 Rb1 to Rbn to the voltage source 1 becomes easy, and the power supply terminals 41 can be arranged rationally. Note that FIG. 5B shows an image sensor configured by a group (block) of n unit circuits (bits).

[変形例] 本発明は上述の実施例に限定されるものでなく、例えば
、次の変形が可能なものである。
[Modifications] The present invention is not limited to the above-described embodiments, and, for example, the following modifications are possible.

(1) 下部電極層13の上にP型膜、I型膜、N型膜
をこの順に形成することができる。しかし、実施例で述
べたNIP構成の場合には1■の時の順方向電流Ifが
0.18A/−であり、−5Vの時のリーク電流Idが
2X10−”A/aJであるのに対して、逆のPIN構
成の時にはIfが0.1OA/afl、IdがI X 
10−10A/−となる。第1のダイオードDa1〜D
a3及び第2のダイオードDbO〜Db3の順方向電流
は大きい方が望ましく、ブロッキングダイオードDcO
〜Dc3及びフォトダイオードSO〜S3のリーク電流
Idは10 xlo’A/−以下であることが望ましいが、NIP楕
成構成IN構成のいずれによっても順方向電流及びリー
ク電流を許容範囲にすることができる。
(1) A P-type film, an I-type film, and an N-type film can be formed in this order on the lower electrode layer 13. However, in the case of the NIP configuration described in the example, the forward current If at 1■ is 0.18A/-, and the leakage current Id at -5V is 2X10-''A/aJ. On the other hand, when the PIN configuration is reversed, If is 0.1OA/afl and Id is IX
It becomes 10-10A/-. First diode Da1-D
It is desirable that the forward current of a3 and the second diodes DbO to Db3 is large, and the blocking diode DcO
It is desirable that the leakage current Id of ~Dc3 and the photodiode SO~S3 is 10xlo'A/- or less, but it is possible to keep the forward current and leakage current within an allowable range with either the NIP elliptical configuration or the IN configuration. can.

(2) フォトダイオードSO〜S3の相互干渉を防ぐ
ためのブロッキングダイオードDcO〜DC3を第1の
抵抗RaO〜Ra3に直列に接続すること、又は第2の
抵抗Rb1〜Rb3と第1の抵抗Ra1〜Ra3との間
に接続することが可能である。また、フォトダイオード
SO〜S3とブロッキングダイオードDcO〜DC3の
位置を逆にすることも可能である。
(2) Blocking diodes DcO to DC3 for preventing mutual interference of photodiodes SO to S3 are connected in series to first resistors RaO to Ra3, or second resistors Rb1 to Rb3 and first resistors Ra1 to It is possible to connect with Ra3. It is also possible to reverse the positions of the photodiodes SO to S3 and the blocking diodes DcO to DC3.

(3) 実施例に従うイメージセンサの読取り画素を多
くすると、その分だけ駆動電圧Vdを高くしなければな
らない。従って、読取り画素数の最大を数十個程度にす
ることが望ましい。これよりも画素数を多くする場合に
はイメージセンサを複数個のブロックに分けて駆動すれ
ばよい。
(3) If the number of read pixels of the image sensor according to the embodiment is increased, the driving voltage Vd must be increased accordingly. Therefore, it is desirable to set the maximum number of read pixels to about several dozen. When increasing the number of pixels, the image sensor may be divided into a plurality of blocks and driven.

第9図では第1図の単位回路に1〜に3に相当するn個
の単位回路かm個の回路ブロックB1〜1 B2・・・・・・B+nに分割されている。各回路ブロ
ックB1〜Bn+には、第1図の単位回路に1〜に3に
相当するものを数個〜数十個含み、第1図のイメージセ
ンサ回路から電圧源1を省いた回路に相当するものであ
る。各回路ブロック81〜BPは電圧源1aにマルチプ
レクサ10を介して接続されている。各回路ブロックB
1〜BIIlの出力端子は増幅器A1〜Amを介して共
通に接続されている。
In FIG. 9, the unit circuit in FIG. 1 is divided into n unit circuits corresponding to numbers 1 to 3, or m circuit blocks B1 to 1 B2 . . . B+n. Each circuit block B1 to Bn+ includes several to several dozen units corresponding to unit circuits 1 to 3 in FIG. 1, and corresponds to the image sensor circuit in FIG. 1 with voltage source 1 omitted. It is something to do. Each circuit block 81 to BP is connected to a voltage source 1a via a multiplexer 10. Each circuit block B
The output terminals of 1 to BIIl are commonly connected via amplifiers A1 to Am.

電圧源1aは第10図(A)に示すのこぎり波(三角波
)を繰返して発生する。マルチプレクサ10は第10図
(B)(C)に示すように、第10図(A)ののこぎり
波を回路ブロックB〜BFに分配する。各回路ブロック
B1〜B1mの各フォトダイオードに対する光入力は第
10図<D>に示すように常に与える。
The voltage source 1a repeatedly generates a sawtooth wave (triangular wave) shown in FIG. 10(A). The multiplexer 10 distributes the sawtooth wave shown in FIG. 10(A) to circuit blocks B to BF, as shown in FIGS. 10(B) and 10(C). Optical input to each photodiode of each circuit block B1 to B1m is always given as shown in FIG. 10<D>.

第11図及び第12図はイメージセンサの別の駆動方法
を示す。第11図においても、第9図と全く同様に、第
1図の単位回路に1〜に3に相当するn個の単位回路が
m個の回路ブロック81〜B111に分けられている。
FIGS. 11 and 12 show another method of driving the image sensor. In FIG. 11, just as in FIG. 9, n unit circuits corresponding to unit circuits 1 to 3 in FIG. 1 are divided into m circuit blocks 81 to B111.

各回路ブロックB1〜B2 ■は電圧源1にそれぞれ接続されている。第9図の電圧
源1は第1図のそれと同様に第12図(A)に示すのこ
ぎり波を発生する。のこぎり波は第12図(B)<C)
に示すように回路ブロックB1〜Bmに同時に供給され
る。この結果、各回路ブロックB1〜BIIlで走査が
同時に開始し、同時に出力が発生する。各回路ブロック
B1〜Blの出力はメモリを含む信号処理回路30に送
られる。
Each of the circuit blocks B1 to B2 (2) is connected to the voltage source 1, respectively. The voltage source 1 in FIG. 9 generates the sawtooth wave shown in FIG. 12(A), similar to that in FIG. 1. The sawtooth wave is shown in Figure 12 (B) < C)
As shown in FIG. 3, the signals are simultaneously supplied to circuit blocks B1 to Bm. As a result, scanning starts at the same time in each of the circuit blocks B1 to BIIl, and outputs are generated at the same time. The output of each circuit block B1-Bl is sent to a signal processing circuit 30 including a memory.

信号処理回路30は回路ブロックB1〜BInの出力を
回路ブロックB1〜Bnの配列順番に対応するように共
通の時間軸上に配置する。なお、第11図のイメージセ
ンサでは、第12図(D)に示すようにフォトダイオー
ドに対する光出力が駆動電圧Vdが零の期間に与えられ
ている。
The signal processing circuit 30 arranges the outputs of the circuit blocks B1 to BIn on a common time axis so as to correspond to the arrangement order of the circuit blocks B1 to Bn. In the image sensor shown in FIG. 11, as shown in FIG. 12(D), the optical output to the photodiode is given during the period when the drive voltage Vd is zero.

(4) のこぎり波を第11図に示すような、階段状の
のこぎり波とすること、及び第14図に示すように2次
曲線的に増大するのこぎり波とすることができる。
(4) The sawtooth wave can be a stepped sawtooth wave as shown in FIG. 11, or a sawtooth wave that increases in a quadratic curve as shown in FIG.

(5) 各ダイオードの極性、電圧源1の極性を逆にす
ることもできる。
(5) The polarity of each diode and the polarity of the voltage source 1 can also be reversed.

3 (6) ダイオードDa1〜Da3、DbO〜Db3、
DcO〜Dc3、及びフォトダイオードSO〜S3の代
りに種々の形式の接合ダイオードを使用することができ
る。
3 (6) Diodes Da1 to Da3, DbO to Db3,
Various types of junction diodes can be used in place of DcO-Dc3 and photodiodes SO-S3.

(7) ダイオードDbO〜Db3のカソード端子に電
圧を印加してもよい。即ちダイオードDbO〜Db3と
グランドとの間にバイアス電圧を印加してダイナミック
レンジの拡大を図ることができる。
(7) A voltage may be applied to the cathode terminals of the diodes DbO to Db3. That is, the dynamic range can be expanded by applying a bias voltage between the diodes DbO to Db3 and the ground.

(S) 第1図において、第2の抵抗の値をRb1から
Rb3に向かって徐々に大きくなるように設定してもよ
い。即ち、RbO< Rbl< Rb2< Rb3に設
定してもよい。
(S) In FIG. 1, the value of the second resistor may be set to gradually increase from Rb1 to Rb3. That is, it may be set to RbO<Rbl<Rb2<Rb3.

(10) 第15図に示すように、第1図の第2の抵抗
Rb1〜Rb3の代りにコンデンサC1〜Cを接続して
もよい。また、第15図のコンデンサC1〜C3を逆バ
イアスされるように接続したダイオードに置き換えるこ
とができる。このダイオードはコンデンサとして機能す
る。
(10) As shown in FIG. 15, capacitors C1 to C may be connected in place of the second resistors Rb1 to Rb3 in FIG. Further, the capacitors C1 to C3 in FIG. 15 can be replaced with diodes connected to be reverse biased. This diode acts as a capacitor.

(11) 第16図に示すように、第1図の第1の抵抗
RaO〜Ra3をコンデンサCaO〜Ca3に置 4 き換えることができる。また、コンデンサCaO〜Ca
3を逆バイアスの方向に接続されたダイオードに置き換
えることができる。但し、この場合は第2のダイオード
DtlO〜DI+3の漏れ電、流を大きくして、コンデ
ンサの放電回路を形成してやる必要がある。
(11) As shown in FIG. 16, the first resistors RaO to Ra3 in FIG. 1 can be replaced with capacitors CaO to Ca3. Also, capacitor CaO~Ca
3 can be replaced by a diode connected in the reverse bias direction. However, in this case, it is necessary to increase the leakage current and current of the second diodes DtlO to DI+3 to form a discharge circuit for the capacitor.

(12) 第15図及び第16図に示すように、電流−
電圧変換回路2を、演算増幅器31と帰還抵抗Rfとコ
ンデンサCfとで構成することができる。演算増幅器3
1の反転入力端子は共通電流出力線3に接続され、非反
転入力端子はグランドに接続される。なお、反転増幅器
32が演算増幅器31に接続されている。
(12) As shown in Figures 15 and 16, the current -
The voltage conversion circuit 2 can be configured with an operational amplifier 31, a feedback resistor Rf, and a capacitor Cf. Operational amplifier 3
The inverting input terminal of No. 1 is connected to the common current output line 3, and the non-inverting input terminal is connected to ground. Note that an inverting amplifier 32 is connected to the operational amplifier 31.

(13) 初段のDbO,DaOlSo、DcOを省い
た回路にすることができる。
(13) It is possible to create a circuit in which DbO, DaOlSo, and DcO in the first stage are omitted.

[発明の効果] 上述のように各請求項の発明によれば、第1及び第2の
ダイオードとブロッキングダイオードとフォトダイオー
ドとの全部を同一形式のダイオードとしたので、イメー
ジセンサを容易に製造する5 ことが可能になる。
[Effects of the Invention] As described above, according to each claimed invention, the first and second diodes, the blocking diode, and the photodiode are all of the same type, so that the image sensor can be manufactured easily. 5 things become possible.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例に係わるイメージセンサを示す
回路図、 第2図はのこぎり波を示す波形図、 第3図はフォトダイオードの等価回路図、第4図(A)
は第1図の回路の各点PO〜P3゛の電位変化を示す図
、 第4図(B)は第1図の回路の出力端子の電圧変化を4
つのフォトダイオード全部に光入力があった状態で示す
図、 第4図(C)は第1図の回路の出力端子の電圧変化を4
つのフォトダイオードの内の3つのみに光入力があった
状態で示す図、 第5図(A)は第1図のイメージセンサの各部の配置を
示す平面図、 第5図(B)は第1図のイメージセンサの各素子及び配
線の配置を考慮してイメージセンサを示す回路図、 第6図(A)〜(H)は第5図(A)のイメー6 ジセンサのVl−Vl線に対応する部分を工程順に示す
断面図、 第7図はダイオードのI型膜のPH3ドープ量とリーク
電流及び直列抵抗との関係を示す図、第8図はダイオー
ドのI型膜の厚さとリーク電流及び直列抵抗との関係を
示す図、 第9図は単位回路の数が多い時のフォトダイオードの駆
動方式を原理的に示すブロック図、第10図は第9図の
各部の状態を示す図、第11図は第9図と同様に単位回
路の数が多い時のフォトダイオードの別の駆動方式を原
理的に示すブロック図、 第12図は第11図の各部の状態を示す図、第13図及
び第14図はのこぎり波の変形例を示す波形図、 第15図及び第16図はイメージセンサの変形例をそれ
ぞれ示す回路図である。 1・・・電圧源、2・・・電流−電圧変換回路、3・・
・共通電流出力線、4・・・出力端子、11・・・絶縁
基板、12・・・抵抗膜、13・・・下部電極層、14
・・・N型膜、 7 15・・・I型膜、16・・・P型膜、17・・・透明
電極層、Da1〜Da3・・・第1のダイオード、Db
O〜Db3・・・第2のダイオード、DcO〜Dc3・
・・ブロッキングダイオード、SO〜S3・・・フォト
ダイオード、RaO〜Ra3・・・第1の抵抗、Rb1
〜Rb3・・・第2の抵抗。
Figure 1 is a circuit diagram showing an image sensor according to an embodiment of the present invention, Figure 2 is a waveform diagram showing a sawtooth wave, Figure 3 is an equivalent circuit diagram of a photodiode, and Figure 4 (A).
is a diagram showing the potential change at each point PO to P3 of the circuit in Figure 1, and Figure 4 (B) is a diagram showing the voltage change at the output terminal of the circuit in Figure 1.
Figure 4 (C) shows the voltage change at the output terminal of the circuit in Figure 1 when all three photodiodes receive optical input.
Figure 5 (A) is a plan view showing the arrangement of each part of the image sensor in Figure 1; A circuit diagram showing the image sensor considering the arrangement of each element and wiring of the image sensor in Figure 1, Figures 6 (A) to (H) are the image sensor's Vl-Vl line in Figure 5 (A). A cross-sectional view showing the corresponding parts in the order of steps, Figure 7 is a diagram showing the relationship between the PH3 doping amount of the I-type film of the diode, leakage current, and series resistance, and Figure 8 is a diagram showing the relationship between the thickness of the I-type film of the diode and the leakage current. FIG. 9 is a block diagram showing the principle of a photodiode drive method when there are many unit circuits, FIG. 10 is a diagram showing the state of each part in FIG. 9, FIG. 11 is a block diagram showing the principle of another driving method for the photodiode when there are many unit circuits, similar to FIG. 9. FIG. 12 is a diagram showing the state of each part in FIG. 11, and FIG. 14 and 14 are waveform diagrams showing modified examples of the sawtooth wave, and FIG. 15 and FIG. 16 are circuit diagrams showing modified examples of the image sensor, respectively. 1... Voltage source, 2... Current-voltage conversion circuit, 3...
- Common current output line, 4... Output terminal, 11... Insulating substrate, 12... Resistance film, 13... Lower electrode layer, 14
... N type film, 7 15... I type film, 16... P type film, 17... Transparent electrode layer, Da1 to Da3... First diode, Db
O~Db3... second diode, DcO~Dc3・
...Blocking diode, SO~S3...Photodiode, RaO~Ra3...First resistor, Rb1
~Rb3...Second resistance.

Claims (1)

【特許請求の範囲】 [1]時間と共に連続的又は階段状に増大又は減少する
のこぎり波を供給するための電圧源(1)と、 第1の電極と第2の電極とをそれぞれ有する複数個の第
1のダイオード(Da1〜Da3)が直列に接続された
回路であり、その一端が前記電圧源(1)に接続され、
且つそれぞれの第1のダイオード(Da1〜Da3)の
順方向電流が前記のこぎり波に基づいて流れるような方
向性をそれぞれの第1のダイオード(Da1〜Da3)
が有し、且つそれぞれの第1のダイオード(Da1〜D
a3)の前記第1の電極が前記電圧源(1)の側に配置
されている第1の直列回路と、 それぞれが第1の抵抗又はコンデンサ(Ra1〜Ra3
又はCa1〜Ca3)と第2のダイオード(Db1〜D
b3)とを直列に接続した回路から成り、それぞれの第
1のダイオード(Da1〜Da3)の前記第2の電極と
前記電圧源(1)の他端との間にそれぞれ接続され、且
つそれぞれの第2のダイオード(Db1〜Db3)の順
方向電流が前記のこぎり波に基づいて流れるような方向
性をそれぞれの第2のダイオード(Db1〜Db3)が
有している複数の第2の直列回路と、 それぞれの第1のダイオード(Da1〜Da3)の前記
第2の電極と前記電圧源(1)の他端との間にそれぞれ
接続された複数の第2の抵抗又はコンデンサ(Rb1〜
Rb3又はC1〜C3)と、前記第1の抵抗又はコンデ
ンサ(Ra1〜Ra3又はCa1〜Ca3)と前記第2
のダイオード(Db1〜Db3)との接続点(P1〜P
3)と共通電流出力線(3)との間に逆バイアスされる
方向性を有してそれぞれ接続されている複数のフォトダ
イオード(S1〜S3)と、 前記共通電流出力線(3)と前記電圧源(1)の他端と
の間に接続された電流−電圧変換回路(2)と、 前記フォトダイオード(S1〜S3)を電気的に分離す
るために前記フォトダイオード(S1〜S3)の相互間
にそれぞれ接続された複数のブロッキングダイオード(
Dc1〜Dc3)と、から成るイメージセンサにおいて
、 前記第1のダイオード(Da1〜Da3)と前記第2の
ダイオード(Db1〜Db3)と前記フォトダイオード
(S1〜S3)と前記ブロッキングダイオード(Dc1
〜Dc3)が同一の絶縁基板(11)上に形成された同
一接合形式のダイオードであることを特徴とするイメー
ジセンサ。 [2]前記第1のダイオード(Da1〜Da3)と前記
第2のダイオード(Db1〜Db3)と前記フォトダイ
オード(S1〜S3)と前記ブロッキングダイオード(
Dc1〜Dc3)は、それぞれ水素化非晶質シリコンか
ら成るPIN型ダイオードである請求項1記載のイメー
ジセンサ。 [3]時間と共に連続的又は階段状に増大又は減少する
のこぎり波を供給するための電圧源(1)と、 第1の電極と第2の電極とをそれぞれ有する複数個の第
1のダイオード(Da1〜Da3)が直列に接続された
回路であり、その一端が前記電圧源(1)に接続され、
且つそれぞれの第1のダイオード(Da1〜Da3)の
順方向電流が前記のこぎり波に基づいて流れるような方
向性をそれぞれの第1のダイオード(Da1〜Da3)
が有し、且つそれぞれの第1のダイオード(Da1〜D
a3)の前記第1の電極が前記電圧源(1)側に配置さ
れている第1の直列回路と、 それぞれが第1の抵抗又はコンデンサ(Ra1〜Ra3
又はCa1〜Ca3)と第2のダイオード(Db1〜D
b3)とを直列に接続した回路から成り、それぞれの第
1のダイオード(Da1〜Da3)の前記第2の電極と
前記電圧源(1)の他端との間にそれぞれ接続され、且
つそれぞれの第2のダイオード(Db1〜Db3)の順
方向電流が前記のこぎり波に基づいて流れるような方向
性をそれぞれの第2のダイオード(Db1〜Db3)が
有している複数の第2の直列回路と、 それぞれの第1のダイオード(Da1〜Da3)の前記
第2の電極と前記電圧源(1)の他端との間にそれぞれ
接続された複数の第2の抵抗又はコンデンサ(Rb1〜
Rb3又はC1〜C3)と、前記第1の抵抗又はコンデ
ンサ(Ra1〜Ra3又はCa1〜Ca3)と前記第2
のダイオード(Db1〜Db3)との接続点(P1〜P
3)と共通電流出力線(3)との間に逆バイアスされる
方向性を有してそれぞれ接続されている複数のフォトダ
イオード(S1〜S3)と、 前記共通電流出力線(3)と前記電圧源(1)の他端と
の間に接続された電流−電圧変換回路(2)と、 前記フォトダイオード(S1〜S3)を電気的に分離す
るために前記フォトダイオード(S1〜S3)の相互間
にそれぞれ接続された複数のブロッキングダイオード(
Dc1〜Dc3)と、から成るイメージセンサの製造方
法において、同一の絶縁基板(11)の上に、前記第1
のダイオード(Da1〜Da3)と前記第2のダイオー
ド(Db1〜Db3)と前記フォトダイオード(S1〜
S3)と前記ブロッキングダイオード(Dc1〜Dc3
)に対して共通の接合を有する半導体層(14、15、
16)と上部電極層(17)とをそれぞれ形成する工程
と、 前記第1のダイオード(Da1〜Da3)と前記第2の
ダイオード(Db1〜Db2)と前記フォトダイオード
(S1〜S3)と前記ブロッキングダイオード(Dc1
〜Dc3)の上部電極の所望パターンに対応するように
、前記上部電極層(17)と前記半導体層(14、15
、16)とをそれぞれエッチングする工程と を有していることを特徴とするイメージセンサの製造方
法。
[Claims] [1] A plurality of voltage sources each having a voltage source (1) for supplying a sawtooth wave that increases or decreases continuously or stepwise with time, and a first electrode and a second electrode. A circuit in which first diodes (Da1 to Da3) are connected in series, one end of which is connected to the voltage source (1),
In addition, each of the first diodes (Da1 to Da3) has a directionality such that the forward current of each of the first diodes (Da1 to Da3) flows based on the sawtooth wave.
has, and each first diode (Da1 to D
a3) a first series circuit in which the first electrode is placed on the side of the voltage source (1), each connected to a first resistor or capacitor (Ra1 to Ra3
or Ca1 to Ca3) and the second diode (Db1 to D
b3) connected in series, each connected between the second electrode of each first diode (Da1 to Da3) and the other end of the voltage source (1), and a plurality of second series circuits in which each second diode (Db1 to Db3) has a directionality such that the forward current of the second diode (Db1 to Db3) flows based on the sawtooth wave; , a plurality of second resistors or capacitors (Rb1 to Rb1 to Rb2) connected between the second electrode of each of the first diodes (Da1 to Da3) and the other end of the voltage source (1);
Rb3 or C1-C3), the first resistor or capacitor (Ra1-Ra3 or Ca1-Ca3), and the second resistor or capacitor (Ra1-Ra3 or Ca1-Ca3).
Connection points (P1 to P
3) and a common current output line (3), a plurality of photodiodes (S1 to S3) each connected with reverse bias directionality between the common current output line (3) and the common current output line (3); A current-voltage conversion circuit (2) connected between the other end of the voltage source (1) and the photodiode (S1-S3) in order to electrically isolate the photodiode (S1-S3). Multiple blocking diodes (
Dc1 to Dc3), the first diode (Da1 to Da3), the second diode (Db1 to Db3), the photodiode (S1 to S3), and the blocking diode (Dc1
-Dc3) are diodes of the same junction type formed on the same insulating substrate (11). [2] The first diode (Da1 to Da3), the second diode (Db1 to Db3), the photodiode (S1 to S3), and the blocking diode (
2. The image sensor according to claim 1, wherein each of Dc1 to Dc3) is a PIN type diode made of hydrogenated amorphous silicon. [3] A voltage source (1) for supplying a sawtooth wave that increases or decreases continuously or stepwise with time; and a plurality of first diodes each having a first electrode and a second electrode ( Da1 to Da3) are connected in series, one end of which is connected to the voltage source (1),
In addition, each of the first diodes (Da1 to Da3) has a directionality such that the forward current of each of the first diodes (Da1 to Da3) flows based on the sawtooth wave.
has, and each first diode (Da1 to D
a3) a first series circuit in which the first electrode is disposed on the voltage source (1) side, each connected to a first resistor or capacitor (Ra1 to Ra3
or Ca1 to Ca3) and the second diode (Db1 to D
b3) connected in series, each connected between the second electrode of each first diode (Da1 to Da3) and the other end of the voltage source (1), and a plurality of second series circuits in which each second diode (Db1 to Db3) has a directionality such that the forward current of the second diode (Db1 to Db3) flows based on the sawtooth wave; , a plurality of second resistors or capacitors (Rb1 to Rb1 to Rb2) connected between the second electrode of each of the first diodes (Da1 to Da3) and the other end of the voltage source (1);
Rb3 or C1-C3), the first resistor or capacitor (Ra1-Ra3 or Ca1-Ca3), and the second resistor or capacitor (Ra1-Ra3 or Ca1-Ca3).
Connection points (P1 to P
3) and a common current output line (3), a plurality of photodiodes (S1 to S3) each connected with reverse bias directionality between the common current output line (3) and the common current output line (3); A current-voltage conversion circuit (2) connected between the other end of the voltage source (1) and the photodiode (S1-S3) in order to electrically isolate the photodiode (S1-S3). Multiple blocking diodes (
Dc1 to Dc3), in which the first
diodes (Da1 to Da3), the second diodes (Db1 to Db3), and the photodiodes (S1 to Db3).
S3) and the blocking diodes (Dc1 to Dc3
) with a common junction to the semiconductor layers (14, 15,
16) and an upper electrode layer (17), respectively, the first diode (Da1 to Da3), the second diode (Db1 to Db2), the photodiode (S1 to S3), and the blocking step. Diode (Dc1
~ Dc3) The upper electrode layer (17) and the semiconductor layer (14, 15) correspond to the desired pattern of the upper electrode.
, 16). , 16).
JP2021499A 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof Expired - Lifetime JPH0779155B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021499A JPH0779155B2 (en) 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021499A JPH0779155B2 (en) 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH03225957A true JPH03225957A (en) 1991-10-04
JPH0779155B2 JPH0779155B2 (en) 1995-08-23

Family

ID=12056662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021499A Expired - Lifetime JPH0779155B2 (en) 1990-01-31 1990-01-31 Image sensor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0779155B2 (en)

Also Published As

Publication number Publication date
JPH0779155B2 (en) 1995-08-23

Similar Documents

Publication Publication Date Title
KR101389641B1 (en) High fill-factor sensor with reduced coupling
KR900006952B1 (en) Light sensor
JPH02165674A (en) Photosensitive device with photosensitive dot signal amplification
US20180035061A1 (en) Monolithic Visible/IR Fused Low Light Level Imaging Sensor
CN111180532B (en) A photodiode and its manufacturing method and display screen
KR930002606B1 (en) High speed voltage response image sensor driving method
JPH03225957A (en) Image sensor and its manufacture
US4733097A (en) High signal to noise ratio optical image reader
CN112752040A (en) Photosensitive sensor with basic sensors docked together
US5170129A (en) Charge detecting circuit with variable capacitor and method for same
KR940000710B1 (en) Image sensor
US5235174A (en) Image sensor having dual shift registers and a plurality of capacitors
JPS61189065A (en) Image sensor
JPH03272265A (en) Image sensor
JPH03285450A (en) Image sensor
JPH03220973A (en) Image sensor
JPH05103158A (en) Image sensor
JPH0389670A (en) Scanning circuit device
JPH02124679A (en) Scanner for image sensor or the like
JPH0570351B2 (en)
JPH03104378A (en) Scanning circuit device
JPH03227165A (en) Scanner circuit device
JPS60147158A (en) Image sensor of adherent type
JPH03123280A (en) Sensor circuit device
JPS6184055A (en) Photosensor