JPH03225957A - イメージセンサ及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、複数のフォトダイオードをのこぎり波電圧
に基づいて順次に走査する形式のイメージセンサ及びそ
の製造方法に関する。

［従来の技術と発明が解決しようとする課題］イメージ
センサは、光情報を電気信号に変換するための複数の光
電変換素子と、複数の光電変換素子を電気的に走査して
電気信号を選択的に得るためのアナログスイッチとを有
している。アナログスイッチは、例えば、特開昭６３−
２３７７号公報に開示されているように電界効果トラン
ジスタから成り、光電変換素子の近傍に配置されている
。ところで、集積回路構成のイメージセンサにおいては
、１つの光電変換素子即ち１つの画素の幅（例えば１２
５μｍ）に収まるように１つの電界効果トランジスタが
配置されなければならない。

しかし、このように極めて狭い幅に収まるように電界効
果トランジスタを形成することは容易でない。また、電
界効果トランジスタのドレインとソースとゲートのため
の３つの配線導体層を基板上の予め決められた幅の中に
設ける時には、３つの配線導体層の幅が必然的に狭くな
り、イメージセンサの製造の歩留りが低くなった。

この種の問題を解決するために、ダイオードの直列回路
を利用してフォトダイオードを走査する方式が、特願平
１−１９８２７９号に開示されている。しかし、このイ
メージセンサの具体的構成及び製造方法は開示されてい
ない。

そこで、本発明の目的は、容易に製造することが可能な
イメージセンサ及びその製造方法を提供することにある
。

［課題を解決するための手段］ 上記目的を達成するための本発明は、実施例を示す図面
の符号を参照して説明すると、時間と共に連続的又は階
段状に増大又は減少するのこぎり波を供給するための電
圧源１と、第１の電極と第２の電極とをそれぞれ有する
複数個の第１のダイオードＤａ１〜Ｄａ３が直列に接続
された回路であり、その一端が前記電圧源１に接続され
、且つそれぞれの第１のダイオードＤａ１〜Ｄａ３の順
方向電流が前記のこぎり波に基づいて流れるような方向
性をそれぞれの第１のダイオードＤａ１〜Ｄａ３が有し
、且つそれぞれの第１のダイオードＤａ１〜Ｄａ３の前
記第１の電極が前記電圧源１の側に配置されている第１
の直列回路と、それぞれが第１の抵抗又はコンデンサＲ
ａ１〜Ｒａ３又はＣａ１〜Ｃａ３と第２のダイオードＤ
ｂ１〜Ｄｂ３とを直列に接続した回路から成り、それぞ
れの第１のダイオードＤａ１〜Ｄａ３の前記第２の電極
と前記電圧源１の他端との間にそれぞれ接続され、且つ
それぞれの第２のダイオードＤｂ１〜Ｄｂ３の順方向電
流が前記のこぎり波に基づいて流れるような方向性をそ
れぞれの第２のダイオ−Ｄｂ１〜Ｄｂ３が有している複
数の第２の直列回路と、それぞれの第１のダイオードＤ
ａ１〜Ｄａ３の前記第２の電極と前記電圧源１の他端と
の間にそれぞれ接続された複数の第２の抵抗又はコンデ
ンサＲｂ１〜Ｒｂ３又はＣ１〜Ｃ３と、前記第１の抵抗
又はコンデンサＲａｌ〜Ｒａ３又はＣａ１〜Ｃａ３と前
記第２のダイオードＤｂ１〜Ｄｂ３との接続点Ｐ１〜Ｐ
３と共通電流出力線３との間に逆バイアスされる方向性
を有してそれぞれ接続されている複数のフォトダイオー
ド８１〜Ｓ３と、前記共通電流出力線３と前記電圧源１
の他端との間に接続された電流−電圧変換回路２と、前
記フォトダイオード８１〜Ｓ３を電気的に分離するため
に前記フォトダイオード８１〜Ｓ３の相互間にそれぞれ
接続された複数のブロッキングダイオードＤＣ１〜Ｄｃ
３と、から成るイメージセンサにおいて、前記第１のダ
イオードＤａ１〜Ｄａ３と前記第２のダイオードＤｂ１
〜Ｄｂ３と前記フォトダイオード８１〜Ｓ３と前記ブロ
ッキングダイオードＤｃ１〜Ｄｃ３が同一の絶縁基板１
１上に形成された同一接合形式のダイオードであること
を特徴とするイメージセンサに係わるものである。

なお、各ダイオードは、すべて水素化非晶質シリコンか
ら成るＰＩＮ型ダイオードにすることが望ましい。

また、上記イメージセンサを製造する際には、同一の絶
縁基板１１の上に各ダイオードに対して共通の半導体層
と上部電極層１７とを設け、しがる後、各ダイオードに
分離することが望ましい。

［作　用］ 本発明のイメージセンサにおいてのこぎり波を発生させ
ると、フォトダイオード８１〜Ｓ３か順次に走査される
。このイメージセンサに含まれる０ 第１及び第２のダイオードＤａ１〜Ｄａ３、Ｄｂ１〜Ｄ
ｂ３、フォトダイオードＳ１〜３３、ブロッキングダイ
オードＤｃ１〜Ｄｃ３は同一接合形式のダイオードとさ
れているので、容易に製造することが可能になり、低コ
ストなイメージセンサを提供することが可能になる。

また、共通の半導体層及び上部電極層を設け、その後に
各ダイオードに分離すれば、フォトリソグラフィ工程数
を少なくすることができる。

［実施例コ 第１図に示されている本発明の実施例に従う一次元イメ
ージセンサは、電圧源１と４つの画素即ちビットに対応
した４つの単位回路ＫＯ１Ｋ１、Ｋ２　、Ｋ３と、電流
−電圧変換回路２とを有する。

この−次元イメージセンサは４つよりも多い数の画素を
検出することができるように構成されている。しかし、
この−次元イメージセンサの全部の構成を図面に示すこ
とは困難であるので、その−部のみが第１図に示されて
いる。

互いに同一の３つの単位回路に１、Ｋ２、Ｋ３１ は、第１のダイオードＤａ１、Ｄａ２、Ｄａ３と、第２
のダイオードＤｂｌ、Ｄｂ２、Ｄｂ３と、第１の抵抗Ｒ
ａ１、Ｒａ２、Ｒａ３と、第２の抵抗Ｒｂ１、Ｒｂ２、
Ｒｂ３と、光検出用のフォトダイオードＳ１、Ｓ２、Ｓ
３と、ブｏ　ッｑ　ングダイオー１ｅＤｃｌ、Ｄｃ２、
ＤＣ３とから成る。電圧源１と単位回路に１との間に配
置されたもう１つの単位回路ＫＯは、第２のダイオード
ＤｂＯと、第１の抵抗ＲａＯと、フォトダイオードＳＯ
と、ブロッキングダイオードＤｃＯとから成る。単位回
路ＫＯは別の単位回路に１　、Ｋ２、Ｋ３における第１
のダイオードＤａｌ、Ｄａ２、Ｄａ３、及び第２の抵抗
Ｒｂ１、Ｒｂ２、Ｒｂ３に対応するものを有していない
。しかし、単位回路ＫＯにも別の単位回路に１、Ｋ２、
Ｋ３の第１のダイオードと第２の抵抗に対応するものを
接続することができる。また、必要に応じて第１図のイ
メージセンサから初段の単位回路ＫＯを省くことができ
る。アノード（第１の電極）とカソード（第２の電極）
とを有する３つの第１のダイオードＤａ１、Ｄａ２、Ｄ
ａ３が互いに直列に接続された回路（第１の直列２ 回路）の一端（左端）は電圧源１の一端に接続されてい
る。第１のダイオードＤａｌ、Ｄａ２、Ｄａ３は電圧源
１の電圧によって順方向にバイアスされる方向性を有し
ている。即ち、第１のダイオードＤａ１〜Ｄａ３のアノ
ード（第１の電極）が電圧源１の側に配置されている。

なお、電圧源１の上側の端子がマイナスの時には、・第
１のダイオードＤａ１〜Ｄａ３のカソードが電圧源１の
側に配置される。第１のダイオードＤａ１、Ｄａ２、Ｄ
ａ３のカソード（第２の電極）と電圧源１の他端（グラ
ンド）との間には第１の抵抗Ｒａｌ、Ｒａ２、Ｒａ３と
第２のダイオードＤｂ１、Ｄｂ２、Ｄｂ３とを直列にそ
れぞれ接続した回路（第２の直列回路）がそれぞれ接続
されている。単位回路ＫＯにおいては、電圧源１の一端
と他端との間に第１の抵抗ＲａＯと第２のダイオードＤ
ｂＯとの直列回路が接続されている。第２のダイオード
ＤｂＯ１Ｄｂ１、Ｄｂ２、Ｄｂ３は電圧源１の電圧によ
って順方向にバイアスされる方向性を有している。

各単位回路ＫＯ、Ｋ１　、Ｋ２　、Ｋ３における第３ １の抵抗Ｒａ０１Ｒａ１、Ｒａ２、Ｒａ３と第２のダイ
オードＤｂＯ１Ｄｂ１、Ｄｂ２、Ｄｂ３の相互接続点Ｐ
Ｏ１Ｐ１　、Ｐ２　、Ｐ３にフォトダイオードＳｏ　、
３１、Ｓ２、Ｓ３とブロッキングダイオードＤＣＯ１Ｄ
Ｃ１、ＤＣ２、Ｄｃ３との直列回路（第３の直列回路）
が接続されている。即ちフォトダイオードＳＯ〜Ｓ３の
カソードがブロッキングダイオードＤＣＯ〜ＤＣ３を介
して点ＰＯ〜Ｐ３に接続され、アノードが共通の電流出
力線３に接続されている。

電流−電圧変換回路２は、共通電流出力線３と電圧源１
の他＠（グランド）との間に接続された抵抗Ｒ［と電流
出力線３と出力端子４との間に接続されたコンデンサＣ
とから成る。従って、フォトダイオードＳＯ〜Ｓ３は第
２のダイオードＤｂＯ〜Ｄｂ３に実質的に並列接続され
ている。またフォトダイオードＳＯ〜Ｓ３は、電圧源１
の電圧で逆バイアスされるように接続されている。この
ため、フォトダイオードＳＯ〜Ｓ３に流れる電流は極め
て小さい。

第１図のイメージセンサの各部の詳細は次の通　４ りである。

電圧源１はのこぎり波を発生する回路から成り、第２図
に示すのこぎり波即ち掃引信号を周期的に発生する。第
２図ののこぎり波の最大振＠幅は第１図の全部の第１及
び第２のダイオードＤａ１〜Ｄａ３、ＤｂＯ〜Ｄｂ３を
オン状態にすることができる値に設定されている。

フォトダイオードＳＯ〜Ｓ３、第１のダイオードＤａ１
〜Ｄａ３、第２のダイオードＤｂＯ〜Ｄｂ３、ブロッキ
ンクダイオードＤＣＯ〜Ｄｃ３は、それぞれ同一形式の
ＰＩＮ接合ダイオードであって、水素化アモルファスシ
リコン半導体層と、この半導体層の下側に設けられた一
方の電極層と、半導体層の上側に設けられた他方の電極
層とから成る。

フォトダイオードＳＯ〜Ｓ３は逆バイアスされているの
で、第３図に示すキャパシタンスＣＳと光強度に比例す
る電流源Ｉｓとの並列回路で等測的に示される。なお、
フォトダイオードＳＯ〜Ｓ３の等価キャパシタンスＣＳ
に流れる電流の値は極めて小さい。

５ 第１のダイオードＤａ１〜Ｄａ３及び第２のダイオード
ＤｂＯ〜Ｄｂ３がオン状態になった時の両端電圧即ち順
方向電圧Ｖｆはほぼ１■である。第１の抵抗ＲａＯ〜Ｒ
ａ３はそれぞれ１００にΩであり、第２の抵抗Ｒｂ１〜
Ｒｂ３はそれぞれ１にΩであり、これ等はＴｉＯ２、Ｔ
ａ−８ｉ０２又はＮｉＣｒ等の物質で形成されている。

［動　作］ 第１図のイメージセンサにおいて、電圧源１がら第２図
に示すのこぎり波が発生すると、第１のダイオードＤａ
１〜Ｄａ３が順次に導通状態になる。

のこぎり波の傾斜電圧が徐々に増大すると、点ＰＯの電
位ＶｐＯが第４図（Ａ）に示す如く徐々に高くなる。こ
れによって、点ＰＯの電位ＶｐＯが単位回路ＫＯの第２
のダイオードＤｂＯの順方向電圧■ｆになると、ダイオ
ードＤｂＯがオン状態になり、点ＰＯの電位ＶｐＯはほ
ぼ一定値（はぼＶｆ　）即ち飽和電圧値になる。単位回
路ＫＯの第２のダイオードＤｂＯのオン状態への転換と
ほぼ同時に単位回路に１の第１のダイオードＤａ１もオ
ン状態に転換６ する。単位回路に１の第１のダイオードＤａ１が非導通
（オフ状態）の期間には、第１のダイオードＤａ１のカ
ソードはほぼ零ボルトであるが、第１のダイオードＤａ
１がオン状態になって更に電圧源１の電圧Ｖｄが高くな
ると、第１のダイオードＤａ１のカソード電圧は電圧Ｖ
ｄに追従して高くなる。

即ち、第１のダイオードＤａｌがオン状態になると、こ
の両端電圧は順方向電圧Ｖｆにほぼ固定されるため、電
源電圧ＶｄからダイオードＤａ１の順方向電圧Ｖｆを差
し引いた電圧が抵抗Ｒｂｌの両端に加わる。また、単位
回路に１の第２のダイオードＤｂ１が非導通の期間には
、点Ｐ１の単位が第２の抵抗Ｒｂ１の両端電圧にほぼ等
しくなる。従って、第１のダイオードＤａｌがオン状態
になった後に、点Ｐ１の電位Ｖｐ１が第４図（Ａ）に示
すように徐々に上昇する。点Ｐ１の電位Ｖｐ１が第２の
ダイオードＤｂ１の順方向電圧Ｖｆになると、これがオ
ン状態になり、点Ｐ１の電位Ｖｐ１はほぼ一定値（Ｖｆ
　）になる。単位回路に１の第２のダイオードＤｂ１の
オン状態への転換とほぼ同時に単位回路に２の第７ １のダイオードＤａ２がオン状態に転換し、点Ｐ２に第
４図（Ａ）に示すように電位Ｖｐ２が得られる。

電圧源１から供給されているのこぎり波の傾斜電圧が更
に増大すると、単位回路に３の第１のダイオードＤａ３
がオン状態に転換し、点Ｐ３に第４図（Ａ）の電位Ｖｐ
３が得られる。点ＰＯ〜Ｐ３の電位ＶｐＯ〜Ｖｐ３が第
４図（Ａ）に示すように順次に変化すると、各点ＰＯ〜
Ｐ３とグランドとの間に電流−電圧変換回路２を介して
接続されたフォトダイオードＳＯ〜Ｓ３が順次に駆動さ
れる。即ち、フォトダイオードＳＯ〜Ｓ３が電気的に走
査される。

第１図の回路において、フォトダイオードＳＯ〜Ｓ３は
一次元的に配置されている。このフォトダイオードＳＯ
〜Ｓ３で光情報を読み取る時には、まず、第１のダイオ
ードＤａ１〜Ｄａ３及び第２のダイオ７ドＤｂＯ〜Ｄｂ
３の全部をオン状態にすることができる電圧を電圧源１
から発生させる。なお、第１のダイオードＤａ１〜Ｄａ
３及び第２のダイオードＤｂＯ〜Ｄｂ３の全部をオン状
態にするための電圧　８ は、第２図に示すのこぎり波で与えることができる。即
ち、のこぎり波の最大値及びこの近傍の電圧値は、第１
及び第２のダイオードＤａ１〜Ｄａ３及びＤｂＯ〜Ｄｂ
３の全部をオンにすることができる。

第１のダイオードＤａ１〜Ｄａ３及び第２のダイオード
ＤｂＯ〜Ｄｂ３の全部がオン状態である期間には、点Ｐ
Ｏ〜Ｐ３に得られる第２のダイオードＤｂＯ〜Ｄｂ３の
順方向電圧Ｖｆによって各フォトダイオードＳＯ〜Ｓ３
が逆バイアスされ、第３図に等測的に示すキャパシタン
スＣＳが充電される。なお、等価キャパシタンスＯｓは
極めて小さいので、ブロッキングダイオードＤｃＯ〜Ｄ
ｃ３の順方向電流が急峻に立上る点よりも前の領域の微
小電流によって等価キャパシタンスＣｓの充電を達成す
ることができる。

第１図のイメージセンサに対向配置されている例えばフ
ァクシミリの原稿のような被写体（図示せず）から得ら
れる光信号がフォトダイオードＳＯ〜Ｓ３に入力される
と、光信号の有無及び大小に対応してフォトダイオード
ＳＯ〜Ｓ３の等価キ９ ャパシタンスＣｓの充電電荷量が変化する。即ち、フォ
トダイオードＳＯ〜Ｓ３の内で光信号が入力したものに
おいて等価キャパシタンスＣｓの放電が生じ、光信号が
入力しなかったものでは等価キャパシタンスＣｓの放電
が生じない。等価キャパシタンスＣｓの放電の量は光量
によって変化する。

フォトダイオードＳＯ〜Ｓ３に対して光入力を与、える
方法は２つある。その１つはフォトダイオードＳＯ〜Ｓ
３に常に光入力を与える方法であり、もう１つは予め決
められた期間（例えば電圧源１の電圧Ｖｄが零ボルトの
期間）にのみ光入力を与える方法である。

電圧源１の電圧Ｖｄが第２図に示すように時間と共に直
線的に増大すると、点ＰＯ〜Ｐ３に第４図（Ａ）に示す
ように電位ＶｐＯ１Ｖｐ１、Ｖｐ２、■ｐ３が得られ、
これによってフォトダイオードＳＯ〜Ｓ３が順次に逆バ
イアスされる。換言すれば、第３図に示す等価キャパシ
タンスＣｓを充電するための電圧がフォトダイオードＳ
Ｏ〜Ｓ３に印加される。この時、フォトダイオードＳＯ
〜Ｓ３の０ 等価キャパシタンスＣ８の内で光入力が放電したものに
対しては充電電流が流れるが、光入力がなくて放電しな
かったものに対しては充電電流が流れない。フォトダイ
オードＳＯ〜Ｓ３の等価キャパシタンスＣｓの充電電流
は電流−電圧変換回路２を通って流れるので、充電電流
の有無によって出力端子４の電圧ｖｏｕｔが変化する。

４つのフォトダイオードＳＯ〜Ｓ３の全部に光入力が与
えられたために各等価キャパシタンスＣ８が放電してい
る状態において、第４図（Ａ）に示す電位ＶｐＯ〜Ｖｐ
３がフォトダイオードＳＯ〜Ｓ３に順次に印加されると
、出力端子４の電圧ｖｏｕｔは第４図（Ｂ）に示すよう
にフォトダイオードＳＯ〜Ｓ３に充電電流が流れる毎に
変化する。即ち、各点ＰＯ〜Ｐ３の電位ＶｐＯ〜Ｖｐ３
の増大につれて等価キャパシタンスＣＳの充電電流が増
大し、各点ＰＯ〜Ｐ３の電位ＶｐＯ〜Ｖｐ３が飽和する
と、充電電流が減少し、この充電電流の変化に対応した
出力電圧ｖｏｕｔが得られる。

第４図＜Ｃ＞には４つのフォトダイオードＳＯ１１ Ｓｌ、Ｓ２、Ｓ３の内の８２に光入力が与えられず、５
Ｏ１Ｓ１、Ｓ３のみに光入力が与えられた時の出力端子
４の電圧Ｖｏｕｔの変化が示されている。この場合には
、第４図（Ａ）に示す電位ＶｐＯ〜Ｖｐ３がフォトダイ
オードＳＯ〜Ｓ３に順次に与えられた時に、フォトダイ
オードＳ２には充電電流が流れない。即ち、第４図（Ａ
）に示す電位Ｖｐ２に対応する出力電圧Ｖｏｕｔの変化
が発生しない。

［製造方法］ このイメージセンサは、第５図（Ａ）及び第６図に示す
ガラスから成る共通の絶縁基板１１の上に第１のダイオ
ードＤａ１〜Ｄａ３、第２のダイオードＤｂＯ〜Ｄｂ３
、フォトダイオードＳＯ〜Ｓ３、ブロッキングダイオー
ドＤｃＯ〜Ｄｃ３、第１の抵抗ＲａＯ〜Ｒａ３、第２の
抵抗Ｒｂ１〜Ｒｂ３を設けることによって構成されてい
る。これ等の幾何学的配置は第５図（Ａ）（Ｂ）に示す
通りである。

次に、これ等の製造方法を第６図を参照して工程順に説
明する。なお、単位回路ＫＯ〜に３は同一方法で同時に
形成されるので、単位回路に１の２ 製造方法を例にとって説明する。

第６図（Ａ）に示すように、ガラス基板から成る絶縁基
板１１上に抵抗ｐＡ１２と、下部電極層１３と、Ｎ型の
水素化非晶質シリコン膜（以下、Ｎ型膜と言う）１４と
、Ｉ型（真性半導体）の水素化非晶質シリコン膜・（以
下、■型膜と言う）１５と、Ｐ型の水素化非晶質シリコ
ン膜（以下、Ｐ型膜と言う）１６と、透明電極層（上部
電極層）１７とを順次に形成した。更に詳しく説明する
と、抵抗ＩＩ！１２は、Ｔ　ａ　Ｓ　ｉＯ２を１０００
オンゲス１〜ロームの厚さにスパッタリングすることに
よって形成した６下部電極層１３はクロム（Ｏｒ＞を１
０００オングストロームの厚さにスパッタリングで形成
した。Ｎ型膜１４、Ｉ型膜１５、及びＰ型膜１６はグロ
ー放電法によりそれぞれ形成した。

更に詳細には、Ｎ型膜１４はＳｉＨ４、ＰＨ３及びＨ２
の混合カスを用いて約３００オングストロームの膜厚に
形成し、Ｐ（リン）のドープ量を０．６％とした。Ｉ型
膜１５は、Ｓ　Ｉ　Ｈｔ、　、Ｈ２の混合カスを用いて
膜厚約５０００オンゲスドロ３ −ムに形成し、導電型決定不純物は勿論添加しなかった
。Ｐ型膜１６は、ＳｉＨ、Ｂ２Ｈ６、Ｈ２の混合ガスを
用いて膜厚約３００オンクスｌ−ロームに形成し、Ｂ（
ボロン）のドープ量を０６％とした。透明電極層１７は
電子ビーム蒸着法によりＩＴＯ（酸化インジウムスズ）
を膜厚９゜Ｏオングストロームに蒸着することによって
形成した。なお、抵抗膜１２は第１及び第２の抵抗Ｒａ
１、Ｒａ２に対して共通に形成し、下部電極層１３、Ｎ
型膜１４、■型膜１５、Ｐ型膜１６、透明電極層１７は
各ダイオードに共通に形成した。

次に、第６図（Ａ）に示すように第１のレジスト層１７
を設け、フォトリソグラフィ工程によってパタニングす
ることによって第６図（Ｂ）に示すものを得た。即ち、
レジスト層１７がら成る第１のマスク（図示せず）を設
け、透明電極層１７をウェットエツチング方法でパタニ
ングした。Ｎ型膜１３と■型膜１４とＰ型膜１５とから
成る非晶質半導体層はＣＦ　　ガスに０２ガスを５％混
ぜた混合ガスによってドライエツチングしな。次に４ このドライエツチングの後に、同一マスクによって再び
ウェットエツチング法によって透明電極層１７をエツチ
ングして、透明電極層１７の表面積を小さくした。第６
図（Ｂ）では各部のパターンか原理的に示されているが
、実際には横方向エツチングによって各部は台形状にな
り、且つ透明電極層１７の横方向の突き出しが生じるが
、再度のウェットエツチングでこの突き出しが除去され
る。

第６図（Ｂ）のパターンは抵抗膜１２の最終パターンに
対応している。

次に、第１のマスクを剥離した後に、第６図（Ｃ）に示
すように第２のレジスト層１８を設け、第２のマスク（
図示せず）を形成し、透明電極層１７をウェットエツチ
ングし、Ｐ型ｌ！１６と■型膜１５とＮ型膜１４とから
成る半導体層をドライエツチングすることによって第６
図（Ｄ＞に示すものを得た。これにより、第１及び第２
のダイオードＤａｌ、Ｄｂｌ、ブｏ　ッ’５　ングダイ
オードＤｅｌ、フォトダイオードＳ１が互いに分離され
る。

次に、グロー放電法によって水素化非晶質半導５ 体から成るＩ型膜から成る保護及び分離用膜１９を第６
図（Ｅ）に示すように形成し、この上に第３のレジスト
層２０を設け、このレジスト層２０に基づく第３のマス
ク（図示せず）を使用して第６図（Ｆ）に示すパターン
の保護及び分離用膜１９を得た。この様に保護及び分離
用膜１９を■型膜とすれば、ダイオード部分のＩ型膜１
５等の半導体層と同一の装置で形成することが可能にな
り、製造装置を簡略化することが可能になる。

次に、第３のマスクを剥離した後に、第６図（Ｇ）に示
すように引き出し電極（配線導体）のためのクロム層１
９とアルミニウム層２０とをスパッタリング法で形成し
、この上に第４のレジスト層２３を形成し、このレジス
ト層２３から成る第４のマスク（図示せず）を設け、こ
れを使用してクロム層１９とアルミニウム層２０とから
成る引き出し電極層及びクロムから成る下部電極層１３
を第６図（Ｈ）に示すようにエツチングした。

その後、保護膜（図示せず）及びフォトダイオードＳＯ
〜Ｓ３の受光領域を除いた部分及び他の６ ダイオードＤａ１〜Ｄａ３、ＤｂＯ〜Ｄｂ３、ＤＣＯ〜
ＤＣ３に遮光膜（図示せず）を形成してイメージセンサ
を完成させた。

本実施例に関係してＩ型膜１５のＰＨ３ドープ量及び膜
厚と電気的特性との関係を調べたところ、第７図に示す
結果が得られた。即ち、前述したＩ型膜１５の製造方法
において、ＰＨ３のドープ量のみを０１２０．４０．８
０１１１１ｒａと変化させたところ、完成したダイオー
ドの３■の逆方向電圧印加時のリーク電流Ｉｄは特性線
Ａに示すように変化し、また、０．７■以上の電圧を印
加した順方向動作時の直列抵抗Ｒｓは第７図の特性線Ｂ
に示すように変化した。これから明らかなように、リン
のドープ量は０〜４０１）ｐＨの範囲であることが望ま
しい。

第８図は■型膜１５の厚さとダイオードのリーク電流Ｉ
ｄ及び直列抵抗Ｒｓとの関係を示す。即ち、実施例で説
明した■型膜１５の製造方法において、この膜厚のみを
１０００〜５０００オングストロームの範囲で変えたと
ころ、ダイオードの７ ３ｖの時のリーク電流Ｉｄは特性線Ａで示すようになり
、また直列抵抗Ｒｓは特性線Ｂで示すようになった。ダ
イオードの直列抵抗Ｒｓは３０００オングストロームを
越えると急激に増大する。しかし、■型膜１５の膜厚が
大きくなると、等価容量が低下し、走査回路における時
定数が下がる。

これ等を考慮して、直列抵抗Ｒｓ／Ｉ型膜厚が最大又は
この近傍になるようにＩ型膜１５の膜厚を決定すること
が望ましい。この望ましい膜厚は２０００〜５０００オ
ングストロームである。

本実施例は次の利点を有する。

（１）　同一基板１１上に第１のダイオードＤａ１〜Ｄ
ａ３、第２のダイオードＤｂＯ〜Ｄｂ３、ブロッキング
ダイオードＤｃＯ〜Ｄｃ３、フォトダイオードＳＯ〜Ｓ
３を同一型（ＰＩＮ型）に形成するので、イメージセン
サの製造が容易になる。

（２）　各ダイオードはすべて水素化非晶質シリコンか
ら成り、同時に形成されるので、少ない回数のフォトリ
ングラフィ工程で極めて容易に得ることができる。なお
、フォトダイオードＳＯ〜８ Ｓ３以外のダイオードの上部電極を透明電極としても問
題は発生しない。

（３）　第６図（Ａ）に示すように、抵抗膜１２及び下
部電極層１３を基板１１の全面に形成し、その後、第６
図（Ｂ）に示すようにパタニングした後に、第６図（Ｄ
）に示すように各ダイオードＤａ１、Ｄｂｌ、Ｄｃｌ、
Ｓｌを分離するので、各ダイオードを同一条件に形成す
ることが可能になる。

なお、第１の抵抗Ｒａｌと第２の抵抗Ｒｂｌとは互いに
連続しているが、電気回路的に何等の問題も生じない。

（４）　透明電極層１７を同一マスクで２回エツチング
することによって、不要な横方向突出部分を容易に除去
することができる。

（５）　保護及び分離層１９をＩ型膜としたので、これ
を容易に形成することができる。

（６）　第５図（Ｂ）に示すように、第１の抵抗Ｒａ１
〜Ｒａｎと第２の抵抗Ｒｂ１〜Ｒｂｎとを１直線上に配
置することによって単位回路（ビット）の幅を小さくす
ることができる。また、第２の抵抗９ Ｒｂ１〜Ｒｂｎのグランド配線導体４０の電圧源１に対
する接続が容易になり、且つ電源端子４１を合理的に配
置することが可能になる。なお、第５図（Ｂ）はｎ個の
単位回路（ビット）のグループ（ブロック）の集りでイ
メージセンサを構成するように示されている。

［変形例］ 本発明は上述の実施例に限定されるものでなく、例えば
、次の変形が可能なものである。

（１）　下部電極層１３の上にＰ型膜、Ｉ型膜、Ｎ型膜
をこの順に形成することができる。しかし、実施例で述
べたＮＩＰ構成の場合には１■の時の順方向電流Ｉｆが
０．１８Ａ／−であり、−５Ｖの時のリーク電流Ｉｄが
２Ｘ１０−”Ａ／ａＪであるのに対して、逆のＰＩＮ構
成の時にはＩｆが０．１ＯＡ／ａｆｌ、ＩｄがＩ　Ｘ　
１０−１０Ａ／−となる。第１のダイオードＤａ１〜Ｄ
ａ３及び第２のダイオードＤｂＯ〜Ｄｂ３の順方向電流
は大きい方が望ましく、ブロッキングダイオードＤｃＯ
〜Ｄｃ３及びフォトダイオードＳＯ〜Ｓ３のリーク電流
Ｉｄは１０ ｘｌｏ’Ａ／−以下であることが望ましいが、ＮＩＰ楕
成構成ＩＮ構成のいずれによっても順方向電流及びリー
ク電流を許容範囲にすることができる。

（２）　フォトダイオードＳＯ〜Ｓ３の相互干渉を防ぐ
ためのブロッキングダイオードＤｃＯ〜ＤＣ３を第１の
抵抗ＲａＯ〜Ｒａ３に直列に接続すること、又は第２の
抵抗Ｒｂ１〜Ｒｂ３と第１の抵抗Ｒａ１〜Ｒａ３との間
に接続することが可能である。また、フォトダイオード
ＳＯ〜Ｓ３とブロッキングダイオードＤｃＯ〜ＤＣ３の
位置を逆にすることも可能である。

（３）　実施例に従うイメージセンサの読取り画素を多
くすると、その分だけ駆動電圧Ｖｄを高くしなければな
らない。従って、読取り画素数の最大を数十個程度にす
ることが望ましい。これよりも画素数を多くする場合に
はイメージセンサを複数個のブロックに分けて駆動すれ
ばよい。

第９図では第１図の単位回路に１〜に３に相当するｎ個
の単位回路かｍ個の回路ブロックＢ１〜１ Ｂ２・・・・・・Ｂ＋ｎに分割されている。各回路ブロ
ックＢ１〜Ｂｎ＋には、第１図の単位回路に１〜に３に
相当するものを数個〜数十個含み、第１図のイメージセ
ンサ回路から電圧源１を省いた回路に相当するものであ
る。各回路ブロック８１〜ＢＰは電圧源１ａにマルチプ
レクサ１０を介して接続されている。各回路ブロックＢ
１〜ＢＩＩｌの出力端子は増幅器Ａ１〜Ａｍを介して共
通に接続されている。

電圧源１ａは第１０図（Ａ）に示すのこぎり波（三角波
）を繰返して発生する。マルチプレクサ１０は第１０図
（Ｂ）（Ｃ）に示すように、第１０図（Ａ）ののこぎり
波を回路ブロックＢ〜ＢＦに分配する。各回路ブロック
Ｂ１〜Ｂ１ｍの各フォトダイオードに対する光入力は第
１０図＜Ｄ＞に示すように常に与える。

第１１図及び第１２図はイメージセンサの別の駆動方法
を示す。第１１図においても、第９図と全く同様に、第
１図の単位回路に１〜に３に相当するｎ個の単位回路が
ｍ個の回路ブロック８１〜Ｂ１１１に分けられている。

各回路ブロックＢ１〜Ｂ２ ■は電圧源１にそれぞれ接続されている。第９図の電圧
源１は第１図のそれと同様に第１２図（Ａ）に示すのこ
ぎり波を発生する。のこぎり波は第１２図（Ｂ）＜Ｃ）
に示すように回路ブロックＢ１〜Ｂｍに同時に供給され
る。この結果、各回路ブロックＢ１〜ＢＩＩｌで走査が
同時に開始し、同時に出力が発生する。各回路ブロック
Ｂ１〜Ｂｌの出力はメモリを含む信号処理回路３０に送
られる。

信号処理回路３０は回路ブロックＢ１〜ＢＩｎの出力を
回路ブロックＢ１〜Ｂｎの配列順番に対応するように共
通の時間軸上に配置する。なお、第１１図のイメージセ
ンサでは、第１２図（Ｄ）に示すようにフォトダイオー
ドに対する光出力が駆動電圧Ｖｄが零の期間に与えられ
ている。

（４）　のこぎり波を第１１図に示すような、階段状の
のこぎり波とすること、及び第１４図に示すように２次
曲線的に増大するのこぎり波とすることができる。

（５）　各ダイオードの極性、電圧源１の極性を逆にす
ることもできる。

３ （６）　ダイオードＤａ１〜Ｄａ３、ＤｂＯ〜Ｄｂ３、
ＤｃＯ〜Ｄｃ３、及びフォトダイオードＳＯ〜Ｓ３の代
りに種々の形式の接合ダイオードを使用することができ
る。

（７）　ダイオードＤｂＯ〜Ｄｂ３のカソード端子に電
圧を印加してもよい。即ちダイオードＤｂＯ〜Ｄｂ３と
グランドとの間にバイアス電圧を印加してダイナミック
レンジの拡大を図ることができる。

（Ｓ）　第１図において、第２の抵抗の値をＲｂ１から
Ｒｂ３に向かって徐々に大きくなるように設定してもよ
い。即ち、ＲｂＯ＜　Ｒｂｌ＜　Ｒｂ２＜　Ｒｂ３に設
定してもよい。

（１０）　第１５図に示すように、第１図の第２の抵抗
Ｒｂ１〜Ｒｂ３の代りにコンデンサＣ１〜Ｃを接続して
もよい。また、第１５図のコンデンサＣ１〜Ｃ３を逆バ
イアスされるように接続したダイオードに置き換えるこ
とができる。このダイオードはコンデンサとして機能す
る。

（１１）　第１６図に示すように、第１図の第１の抵抗
ＲａＯ〜Ｒａ３をコンデンサＣａＯ〜Ｃａ３に置　４ き換えることができる。また、コンデンサＣａＯ〜Ｃａ
３を逆バイアスの方向に接続されたダイオードに置き換
えることができる。但し、この場合は第２のダイオード
ＤｔｌＯ〜ＤＩ＋３の漏れ電、流を大きくして、コンデ
ンサの放電回路を形成してやる必要がある。

（１２）　第１５図及び第１６図に示すように、電流−
電圧変換回路２を、演算増幅器３１と帰還抵抗Ｒｆとコ
ンデンサＣｆとで構成することができる。演算増幅器３
１の反転入力端子は共通電流出力線３に接続され、非反
転入力端子はグランドに接続される。なお、反転増幅器
３２が演算増幅器３１に接続されている。

（１３）　初段のＤｂＯ，ＤａＯｌＳｏ、ＤｃＯを省い
た回路にすることができる。

［発明の効果］ 上述のように各請求項の発明によれば、第１及び第２の
ダイオードとブロッキングダイオードとフォトダイオー
ドとの全部を同一形式のダイオードとしたので、イメー
ジセンサを容易に製造する５ ことが可能になる。

【図面の簡単な説明】

第１図は本発明の実施例に係わるイメージセンサを示す
回路図、 第２図はのこぎり波を示す波形図、 第３図はフォトダイオードの等価回路図、第４図（Ａ）
は第１図の回路の各点ＰＯ〜Ｐ３゛の電位変化を示す図
、 第４図（Ｂ）は第１図の回路の出力端子の電圧変化を４
つのフォトダイオード全部に光入力があった状態で示す
図、 第４図（Ｃ）は第１図の回路の出力端子の電圧変化を４
つのフォトダイオードの内の３つのみに光入力があった
状態で示す図、 第５図（Ａ）は第１図のイメージセンサの各部の配置を
示す平面図、 第５図（Ｂ）は第１図のイメージセンサの各素子及び配
線の配置を考慮してイメージセンサを示す回路図、 第６図（Ａ）〜（Ｈ）は第５図（Ａ）のイメー６ ジセンサのＶｌ−Ｖｌ線に対応する部分を工程順に示す
断面図、 第７図はダイオードのＩ型膜のＰＨ３ドープ量とリーク
電流及び直列抵抗との関係を示す図、第８図はダイオー
ドのＩ型膜の厚さとリーク電流及び直列抵抗との関係を
示す図、 第９図は単位回路の数が多い時のフォトダイオードの駆
動方式を原理的に示すブロック図、第１０図は第９図の
各部の状態を示す図、第１１図は第９図と同様に単位回
路の数が多い時のフォトダイオードの別の駆動方式を原
理的に示すブロック図、 第１２図は第１１図の各部の状態を示す図、第１３図及
び第１４図はのこぎり波の変形例を示す波形図、 第１５図及び第１６図はイメージセンサの変形例をそれ
ぞれ示す回路図である。 １・・・電圧源、２・・・電流−電圧変換回路、３・・
・共通電流出力線、４・・・出力端子、１１・・・絶縁
基板、１２・・・抵抗膜、１３・・・下部電極層、１４
・・・Ｎ型膜、　７ １５・・・Ｉ型膜、１６・・・Ｐ型膜、１７・・・透明
電極層、Ｄａ１〜Ｄａ３・・・第１のダイオード、Ｄｂ
Ｏ〜Ｄｂ３・・・第２のダイオード、ＤｃＯ〜Ｄｃ３・
・・ブロッキングダイオード、ＳＯ〜Ｓ３・・・フォト
ダイオード、ＲａＯ〜Ｒａ３・・・第１の抵抗、Ｒｂ１
〜Ｒｂ３・・・第２の抵抗。

Claims (1)

1. 【特許請求の範囲】 ［１］時間と共に連続的又は階段状に増大又は減少する
   のこぎり波を供給するための電圧源（１）と、 第１の電極と第２の電極とをそれぞれ有する複数個の第
   １のダイオード（Ｄａ１〜Ｄａ３）が直列に接続された
   回路であり、その一端が前記電圧源（１）に接続され、
   且つそれぞれの第１のダイオード（Ｄａ１〜Ｄａ３）の
   順方向電流が前記のこぎり波に基づいて流れるような方
   向性をそれぞれの第１のダイオード（Ｄａ１〜Ｄａ３）
   が有し、且つそれぞれの第１のダイオード（Ｄａ１〜Ｄ
   ａ３）の前記第１の電極が前記電圧源（１）の側に配置
   されている第１の直列回路と、 それぞれが第１の抵抗又はコンデンサ（Ｒａ１〜Ｒａ３
   又はＣａ１〜Ｃａ３）と第２のダイオード（Ｄｂ１〜Ｄ
   ｂ３）とを直列に接続した回路から成り、それぞれの第
   １のダイオード（Ｄａ１〜Ｄａ３）の前記第２の電極と
   前記電圧源（１）の他端との間にそれぞれ接続され、且
   つそれぞれの第２のダイオード（Ｄｂ１〜Ｄｂ３）の順
   方向電流が前記のこぎり波に基づいて流れるような方向
   性をそれぞれの第２のダイオード（Ｄｂ１〜Ｄｂ３）が
   有している複数の第２の直列回路と、 それぞれの第１のダイオード（Ｄａ１〜Ｄａ３）の前記
   第２の電極と前記電圧源（１）の他端との間にそれぞれ
   接続された複数の第２の抵抗又はコンデンサ（Ｒｂ１〜
   Ｒｂ３又はＣ１〜Ｃ３）と、前記第１の抵抗又はコンデ
   ンサ（Ｒａ１〜Ｒａ３又はＣａ１〜Ｃａ３）と前記第２
   のダイオード（Ｄｂ１〜Ｄｂ３）との接続点（Ｐ１〜Ｐ
   ３）と共通電流出力線（３）との間に逆バイアスされる
   方向性を有してそれぞれ接続されている複数のフォトダ
   イオード（Ｓ１〜Ｓ３）と、 前記共通電流出力線（３）と前記電圧源（１）の他端と
   の間に接続された電流−電圧変換回路（２）と、 前記フォトダイオード（Ｓ１〜Ｓ３）を電気的に分離す
   るために前記フォトダイオード（Ｓ１〜Ｓ３）の相互間
   にそれぞれ接続された複数のブロッキングダイオード（
   Ｄｃ１〜Ｄｃ３）と、から成るイメージセンサにおいて
   、 前記第１のダイオード（Ｄａ１〜Ｄａ３）と前記第２の
   ダイオード（Ｄｂ１〜Ｄｂ３）と前記フォトダイオード
   （Ｓ１〜Ｓ３）と前記ブロッキングダイオード（Ｄｃ１
   〜Ｄｃ３）が同一の絶縁基板（１１）上に形成された同
   一接合形式のダイオードであることを特徴とするイメー
   ジセンサ。 ［２］前記第１のダイオード（Ｄａ１〜Ｄａ３）と前記
   第２のダイオード（Ｄｂ１〜Ｄｂ３）と前記フォトダイ
   オード（Ｓ１〜Ｓ３）と前記ブロッキングダイオード（
   Ｄｃ１〜Ｄｃ３）は、それぞれ水素化非晶質シリコンか
   ら成るＰＩＮ型ダイオードである請求項１記載のイメー
   ジセンサ。 ［３］時間と共に連続的又は階段状に増大又は減少する
   のこぎり波を供給するための電圧源（１）と、 第１の電極と第２の電極とをそれぞれ有する複数個の第
   １のダイオード（Ｄａ１〜Ｄａ３）が直列に接続された
   回路であり、その一端が前記電圧源（１）に接続され、
   且つそれぞれの第１のダイオード（Ｄａ１〜Ｄａ３）の
   順方向電流が前記のこぎり波に基づいて流れるような方
   向性をそれぞれの第１のダイオード（Ｄａ１〜Ｄａ３）
   が有し、且つそれぞれの第１のダイオード（Ｄａ１〜Ｄ
   ａ３）の前記第１の電極が前記電圧源（１）側に配置さ
   れている第１の直列回路と、 それぞれが第１の抵抗又はコンデンサ（Ｒａ１〜Ｒａ３
   又はＣａ１〜Ｃａ３）と第２のダイオード（Ｄｂ１〜Ｄ
   ｂ３）とを直列に接続した回路から成り、それぞれの第
   １のダイオード（Ｄａ１〜Ｄａ３）の前記第２の電極と
   前記電圧源（１）の他端との間にそれぞれ接続され、且
   つそれぞれの第２のダイオード（Ｄｂ１〜Ｄｂ３）の順
   方向電流が前記のこぎり波に基づいて流れるような方向
   性をそれぞれの第２のダイオード（Ｄｂ１〜Ｄｂ３）が
   有している複数の第２の直列回路と、 それぞれの第１のダイオード（Ｄａ１〜Ｄａ３）の前記
   第２の電極と前記電圧源（１）の他端との間にそれぞれ
   接続された複数の第２の抵抗又はコンデンサ（Ｒｂ１〜
   Ｒｂ３又はＣ１〜Ｃ３）と、前記第１の抵抗又はコンデ
   ンサ（Ｒａ１〜Ｒａ３又はＣａ１〜Ｃａ３）と前記第２
   のダイオード（Ｄｂ１〜Ｄｂ３）との接続点（Ｐ１〜Ｐ
   ３）と共通電流出力線（３）との間に逆バイアスされる
   方向性を有してそれぞれ接続されている複数のフォトダ
   イオード（Ｓ１〜Ｓ３）と、 前記共通電流出力線（３）と前記電圧源（１）の他端と
   の間に接続された電流−電圧変換回路（２）と、 前記フォトダイオード（Ｓ１〜Ｓ３）を電気的に分離す
   るために前記フォトダイオード（Ｓ１〜Ｓ３）の相互間
   にそれぞれ接続された複数のブロッキングダイオード（
   Ｄｃ１〜Ｄｃ３）と、から成るイメージセンサの製造方
   法において、同一の絶縁基板（１１）の上に、前記第１
   のダイオード（Ｄａ１〜Ｄａ３）と前記第２のダイオー
   ド（Ｄｂ１〜Ｄｂ３）と前記フォトダイオード（Ｓ１〜
   Ｓ３）と前記ブロッキングダイオード（Ｄｃ１〜Ｄｃ３
   ）に対して共通の接合を有する半導体層（１４、１５、
   １６）と上部電極層（１７）とをそれぞれ形成する工程
   と、 前記第１のダイオード（Ｄａ１〜Ｄａ３）と前記第２の
   ダイオード（Ｄｂ１〜Ｄｂ２）と前記フォトダイオード
   （Ｓ１〜Ｓ３）と前記ブロッキングダイオード（Ｄｃ１
   〜Ｄｃ３）の上部電極の所望パターンに対応するように
   、前記上部電極層（１７）と前記半導体層（１４、１５
   、１６）とをそれぞれエッチングする工程と を有していることを特徴とするイメージセンサの製造方
   法。