JPH03226823A - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JPH03226823A JPH03226823A JP2261690A JP2261690A JPH03226823A JP H03226823 A JPH03226823 A JP H03226823A JP 2261690 A JP2261690 A JP 2261690A JP 2261690 A JP2261690 A JP 2261690A JP H03226823 A JPH03226823 A JP H03226823A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sub
- controller
- disk
- host interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims description 12
- 238000002360 preparation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数個のデータバッファを介してホストプロセ
ッサと複数台のディスク装置との間で並列にデータの転
送を行うためのディスク制御装置に関する。
ッサと複数台のディスク装置との間で並列にデータの転
送を行うためのディスク制御装置に関する。
従来のディスク制御装置は、複数台（Ｎ台）のディスク
装置に対してデータの書込みまたは読出しを行うときは
、ホストプロセッサとディスク制御装置との間のデータ
転送ワードをＮバイト幅とし、ディスク制御装置と各デ
ィスク装置との間を１バイト幅で転送することによって
ディスク装置のデータ転送速度のＮ倍の転送能力をイ］
するようになっている。
装置に対してデータの書込みまたは読出しを行うときは
、ホストプロセッサとディスク制御装置との間のデータ
転送ワードをＮバイト幅とし、ディスク制御装置と各デ
ィスク装置との間を１バイト幅で転送することによって
ディスク装置のデータ転送速度のＮ倍の転送能力をイ］
するようになっている。
上述のような従来のディスク制御装置は、ホストプロセ
ッサとの間のデータ転送におけるパイ１〜幅を増すこと
によってデータ転送速度を向上するようになっているな
め、ディスク装置のデータ転送速度を上げずにディスク
制御装置の転送速度を上げるなめには、転送ワードのハ
イ１〜幅を大きくすればよいが、現実的には物理的な制
限等によって容易にデータ転送速度を上げることかでき
ないという欠点がある。
ッサとの間のデータ転送におけるパイ１〜幅を増すこと
によってデータ転送速度を向上するようになっているな
め、ディスク装置のデータ転送速度を上げずにディスク
制御装置の転送速度を上げるなめには、転送ワードのハ
イ１〜幅を大きくすればよいが、現実的には物理的な制
限等によって容易にデータ転送速度を上げることかでき
ないという欠点がある。
本発明のディスク制御装置は、ポストプロセッサとの間
で所定のハイド幅で情報の授受を行うボス１〜インタフ
工−ス部と、前記ホストインタフェース部に接続されデ
ータを固定長で記録する複数台のディスク装置のそれぞ
れに対して書込みまたは読取動作の制御を行う複数台の
ザブコン１〜ローラとを備え、前記複数台のサブコン１
−ローラを複数組のサブコントローラ群に分割し、前記
ホストインタフェース部から出力するパス情報を入力し
て自己が選択されているか否かを解析するパスデコーダ
と、前記パスデコーダか自己が選択されていることを確
認したとき前記ホス）〜インタフェース部との間て１バ
イトのデータを転送するデータ転送回路と、自己か所属
する前記サブコントローラ群内のすへてのサブコントロ
ーラがデータの転送準備を完了したことを確認してその
ことを前記データ転送回路に知らせる同期回路と、前記
データ転送回路に接続されて対応する前記ティスフ装置
との間の書込みデータまたは読出しデータの格納を行う
データバッファとを有している。
で所定のハイド幅で情報の授受を行うボス１〜インタフ
工−ス部と、前記ホストインタフェース部に接続されデ
ータを固定長で記録する複数台のディスク装置のそれぞ
れに対して書込みまたは読取動作の制御を行う複数台の
ザブコン１〜ローラとを備え、前記複数台のサブコン１
−ローラを複数組のサブコントローラ群に分割し、前記
ホストインタフェース部から出力するパス情報を入力し
て自己が選択されているか否かを解析するパスデコーダ
と、前記パスデコーダか自己が選択されていることを確
認したとき前記ホス）〜インタフェース部との間て１バ
イトのデータを転送するデータ転送回路と、自己か所属
する前記サブコントローラ群内のすへてのサブコントロ
ーラがデータの転送準備を完了したことを確認してその
ことを前記データ転送回路に知らせる同期回路と、前記
データ転送回路に接続されて対応する前記ティスフ装置
との間の書込みデータまたは読出しデータの格納を行う
データバッファとを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示ず１１７７２図である。
第１図において、ディスク制御装置２は、ポストプロセ
ッサ］との間で４ハイド幅のデータ転送を制御するホス
トインタフェース部２と、ディスク装置３−１〜３−８
のアクセス時間のずれを吸収するためのデータバッファ
を有し、ティスフ装置３−１〜３−８のそれぞれに列し
てデータの書込みおよび読出し動作の制御を行うザブコ
ントローラ５−１〜５−８とを備えて構成されている。
ッサ］との間で４ハイド幅のデータ転送を制御するホス
トインタフェース部２と、ディスク装置３−１〜３−８
のアクセス時間のずれを吸収するためのデータバッファ
を有し、ティスフ装置３−１〜３−８のそれぞれに列し
てデータの書込みおよび読出し動作の制御を行うザブコ
ントローラ５−１〜５−８とを備えて構成されている。
ディスク装置３−１〜３−８に対してデータの書込みを
行うときは、ポストインタフェース部４は、データバス
１０］〜１０４を介してホストプロセッサ１から書込み
データを受取り、サブコントローラ５−１〜５−８の何
れがその書込みデータを受取るかを指示するパス情報を
パス情報ライン１４０に出力し、書込みデータをデータ
バス１１１〜１１４に出力した後データの受取りを指示
する情報制御ライン１３０に出力する。第一ワードの転
送のときは、ザブコン１〜ローラ５−１〜５−４を指定
し、第二ワードの転送のときはサブコントローラ５−５
〜５−８を指定し、第三ワードの転送のときは再びザブ
コン１〜ローラ５−１〜５−４を指定するように、ボス
１〜インタフ工−ス部４は、ワー１くデータの転送毎に
パス情報を順次切換える。
行うときは、ポストインタフェース部４は、データバス
１０］〜１０４を介してホストプロセッサ１から書込み
データを受取り、サブコントローラ５−１〜５−８の何
れがその書込みデータを受取るかを指示するパス情報を
パス情報ライン１４０に出力し、書込みデータをデータ
バス１１１〜１１４に出力した後データの受取りを指示
する情報制御ライン１３０に出力する。第一ワードの転
送のときは、ザブコン１〜ローラ５−１〜５−４を指定
し、第二ワードの転送のときはサブコントローラ５−５
〜５−８を指定し、第三ワードの転送のときは再びザブ
コン１〜ローラ５−１〜５−４を指定するように、ボス
１〜インタフ工−ス部４は、ワー１くデータの転送毎に
パス情報を順次切換える。
第２図は第１図のサブコントローラ５−１の詳細を示す
ブロック図である。
ブロック図である。
第２図に示すように、パスデコーダ６−１は、パス情報
ライン１４０のパス情報を解析して自己が選択されてい
ることを知った場合、データ転送指示情報１６１をデー
タ転送回ｉｉ！８７−１に出力する。同期回路８−１−
は、情報線１５］を介してサブコントローラ５−１〜５
−４のすへてかデータを受取ることか可能な状態になっ
ていることを確認し、同期完了指示情報２０１をデータ
転送回路７−１に出力する。データ転送回路７−１は、
ポストインタフェース部４からのデータ受取り指示情報
１．３０と、パスデコーダ６−１からのデータ転送指示
情報１６１と、同期回路８−１からの同期完了指示２０
１を受取ると、データバス１］１を介してホストインタ
フェース部４から１ハイドのデータを受取り、ポストイ
ンタフェース部４に対して制御ライン］４０によって応
答情報を返す。このとき、サブコントローラ５−２〜５
−４は、応答情報を返さない。ホストインタフェース部
４は、サブコントローラ５−１からの応答情報が返ると
、次にサブコントローラ５−５〜５−８を指定するパス
情報をパス情報ライン１４０に出力し、次のワードデー
タをテ°−タバス１１１〜１１４に出力した後、データ
受取り指示情報を制御ライン１３０に出力する。サブコ
ントローラ５５〜５−８は、ホストインタフェース部４
からのデータ受取り指示情報によってデータを受取り、
サブコントローラ５−５からホストインタフェース部４
に対して制御ライン１４０を介して応答情報を返す。こ
のようにして、サブコントローラ５−１−〜５−４およ
びザブコントローラ５−５〜５−８は、交互に１ワード
のデータを受取る。
ライン１４０のパス情報を解析して自己が選択されてい
ることを知った場合、データ転送指示情報１６１をデー
タ転送回ｉｉ！８７−１に出力する。同期回路８−１−
は、情報線１５］を介してサブコントローラ５−１〜５
−４のすへてかデータを受取ることか可能な状態になっ
ていることを確認し、同期完了指示情報２０１をデータ
転送回路７−１に出力する。データ転送回路７−１は、
ポストインタフェース部４からのデータ受取り指示情報
１．３０と、パスデコーダ６−１からのデータ転送指示
情報１６１と、同期回路８−１からの同期完了指示２０
１を受取ると、データバス１］１を介してホストインタ
フェース部４から１ハイドのデータを受取り、ポストイ
ンタフェース部４に対して制御ライン］４０によって応
答情報を返す。このとき、サブコントローラ５−２〜５
−４は、応答情報を返さない。ホストインタフェース部
４は、サブコントローラ５−１からの応答情報が返ると
、次にサブコントローラ５−５〜５−８を指定するパス
情報をパス情報ライン１４０に出力し、次のワードデー
タをテ°−タバス１１１〜１１４に出力した後、データ
受取り指示情報を制御ライン１３０に出力する。サブコ
ントローラ５５〜５−８は、ホストインタフェース部４
からのデータ受取り指示情報によってデータを受取り、
サブコントローラ５−５からホストインタフェース部４
に対して制御ライン１４０を介して応答情報を返す。こ
のようにして、サブコントローラ５−１−〜５−４およ
びザブコントローラ５−５〜５−８は、交互に１ワード
のデータを受取る。
データ転送回路７−１は、ホストインタフェース部４か
らデータを受取ると、データバッファ９−１からの書込
み許可情報１７１が出力されているときはパスライン１
８１−を介してデータバッファ９−１に書込みデータを
格納する。ディスク制御部１０−１は、データバッファ
９−１から書込みデータの読出し許可情報２１１が出力
されると、データバッファ９−１からパスライン２２１
を介して書込みデータを読出し、情報線１２１を介して
ディスク装置３−１に書込みデータを書込む。サブコン
トローラ５−２〜５−８も、サブコントローラ５−１と
同様に動作する。
らデータを受取ると、データバッファ９−１からの書込
み許可情報１７１が出力されているときはパスライン１
８１−を介してデータバッファ９−１に書込みデータを
格納する。ディスク制御部１０−１は、データバッファ
９−１から書込みデータの読出し許可情報２１１が出力
されると、データバッファ９−１からパスライン２２１
を介して書込みデータを読出し、情報線１２１を介して
ディスク装置３−１に書込みデータを書込む。サブコン
トローラ５−２〜５−８も、サブコントローラ５−１と
同様に動作する。
ディスク装置３−１〜３−８からデータを読出すときは
、ディスク制御部１０−１によってディスク装置３−１
から読出したデータをデータバッファ９−１に格納する
。データバッファ９−１は、読出しデータを格納すると
、データ読出し許可情報１７１．をデータ転送回路７−
１に出力する。データ転送回路７−１は、データバッフ
ァ９−１からのデータ読出し許可情報１７１が出力され
ると、パスライン１８１を介してその読出しデータを読
出す。データ転送回路７−１は、ホストインタフェース
部４からのデータ出力指示情報１３０と、パスデコーダ
６−１からのデータ転送指示情報１６１と、同期回路８
−１からの同期完了指示情報２０１とを受取ると、デー
タバス１１１に読出しデータを出力し、制御ライン１．
４０を介して応答情報を返す。ホストインタフェース部
４は、ザブコントローラ５−１から応答情報か返ってく
ると、データバス１１１〜１１−４に出力されている読
出しデータを受取り、データバス１０１〜１０４を介し
てホストプロセッサ１に転送する。サブコントローラ５
−１〜５−４およびサブコントローラ５−５〜５−８は
、交互に１ワードのデータを出力し、ホストインタフェ
ース部４はこれらのデータを順次に受取る。
、ディスク制御部１０−１によってディスク装置３−１
から読出したデータをデータバッファ９−１に格納する
。データバッファ９−１は、読出しデータを格納すると
、データ読出し許可情報１７１．をデータ転送回路７−
１に出力する。データ転送回路７−１は、データバッフ
ァ９−１からのデータ読出し許可情報１７１が出力され
ると、パスライン１８１を介してその読出しデータを読
出す。データ転送回路７−１は、ホストインタフェース
部４からのデータ出力指示情報１３０と、パスデコーダ
６−１からのデータ転送指示情報１６１と、同期回路８
−１からの同期完了指示情報２０１とを受取ると、デー
タバス１１１に読出しデータを出力し、制御ライン１．
４０を介して応答情報を返す。ホストインタフェース部
４は、ザブコントローラ５−１から応答情報か返ってく
ると、データバス１１１〜１１−４に出力されている読
出しデータを受取り、データバス１０１〜１０４を介し
てホストプロセッサ１に転送する。サブコントローラ５
−１〜５−４およびサブコントローラ５−５〜５−８は
、交互に１ワードのデータを出力し、ホストインタフェ
ース部４はこれらのデータを順次に受取る。
以上説明したように、本発明のディスク制御装置は、ホ
ストインタフェース部とサブコントローラとの間のデー
タ転送のとき、複数台のサブコントローラからなる第一
のサブコントローラ群と複数台のサブコントローラから
なる第二のサブコントローラとの間で交互にデータを転
送することにより、ディスク装置のデータの転送速度を
向上させ、かつホストプロセッサに対して転送するワー
ドのバイト幅を変えずにディスク制御装置のデータ転送
速度を向上させることができるという効果がある。
ストインタフェース部とサブコントローラとの間のデー
タ転送のとき、複数台のサブコントローラからなる第一
のサブコントローラ群と複数台のサブコントローラから
なる第二のサブコントローラとの間で交互にデータを転
送することにより、ディスク装置のデータの転送速度を
向上させ、かつホストプロセッサに対して転送するワー
ドのバイト幅を変えずにディスク制御装置のデータ転送
速度を向上させることができるという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の実施例のザブコントローラの詳細を示すブロッ
ク図である。 １・・・ホストプロセッサ、２・・・ディスク制御装置
、３−１〜３−８・・・ディスク装置、４・・・ポスト
インタフェース部、５−１〜５−８・・・サブコントロ
ーラ、６−１・・・パスデコーダ、７−１・・・データ
転送回路、８−１・・・同期回路、９−１・・・データ
バッファ、１０−１・・・ディスク制御部。
第１図の実施例のザブコントローラの詳細を示すブロッ
ク図である。 １・・・ホストプロセッサ、２・・・ディスク制御装置
、３−１〜３−８・・・ディスク装置、４・・・ポスト
インタフェース部、５−１〜５−８・・・サブコントロ
ーラ、６−１・・・パスデコーダ、７−１・・・データ
転送回路、８−１・・・同期回路、９−１・・・データ
バッファ、１０−１・・・ディスク制御部。
Claims (1)
- ホストプロセッサとの間で所定のバイト幅で情報の授受
を行うホストインタフェース部と、前記ホストインタフ
ェース部に接続されデータを固定長で記録する複数台の
ディスク装置のそれぞれに対して書込みまたは読取動作
の制御を行う複数台のサブコントローラとを備え、前記
複数台のサブコントローラを複数組のサブコントローラ
群に分割し、前記ホストインタフェース部から出力する
パス情報を入力して自己が選択されているか否かを解析
するパスデコーダと、前記パスデコーダが自己が選択さ
れていることを確認したとき前記ホストインタフェース
部との間で１バイトのデータを転送するデータ転送回路
と、自己が所属する前記サブコントローラ群内のすべて
のサブコントローラがデータの転送準備を完了したこと
を確認してそのことを前記データ転送回路に知らせる同
期回路と、前記データ転送回路に接続されて対応する前
記ディスク装置との間の書込みデータまたは読出しデー
タの格納を行うデータバッファとを有することを特徴と
するディスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022616A JP2551184B2 (ja) | 1990-01-31 | 1990-01-31 | ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022616A JP2551184B2 (ja) | 1990-01-31 | 1990-01-31 | ディスク制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03226823A true JPH03226823A (ja) | 1991-10-07 |
| JP2551184B2 JP2551184B2 (ja) | 1996-11-06 |
Family
ID=12087774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022616A Expired - Fee Related JP2551184B2 (ja) | 1990-01-31 | 1990-01-31 | ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551184B2 (ja) |
-
1990
- 1990-01-31 JP JP2022616A patent/JP2551184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2551184B2 (ja) | 1996-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0363096B2 (ja) | ||
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| JPH0877066A (ja) | フラッシュメモリコントローラ | |
| JPH08235141A (ja) | 情報処理システム | |
| JPH08234928A (ja) | 情報記憶制御装置 | |
| JP2551184B2 (ja) | ディスク制御装置 | |
| JPS5931743B2 (ja) | 二重化システム | |
| JPH01297756A (ja) | データ転送制御装置 | |
| JPH0423119A (ja) | アレイディスクおよびそのデータ復元方法 | |
| JPS6057095B2 (ja) | 記憶装置 | |
| SU1179351A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с периферийными устройствами | |
| JP2888062B2 (ja) | 情報処理装置 | |
| JPS6037753Y2 (ja) | メモリカ−ド構成 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH05204830A (ja) | 入出力制御装置 | |
| JPS62127933A (ja) | 磁気テ−プ制御装置 | |
| JPS6364145A (ja) | デ−タ入力装置 | |
| EP0470664A1 (en) | Device for improving the efficiency of data transfer to and from a memory unit comprising at least one hard disk | |
| JPS62151960A (ja) | 入出力制御方式 | |
| JPH04352021A (ja) | 磁気ディスク制御システム | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH03265057A (ja) | データ転送制御方式 | |
| JPS6068461A (ja) | メモリ多重アクセス装置 | |
| JPH03268153A (ja) | 入出力制御装置 | |
| JP2002351622A5 (ja) | 外部記憶システム及びそのデータ転送制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |