JPH03227075A - 位置検出素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は位置検出素子に関し、特に位置検出素子の端子
電極部の改良に関する。

（従来の技術） 本発明者等は、特開昭６３−１６４２８０号において、
位置検出素子を提案した。この位置検出素子は、光照射
により電力を発生するＰ−Ｉ−Ｎ接合したアモルファス
半導体層と、このアモルファス半導体層の表面側に形成
した表面側電極層と、アモルファス半導体層の裏面側に
形成した裏面側電極層と、表面側電極層と裏面側電極層
の異なる対向する端部に形成された端子電極とを備えて
構成されている。

表面側電極層は、酸化錫、酸化インジウム、あるいは酸
化インジウム錫などで形成されており、裏面側電極層は
、クロム、ニッケル、チタン、酸化錫、酸化インジウム
、酸化インジウム錫などで形成されている。

また、端子電極は、５０００Å以上の厚みを有するアル
ミニウム、ニッケル、チタン、クロム等の金属材料で形
成されており、この端子電極の表面には、外部回路との
接続を容易に行うために必要に応じて半田層などが形成
される。

この従来の位置検出素子では、端子電極の抵抗値を小さ
くするとともに、端子電極に外部回路のリード線を接続
した場合のリード線の引っ張り強度を確保するために、
端子電極を３０分ないし１時間という長い時間をかけて
厚さ５０００Å以上の厚みに真空蒸着法で形成していた
。

（発明が解決しようとする問題点） ところが、端子電極部を形成するために長時間を要する
ことから製造上不利であるとともに、アモルファス半導
体層の表裏面に形成された電極層が真空蒸着時の高温に
長時間さらされてその抵抗分布にバラツキを生じ、位置
検出素子としての特性自体にバラツキを生じてしまうと
いう特性上の問題があった。

さらに、上記のように端子電極は、長時間をかけて真空
蒸着法により形成されるが、端子電極を構成する金属層
の厚みは、高々５０００人ないし３μｍ程度の厚みであ
り、この端子電極に後工程で半田によって外部回路のリ
ード線と接続すると、リード線の引っ張り強度が弱くな
るという構造上の問題もあった。

本発明は、このような従来技術の問題点に鑑みて案出さ
れたものであり、その目的は端子電極を短時間のうちに
形成することができる位置検出素子を提供することを目
的とするものである。

また、裏面側電極層の抵抗分布のバラツキを解消した位
置検出素子を提供することを他の目的とするものである
。

さらに、端子電極部に外部回路を接続した場合、リード
線の引っ張り強度も向上させることができる位置検出素
子を提供することを他の目的とするものである。

（問題点を解決するための手段） 本発明によれば、光照射により電力を発生するＰ−Ｉ−
Ｎ接合したアモルファス半導体層と、該アモルファス半
導体層の表裏両面に形成した電極層と、該表面側電極層
の対向する端部に形成された一組の第１の端子電極と、
前記裏面側電極層の端部に前記第１の端子電極部とは異
なる対向に対向するように形成された一組の第２の端子
電極とを有する位置検出素子において、前記第１および
第２の各端子電極が、厚みが５０００Å以下の薄膜金属
層と、該薄膜金属層上に形成された熱硬化型導電性ペー
ストとから成ることを特徴とする位置検出素子が提供さ
れ、そのことにより上記目的が達成される。

（作用） 上記のように構成することにより、高温工程である薄膜
金属層を形成する時間を著しく短縮でき、アモルファス
半導体層の表裏面に形成された金属層における抵抗分布
のバラツキが減少するとともに、熱硬化型導電性ペース
ト層で端子電極の十分な厚みを確保でき、リード線の引
っ張り強度も向上する。

（実施例） 以下、本発明を添付図面に基づき詳細に説明する。

第１図は、本発明の位置検出素子の基本構造を製造工程
順にしたがって説明するための図であり、１は透光性基
板、２は表面側電極層である。

前記透光性基板１は、青板ガラス、白板ガラス、石英ガ
ラスなどのガラスや透光性の樹脂などで形成され、矩形
状に形成されている。

前記表面側電極層２は、例えば酸化錫、酸化インジウム
、酸化インジウム錫なとの透光性の金属酸化物で形成さ
れる。この表面側電極層２は、熱ＣＶＤ法、スパッタリ
ング法、あるいは電子ビーム法などで透光性基板１の一
生面のほぼ全面にわたって厚み１００〜１０００人程度
に形成される（第１図（掲参照）。

前記表面側金属層２の対向する側縁部を例えば紫外線硬
化型樹脂などから成るマスクとフッ硝酸などのエツチン
グ液を使ってフォトエツチングにより除去する（同図（
（へ）参照）。

次に、前記表面側金属層２上と透光性基板１の露出部に
アモルファス半導体層３を形成する（同図（ｃ）参照）
、このアモルファス半導体層３は、アモルファスシリコ
ンなどで形成され、透光性基板１側からＰ層、１層、Ｎ
層となるように形成される、アモルファスシリコン半導
体層のＰ層にはドープ剤としてボロンなどが、またＮ層
にはドープ剤としてリンなどが混入されている。また、
Ｐ層にアモルファスシリコンカーバイドを用いてＰ層中
での光吸収を小さくして短絡電流を大幅に増加させ、光
照射による感度を向上させてもよい、さらに、照射され
る光の波長が特定されていれば、波長に応じた感度分布
にするためにアモルファスシリコン層中に、ゲルマニウ
ム、炭素、窒素、錫などを所定量混入してもよい。プラ
ズマＣＶＤ法、熱ＣＶＤ法、光ＣＶＤ法、スパッタリン
グ法などにより形成され、Ｐ層の膜厚は５０〜３００人
程度、１層の膜厚は５０００〜１５０００人程度、Ｎ層
の膜厚は３００〜７００人程度である。

次に、前記アモルファス半導体層３上に、裏面電極層４
を形成する（同図（６）参照）。この裏面電極層４は、
アモルファス半導体層３のＮ層とオーミックコンタクト
が可能でシート抵抗値が均一で且つその値が５０〜２０
０Ω／口の範囲で制御が容易なことが要求される。この
裏面電極層４としては、クロム、ニッケル、チタン、ま
たはその合金や、酸化錫、酸化インジウム、酸化インジ
ウム錫などで形成され、そのシート抵抗値が５０〜２０
０Ω／口となるように例えば２００〜４０００人程度の
厚みに形成される。なお、この裏面側電極層４は、真空
蒸着法などにより形成される。この裏面側電極層４は、
上述の表面側電極層２と交差するように、その両端部の
アモルファス半導体層３が露出するように形成される。

この露出部を形成するには、裏面側電極層４を形成する
際にメタルマスクを使用してアモルファス半導体層３の
両端部には、裏面側電極層が被着しないようにして形成
するか、アモルファス半導体層３の全面に裏面側電極層
を被着して、両端部の裏面側電極層を例えばフォトリン
グラフィ技術によってエツチング除去することにより形
成される。

次に、前記アモルファス半導体層３が露出した部分に例
えばＹＡＧレーザを走査して透光性基板１に達する溝３
ａ、３ｂを形成する。なお、この７１１３ａ、３ｂは、
５０μｍ程度の幅を有する。

次に、前記アモルファス半導体層３の露出部分と、裏面
金属層４の両端部に−組みの第１の端子電極５．６と、
−組みの第２の端子電極７．８を形成する（同図（Ｏ参
照）、第１図（０のｘ−Ｘ線断面図を第２図（ａ）に示
し、Ｙ−Ｙ線断面図を第２図（縁に示す、第２図（ａ）
（（へ）に示すように、端子電極５〜８は、それぞれ厚
みが５０００Å以下の薄膜金属層５ａ〜８ａと−この薄
膜金属層５ａ〜８ａ上に形成された熱硬化型導電性ペー
スト５ｂ〜８ｂとで構成される。この薄膜金属層５ａ〜
８ａは、アルミニウム、ニッケル、チタン、銀、金など
により構成され、表面側金属層２および裏面側金属層４
と熱硬化型導電性ペースト５ｂ〜８ｂとの電気的接続を
良好に行うとともに、第１の端子電極５．６問および第
２の端子電極７．８ｒ：Ｊの距離精度を確保するために
設けられる。この薄膜金属層５ａ〜８ａは、真空蒸着法
により形成されるが、厚みが５０００Å以下と極めて薄
いために、蒸着時間は従来の１／２０〜１／４０で済み
、裏面電極層４に加わる熱ダメージも著しく減少し裏面
電極４の抵抗分布のバラツキも著しく減少する。

前記熱硬化型導電性ペースト５ｂ〜８ｂは、銅、銀、ニ
ッケル、カーボンなどの粉末とエポキシ樹脂、フェノー
ル樹脂、あるいはアクリル樹脂とメチルカルピトールな
どからなる溶剤とを混合してペースト状にし、例えばス
クリーン印刷法で印刷した後に、１００〜２００℃の温
度で１５分〜１時間加熱して溶剤を揮発させることによ
り薄膜金属層５ａ〜８ａ上に形成される。ちなみに、こ
の熱硬化型導電性ペースト層５ｂ〜８ｂは、厚みが２０
μｍ程度に形成される。この熱硬化型導電性ペースト上
に、外部回路のリード線などが半田付される。

次に、上述のように構成した位置検出素子の動作を第３
図の模式図に基づき説明する０発光ダイオードの光やレ
ーザ光などのスポット光が例えば透光性基板側から照射
されると、アモルファス半導体層の１層で正孔および電
子が発生し、正孔はＰ層に、電子はＮ層にそれぞれ運ば
れ、表面側電極層と裏面側電極層との間に短絡電流が流
れる。

このとき、表面側電極層に流れる電流は、その両端に設
けられた端子電極５．６から導出される。

端子電極５．６間の距離をし、抵抗をＲＬとし、電極５
から光の入射位置までの距離をＸ、その部分の抵抗をＲ
ｘとする。光の入射位置で発生した光電流をＩ。とする
と、■。はそれぞれの端子電極５．６までの抵抗値に逆
比例するように分割される。したがって、端子電極５で
取り出される電流Ｉ、と、端子電極６で取り出される電
流■６とは、 Ｉｓ　＝ＩＯ−（ＲＬ　−Ｒｘ　）／ＲＬＩ６　＝ＩＯ
−Ｒｘ／ＲＬ となり、電極層の抵抗分布が均一であるとすれば、Ｉｓ
　＝Ｉｏ　　−（Ｌ　　Ｘ）／Ｌ Ｉ６＝Ｉｏ　・Ｘ／上 で表される０位置信号Ｐは、 Ｐ＝ＩＳ　／Ｉｓ　＝　（Ｌ−Ｘ）／Ｘ＝Ｌ／’（Ｘｌ
） となる、このように、Ｉｓ　＋　Ｉｓの値から入射エネ
ルギーに無関係に端子電極５．６間における光の入射位
置を知ることができる。

同様に、端子電極７．８間における光の入射位置も知る
ことができ、その結果入射位置Ｏを特定することができ
、位置検出素子として用いられる。

（発明の効果） 以上のように、本発明に係る位置検出素子によれば、各
端子電極が厚み５０００Å以下の薄膜金属層と、該薄膜
金属層上に形成された熱硬化型導電性ペーストとから成
ることから、端子電極部を短時間のうちに形成すること
ができ、また表面側電極層の抵抗分布のバラツキを解消
でき、さらに端子電極部に外部回路を接続した場合、リ
ート線の引っ張り強度も向上させることができる。

【図面の簡単な説明】

第１図（ａ）ないしくｆ）は本発明に係る位置検出素子
の一実施例を示す製造工程図、第２図（ａ）は第１図（
０のＸ−Ｘ線断面図、第２図（匂は第１図（ＯのＹＹ線
断面図、第３図は動作を説明する為の図である。 １：透光性基板 ２：表面側電極層 ３：アモルファス半導体層 ４：裏面側電極層 ５．６．７．８：端子電極 ５ａ、６ａ、７ａ、８ａ：薄膜金属層 ５ｂ、６ｂ、７ｂ、８ｂ：熱硬化型導電性ペースト

Claims (1)

1. 【特許請求の範囲】 光照射により電力を発生するＰ−Ｉ−Ｎ接合したアモル
   ファス半導体層と、該アモルファス半導体層の表裏両面
   に形成した電極層と、該表面側電極層の対向する端部に
   形成された一組の第１の端子電極と、前記裏面側電極層
   の端部に前記第１の端子電極とは異なる方向に対向する
   ように形成された一組の第２の端子電極とを有する位置
   検出素子において、 前記第１および第２の各端子電極が、厚みが５０００Å
   以下の薄膜金属層と、該薄膜金属層上に形成された熱硬
   化型導電性ペースト層とから成ることを特徴とする位置
   検出素子。