JPH03227105A

JPH03227105A - 演算増幅器のオフセット調整回路

Info

Publication number: JPH03227105A
Application number: JP2021120A
Authority: JP
Inventors: Masami Yuasa; 湯浅　正美
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1990-01-31
Filing date: 1990-01-31
Publication date: 1991-10-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は演算増幅器のオフセット調整回路に関ミッタに
接続された定電流回路及び一対の差動トランジスタの各
コレクタに接続された負荷抵抗器を備える演算増幅器と
、差動トランジスタの各負荷抵抗器に夫々各別の直流電
流を供給する一対の電流源回路と、その一対の電流源回
路の少なくとも一方の直流電流を可変する可変手段とを
有し、一対の電流源回路は、抵抗値の等しい一対の抵抗
器、その一対の抵抗器に直列接続された一対のトランジ
スタ及びその一対のトランジスタに基準電圧源からの基
準電圧に基づいて夫々ベースバイアス電圧を印加する一
対のバイアス回路を備えて成るようにしたことにより、
温度変化により影響を受は難く、差動バランスを崩す虞
がないようにしたものである。

〔従来の技術〕

演算増幅器を用いた直流増幅回路は、ＩＣ内の初段の増
幅回路等では、演算増幅器のオフセットが問題になる。

演算増幅器のオフセットを調整する方法としては、大き
く分けて、２つの方法がある。その一つは、演算増幅器
を構成する差動トランジスタの能動負荷としてのカレン
トミラー回路のトランジスタのエミッタ電流を調整する
方法であり、他の一つは、入力信号にオフセット調整要
の電圧を加算する方法である。

先ず、第２図を参照して、前者の方法が適用された演算
増幅器について説明する。（２）は演算増幅器を示し、
これはＩＣの一部に形成されている。

又、Ｔ、〜Ｔ、はそのＩＣのビンを示す。ＱＩＩＱ１２
はＰＮＰ型の差動トランジスタを示し、その各エミッタ
は、定電流回路（８）及びピンＴ７を通じて正電源十Ｂ
に接続される。トランジスタＱ　＋　＋　＋Ｑｌｚの各
ベースは、夫々入力端子ピンＴＩ、Ｔ２に接続され、各
コレクタは夫々後述する負荷（１１）。

（１２）を構成するカレントミラー回路（７）のダイオ
ード接続のＮＰＮ型のトランジスタＱ　＋　３及びＮＰ
Ｎ型のトランジスタＱ　＋　ａの各コレクタに夫々接続
される。又、トランジスタＱ　＋　ｔのコレクタは出力
端子ピンＴ、に接続される。

カレントミラー回路（７）の各トランジスタＱ、３゜Ｑ
　＋　４の各エミッタは夫々抵抗器Ｒ７，Ｒ，及びビン
Ｔ３を通じて負電源−Ｂに接続される。そして、トラン
ジスタＱ　＋　３及び抵抗器Ｒ１によって、トランジス
タＱ、の負荷（１１）が構成され、トランジスタＱ１４
及び抵抗器Ｒ９によって、トランジスタＱ、□の負荷（
１２）が構成される。

Ｒ９は、オフセット調整用の可変抵抗器（ポテンショメ
ータ）で、外付部品であり、その両端がピンＴ　４　、
Ｔ　ｂを通じて、トランジスタＱ　ｒ　３ｒ　　Ｑ　＋
　４の各エミッタに夫々接続され、その可動端子は負電
源−Ｂに抵抗される。

かかる演算増幅器では、トランジスタＱ　＋　＋　＋Ｑ
、２の負荷（１１）、　（１２）が能動負荷、即ち、カ
レントミラー回路（７）にて構成されているので、無信
号時において、トランジスタＱ　＋　＋　＋　　Ｑ　＋
　ｚの各コレクタ電位の一方が増大又は減少すれば、他
方も増大又は減少して、両コレクタ電位が等しく成るの
で、トランジスタＱ　＋　Ｉ＋　Ｑ　＋　ｚのＶＩＩＥ
が等しければ、オフセットは発生しない。

ところが、トランジスタベース・エミッタ間電圧ｖ１は
、（但し、ｋはボルツマン定数、ｑは電子の電荷。

■、はエミッタ電位、ＩＥＯは逆方向飽和電位）で表わ
されるから、トランジスタＱ　＋　＋　＋　　Ｑ　＋　
ｚにおいて、Ｔ、ＩＥ又はＩＥＯのいずれかが異なれば
、その各■１も異なることになる。

そこで、入力端子ビンＴ　３．　Ｔ　ｚに同電圧を与え
た状態で、出力端子ビンＴ５の出力電圧が０■となるよ
うに、可変抵抗器Ｒ１の調整により、トランジスタＱ　
＋　３１　　Ｑ　＋　４のエミッタ電流を調整する。

次に、第３図Ａ、Ｂを参照して後者の調整方法が通用さ
れた、演算増幅器を用いた増幅回路について説明する。

（２）は、上述の第２図で説明したのと同様の、ＩＣ内
の演算増幅器を示している。

演算増幅器（２）の反転入力端子ピンＴ２に入力抵抗器
ＲＩ３が接続され、その非反転入力端子ピンＴ、には入
力抵抗器Ｒ１４が接続されている。又、反転入力端子ピ
ンＴ２及び出力端子ビン１６間には帰還抵抗器ＲＩ２が
接続され、非反転入力端子ピンＴ、及び接地間に接地抵
抗器ＲＩＳが接続されている。

そして、正電源十Ｂ及び負電源−３間に可変抵抗器（ポ
テンショメータ）Ｒ，、を接続し、その可動端子を抵抗
器ＲＩＩを通じて、第３図Ａでは反転入力端子ピンＴ２
に、第３図Ｂでは非反転入力端子ピンＴ、に夫々接続し
て、夫々入力電圧に正負の電源電圧に亘って変化し得る
直流電圧を重畳する。

この場合も、可変抵抗器ＲＩｏを可変して、演算増幅器
（２）のオフセットを調整する。

（発明が解決しようとする課題〕ところで、上述の第２図について説明した演算増幅器で
は、等価的にＩＣ内部の抵抗器Ｒ，，Ｒ。

の抵抗を、外付けの可変抵抗器Ｒ１で調整することに成
るので、以下の３つの条件、即ち、そのＩＣ化した演算
増幅器の温度特性と、可変抵抗器Ｒ１の温度特性の相異
と、電源投入後の温度の違い、及び、気温の変化によっ
て、ある温度条件で可変抵抗器Ｒ１を調整してオフセッ
トを０にしても、上述の３つの条件の変化によって演算
増幅器にオフセットが発生する。又、ＩＣ化した演算増
幅器（２）に外付は可変抵抗器Ｒ９を接続するためには
、２個の端子ピンＴ、、Ｔ、を必要とする。

又、上述の第３図について説明した増幅回路では、演算
増幅器（２）のオフセットをキャンセルするために入力
電圧に加算する電圧が、電源電圧の変動によって太き（
変動する。又、演算増幅器（２）の周辺抵抗器ＲＩ　！
’＝　ＲＩ　ＳをＩＣ内に設けた場合、抵抗器Ｒ，，１
よこれら抵抗器ＲＩ　Ｚ　−ＲＩ　！＋より大きな抵抗
器を用いないと、調整感度が高くなりすぎているので、
ＩＣ内に設けることができない。又、この抵抗器Ｒ１１
を外付けとした場合は、温度の変化によってオフセット
が発生する。又、このように入力信号に直流電圧を重畳
すると、演算増幅器（２）の差動バランスが崩れる虞が
有る。

かかる点に鑑み、本発明は温度変化の影響を受は難く、
差動バランスを崩す虞のない演算増幅器のオフセット調
整回路を提案しようとするものである。

〔課題を解決するための手段〕

本発明は、一対の差動トランジスタＱ　ＩＩ＋　Ｑ　ｒ
　ｚ、その各エミッタに接続された定電流回路（８）及
び−対の差動トランジスタＱ目、ＱＩ！の各コレクタに
接続された負荷抵抗器Ｒｔ、Ｒｅを備える演算増幅器（
２）と、差動トランジスタＱ　＋　＋　＊　Ｑ　ｌｚの
各負荷抵抗器Ｒ７，Ｒｓに夫々各別の直流電流を供給す
る一対の電流源回路（５Ａ）　、　（５Ｂ）と、その一
対の電流源回路（５Ａ）、　（５Ｂ）の少なくとも一方
の直流電流を可変する可変手段Ｒ１とを有し、一対の電
流源回路（５＾）　、　（５Ｂ）は、抵抗値の等しい一
対の抵抗器Ｒ２＋Ｒ４、その一対の抵抗器Ｒ，，Ｒ，に
直列接続された一対のトランジスタＱ、、Ｑ、。及びそ
の一対のトランジスタＱｔ＋Ｑ＋ｏに基準電圧源（１０
）からの基準電圧に基づいて夫々ベースバイアス電圧を
印加する一対のバイアス回路ＢＫ、、ＢＫ、を備えて成
るものである。

〔作用〕

上述せる本発明によれば、抵抗値の等しい一対の抵抗器
Ｒ３＋　Ｒ４、その一対の抵抗器Ｒｓ、Ｒａに直列接続
された一対のトランジスタＱ？、Ｑ、。及びその一対の
トランジスタＱ？１ＱＩ１１に基準電圧源（１０）から
の基準電圧に基づいて夫々ベースバイアス電圧を印加す
る一対のバイアス回路ＢＫ、。

Ｂ　Ｋ　ｂを備えて成る一対の電流源回路（５＾）　、
　（５Ｂ）の少なくとも一方の直流電流を可変手段Ｒ１
によって可変することによってオフセットを調整する。

〔実施例〕

以下に、第１図を参照して、本発明の一実施例について
詳細に説明するも、第２図について説明した演算増幅器
（２）と対応する部分には、同一符号を付して、その重
複説明は省略する。この実施例では、演算増幅器（２）
を有するＩＣ内に、オフセット調整回路（１）を形成し
ている。以下に、このオフセット調整回路（１）につい
て説明する。

（３）はダイオード接続のＮＰＮ型トランジスタＱ。

及びＮＰＮＰＮ型トランジスタＱら構成されるカレント
ミラー回路で、トランジスタＱ、のコレクタは定電流源
（９）及び端子ピンＴ、を介して正電源子Ｂに接続され
、そのエミッタは、ダイオード接続のＰＮＰ型トランジ
スタＱ２のエミッタ・コレクタ間、ＰＮＰ型トランジス
タ９里のエミッタ・コレクタ間及び端子ピンＴ３を通じ
て負電源−Ｂに接続される。そして、トランジスタＱ４
のコレクタは端子ピンＴ、を通じて正電源子Ｂに接続さ
れ、そのエミッタは、後述するカレントミラー回路（４
）及び（５）の各トランジスタＱｓ、Ｑ６及びＱ、、Ｑ
。

の各エミッタに共通に接続される。

（１０）はバンドギャップリファレンス回路から成る温
度特性の良い定電圧電源から成る基準電圧源で、その正
端子がトランジスタＱ１のベースに、負端子が端子ビン
Ｔ、を通じて負電源−Ｂに接続されている。又、この基
準電圧源（１０）の正端子は、端子ビンＴ、を通じて、
一方の電極が接地されたコンデンサＣの他方の電極に接
続されている。

（５Ａ）　、　（５Ｂ）は電流源回路で、夫々カレント
ミラー回路（４）、　（５）を有し、カレントミラー回
路（４）はダイオード接続のＰＮＰ型トランジスタＱ、
及びＰＮＰＮＰ型トランジスタＱら構成され、カレント
ミラー回路（５）はダイオード接続のＰＮＰＮＰ型トラ
ンジスタＱびＰＮＰ型トランジスタＱ、から構成される
。これらカレントミラー回路（４）、　（５）のダイオ
ード接続のトランジスタＱ６．Ｑ、は夫々抵抗器Ｒ３，
ｎ＝を介してＰＮＰ　）ランジスタＱフ＋Ｑ＋。

の各エミッタに夫々接続され、これらのトランジスタＱ
　？＋　Ｑ　Ｉｏの各コレクタは端子ピンＴ３を通じて
負電源−Ｂに接続されている。一方、カレントミラー回
路（４）、　（５）のトランジスタＱ６．Ｑ、の各コレ
クタは夫々演算増幅器（２）のカレントミラー回路（７
）を構成するトランジスタＱ　＋　３１　　Ｑ　＋　＜
の各エミッタに夫々接続されている。

この基準電圧源（１０）からの基準電圧Ｖ　ｒａｆが、
夫々バイアス回路ＢＫ、、ＢＫｂを構成する分圧用の抵
抗器Ｒ，，Ｒ，並びにＲ５，Ｒ，によって、例えば１／
２に分圧されて、トランジスタＱ、、Ｑ、。のベースに
バイアス電圧として印加される。

又、トランジスタＱ　＋　ｏのベースは端子ピンＴ４を
通じて、外付けのオフセット調整用可変抵抗器（ポテン
ショメータ）Ｒ９の可動端子に接続される。この可変抵
抗器Ｒ１の一端が上述の端子ピンＴ６に接続され、他端
が接地される。

上述の演算増幅器（２）及びそのオフセット調節回路（
１）の各トランジスタのベース・エミッタ間電圧を■１
とし、各分圧抵抗器Ｒ１及びＲ２間並びにＲ９及びＲ６
間の各接続中点Ｒ，Ｓの電位を夫々Ｖ、、Ｖ、とし、ト
ランジスタＱ、、Ｑ、。の各エミッタ電流を夫々１．．
１．とじ、カレントミラー回路（４）、　（５）のトラ
ンジスタＱ、、Ｑ、のコレクタ電流を夫々Ｉ、、１．と
じ、各抵抗器Ｒ７（ｎ−１，２，・・・・、）の抵抗値
をｒｆｉ（ｎ＝１．２．・・・・、）とし、図に示す点
Ａ（トランジスタＱ４のエミッタ）電位Ｖ８は次のよう
に表すことができる。

Ｖ、＝　Ｖ、＋　Ｉ　３　ｒ　３＋　２　Ｖ！Ｉ！＝Ｖ
、＋１４ｒ４＋２Ｖ、、　　　−・・・（１）そして、
点Ａの電位Ｖ、は、トランジスタＱ３の電位と等しく成
るから、トランジスタＱ、、Ｑｚのベース・エミッタ間
電圧を■１とすると、次式のように表わされる。

Ｖｍ”Ｖｒａｆ±２■、　　　　　・・・・（２）従っ
て、上式（１）のＶ、＋Ｉ３ｒ、及び■、＋ｌ４ｒ４は
夫々基準電圧源（１０）の基準電圧Ｖ　ｒ’ｌｌｆと等
しいことが分かる。

次に、分圧抵抗器Ｒ，，Ｒ，により、それらの接続中点
Ｒの電位■１をＶ　、　＝　（１／２）　Ｖ　ｒ、、と
すると、分圧抵抗器Ｒ＋、Ｒｚ並びにＲｓ、Ｒｈの抵抗
値にｒｌ＋ｒ２並びにｒ３．ｒｂが夫々等しく、仮に、
ｒｌ＝ｒ２＝ｒｙ並びにｒ５＝ｒｂ＝ｒ、とすればトラ
ンジスタＱ？ＩＱＩＯのエミッタ電流１３．１４は夫々
次のように表すことができる。

１：＋＝Ｌａｒ／２　ｒ３　　　　　　−・−（３）Ｉ
　ａ　−Ｖ　ｒ＋ｉｔ／　２　ｒ　４　　　　　　　・
・・・（４）そして、分圧抵抗器Ｒ５，Ｒ，の接続中点
Ｓ、即ち、端子ビンＴ４に何も接続されていないときは
、抵抗器Ｒ３，Ｒ４の抵抗値ｒ３＋ｒ４を等しくすれば
、トランジスタＱ、、Ｑ、。のエミッタ電流１３＋Ｉ４
は互に等しく成る。そして、これら電流１　ｆｆ＋■４
の式には、トランジスタの■ＢＥの項は含まれていない
ので、温度により■、が変化しても、電流１３．Ｉ４は
変化しない。又、抵抗器Ｒ３〜Ｒ６の抵抗値ｒ＋””ｒ
、が温度によって変化しても、これらはＩＣ内に形成さ
れているので、抵抗値ｒ。

〜ｒ６が等しいことに変りはない。

ここで、例えば分圧抵抗器Ｒ，Ｒ６の接続中点Ｓの電圧
■５を、可変抵抗器Ｒ１で可変して、トランジスタＱＩ
０のベース電圧をＯ〜Ｖ　ｒｅｆの範囲で変化されるこ
とによって、トランジスタＱ１０のエミッタ電流Ｉ４は
０〜Ｖ　ｒ　ｅ　ｒ　／　ｒ　ｙの範囲で変化する。従
って、これらトランジスタＱ？ＩＱＩＯのエミッタ電流
１．．１．にオフセット調整範囲に基づいて、カレント
ミラー回路（４）、　（５）にてゲインをかけて調整用
電流Ｉ、、１．を得る。

上述の説明より明らかなように、可変抵抗器Ｒ９及びコ
ンデンサＣを除いて、オフセット調整回路（１）の全体
を演算増幅器（２）を有するＩＣの中に形成したので、
オフセット調整によって、入力信号に対するゲインバラ
ンスを低下させる虞はない。又、外付は可変抵抗器Ｒ９
の接続のための端子ビンをＴ、だけを付加し、他の端子
ピンは外付はコンデンサＣ用の端子Ｔ６を兼用している
ので、別の用途で基準電圧源（１０）の基準電圧Ｖ　ｒ
＊ｆを出力するような場合や、複数の回路、即ち、上述
の演算増幅器（２）を複数同じＩＣ内にＩＣ化するよう
なときでも、少ないピン端子で済む利点がある。

尚、上述の演算増幅器（２）及びそのオフセット調整回
路（１）において、オフセット調整の調整範囲が狭い場
合は、例えば、カレントミラー回路（３）、　（４）。

（５）のトランジスタＱ、、Ｑ、、Ｑ、の各エミッタに
抵抗器を入れるか、そのエミッタ面積を変えれば良い。

上述の実施例によれば、演算増幅器の負荷（１１）　。

（１２）として、カレントミラー回路を用いた能動負荷
の場合につ％ｘで述べたが、抵抗器負荷であっても良い
。

〔発明の効果〕

上述せる本発明によれば、抵抗値の等しい一対の抵抗器
、一対の抵抗器に直列接続された一対のトランジスタ及
び一対のトランジスタに基準電圧源からの基準電圧に基
づいて夫々ベースバイアス電圧を印加する一対のバイア
ス回路を備えて成る一対の電流源回路の少なくとも一方
の直流電流を可変手段によって可変するようにしたので
、オフセット調整後の温度変化によるオフセット値の変
化を低減すると共に、オフセット調整によって演算増幅
器の差動バランスが崩れる虞はない。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
例を示す回路図、第３図は他の従来例を示す回路図であ
る。（１）はオフセット調整回路、（２）は演算増幅器、（
５＾）、（５Ｂ）は電流源回路、（３）、　（４）、　
（５）、　（７）は夫々カレントミラー回路、ＢＫ、、
ＢＫ、はバイアス回路、（８）は定電流回路、（１０）
は基準電圧源、（１１）　。（１２）は負荷、Ｑ　＋　ｒ　＋　　Ｑ　＋　３は差動
トランジスタ、Ｑ　ｌｓ　＋　Ｑ　Ｉａはトランジスタ
、Ｒ９は可変抵抗器、Ｒ１−Ｒ８は抵抗器である。代理人松隈秀盛

Claims

【特許請求の範囲】一対の差動トランジスタ、その各エミッタに接続された
定電流回路及び上記一対の差動トランジスタの各コレク
タに接続された負荷抵抗器を備える演算増幅器と、上記差動トランジスタの各負荷抵抗器に夫々各別の直流
電流を供給する一対の電流源回路と、該一対の電流源回
路の少なくとも一方の直流電流を可変する可変手段とを
有し、上記一対の電流源回路は、抵抗値の等しい一対の抵抗器
、該一対の抵抗器に直列接続された一対のトランジスタ
及び該一対のトランジスタに基準電圧源からの基準電圧
に基づいて夫々ベースバイアス電圧を印加する一対のバ
イアス回路を備えて成ることを特徴とする演算増幅器の
オフセット調整回路。