JPH03259310A - 電圧比較器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、電圧比’Ｒｉ？ｉｉ、特にヒステリシス回
路内蔵式電圧比較器に関するものである。

［従来の技術］ 第２図はヒステリシス特性を有する従来の電圧比較器の
回路図であり、（１）、（２）は対をなす第１及び第２
のトランジスタであって、その各エミッ夕は共通接続さ
れた後電流■２を流す第２の定電流源（３）を介して電
源端子（４〉に接続される。トランジスタ（１）、（２
）の各コレクタは夫々第５及び第６のトランジスタ（５
）、（６）の各コレクタに接続され５トランジスタ（５
）、（６）の各エミッタは接地端子（７）に接続される
。トランジスタ（１）のベースは電流Ｉ、を流す第１の
定電流源（８）を介してｔ流端子（４〉に接続されると
共に比較電圧発生用の第１の抵抗器（９）を介して第３
のトランジスタ（１０）のエミッターコレクタを介して
接地端子（７）に接続される。トランジスタ（２）９ベ
ースは電流■、を流す第３の定ＴＩＬ流源（１１）を介
してｔ源端子（４）に接続されると共に第４のトランジ
スタ（１２）のエミッターコレクタを介して接地端子（
７）に接続される。トランジスタ（５）、（６）の各ベ
ースは相互接続される。またトランジスタ（６）のベー
スとコレクタは相互接続される。トランジスタ（１２〉
のベースは入力端子（１３）に接続される。なお、トラ
ンジスタ（１）、（２）、（１０）、Ｃｌ２）と定電流
源（３）　、　（８）　。

（１１ンはダーリン）−ン入力型の差動増幅器をｌＩＩ
威し、トランジスタ（５）、（６）は定電流負荷回路を
構成している。

第９及び第１０のトランジスタ（１４）　、　（１５）
の各エミッタは電源端子（４）に接続され、トランジス
タ（１４〉のコレクタはトランジスタ（１０）９ベース
に接続されると共に更に抵抗器（１６）を介して接地端
子（７）に接続される。トランジスタ（１５）のコレク
タはベースを相互接続されると別に第１１のトランジス
タ（１６ａ）のコレクターエミッタを介して接地端子（
７）に接続される。トランジスタ（ｌｅａ）のベスは第
１２のトランジスタ（１７〉のベースと相互接続される
と共に第１３のトランジスタ（１８）のコレクタに接続
される。トランジスタ（１８〉のエミッタは接地端子（
７）に接続され、そのベースは第４の抵抗器＜１９）を
介してトランジスタ（１）のコレクタに接続されると共
に第４．第５の抵抗器（＋９）　、　（２０）を介して
第７のトランジスタ（２１〉のベースに接続される。ト
ランジスタフ１７）のエミッタは接地端子＜７）に接続
され、そのコレクタは自己のベースを相互接続されると
共に電流■、を流す第５の定電流源（２２）を介して電
源端子（４）に接続される。トランジスタ（２１）のエ
ミッタは接地端子（７）に接続され、そのコレクタは電
流■、を流す第４の定電流源（２３）を介して電源端子
（４〉に接続されると共に第８のトランジスタ（２４）
のベースに接続される。

トランジスタ（２４）のエミッタは接地端子（７）に接
続され、そのコレクタは第３の抵抗器（２５〉を介で電
源端子（４）に接続されると共に出力端子（２６）に接
続される。なお、トランジスタ（１４）　、　（１５）
　、　（１６ａ）（１８）　、　（１９）、定ＴＬ流源
（２２）、抵抗器（１６）、（１９）（２０）はヒステ
リシス発生回路を構成し、トランジスタ（２１）　、　
（２４）、定電流源（２３）、抵抗器（２５〉は出力回
路を構成する。

従来の電圧比較器は上述のように構成されており、以下
にその動作を詳しく説明する。

電圧比較器の入力端子（１３）に供給される入力電圧■
１ｏが低く、トランジスタ〈２）のベース電位ＶＢ２が
トランジスタ（１〉のベース電位Ｖ１よりも小さい場合
、トランジスタ（１）のベース電位Ｖ。

は、 ＶｍＩ””　Ｒ＋ｉＸ　Ｉ　ｓ＋　Ｉ　ＩＸ　Ｒｓ＋　
ＶｍＩ−１゜　　　（１）（Ｖ　ｓｔ＋ｏ：　ｈランジ
スタ（１０）のベース　エミッタ間電圧、Ｒｓ、Ｒ＋ａ
は夫々抵 抗器（９）　、　（１６）の抵抗値〉 となる。Ｖ　、＞　Ｖ　−２であるため、トランジスタ
（２）はＯＮＬ、トランジスタ（１）はＯＦＦ　してい
る、それでトランジスタ（２１）、（１８）は叶Ｆする
。

次に、入力電圧Ｖ　Ｉ　Ｈが上昇し、Ｖ、、＜Ｖ、、に
なると、トランジスタ（１）はＯＮし、トランジスタ（
２）はＯＦＦする。すると、トランジスタ（２１）、（
１８）がＯＮすることとなり、トランジスタ（１６ａ）
　、　（１７）（１４）　、　（１５）がそれぞれ０「
Ｆシ、電流■、は流れなくなる。この場合のトランジス
タ（１）のベース電位Ｖ、′は ＶＢ（′＝　Ｉ　＋Ｘ　Ｒｇ＋　Ｖｍｆ＋ｏ　　　　（
２）となり、Ｖｌとｖ、′の差がこの回路のヒステリシ
ス幅△■となって、△Ｖは上記（１）式−（２）式より △ｖ　　＝　　Ｉ、Ｘ　　Ｒ１（３） となる、つまり比較電圧は△Ｖだけのヒステリシスミ圧
を持ち、入力電圧Ｖ、が増加するときの比較電圧と入力
電圧Ｖ　Ｈ１１が減少するときの比較電圧とは△■だけ
差が出ることになり、λ、出力の関係においてヒステリ
シス特性をもつ。

［発明が解決しようとする課題］ 上記のような従来のヒステリシス回路内蔵式電圧比較器
では差動増幅器と出力回路との間ヒステリシス発生回路
が接続されているから、ヒステリシス発生回路を付加す
る分楕威素子数が多く、半導体＠積回路においては、素
子占有面積が大きいという問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、従来の回路に比べ、非常に少ない素子数でヒステ
リシス電圧を発生させる電圧比較器を得ることを目的と
する。

［課題を解決するための手段］ この発明に係る電圧比較器は、差動増幅器の第２のトラ
ンジスタをマルチ主電極として、このマルチ主電極の他
方を、差動増幅器の第１のトランジスタとダーリントン
接続の第３のトランジスタの制御電極と主電極間に接続
された第２の抵抗器の一端に接続し、この第２の抵抗器
にヒステリシス電圧を発生するようにしたものである。

［作　用］ この発明においては、従来ヒステリシス電圧を発生させ
るために専用の定電流源より電流を供給しヒステリシス
電圧を発生させていたのに対し、自己の差動増幅器を構
成する一対のトランジスタのマルチ主電極の一方からの
電流を利用することによりヒステリシス電圧を発生させ
ている。

［実施ＰＡ］ 第１図はこの発明の一実施例を示す回路図であり、（１
）、＜３）〜（１３）、（１６）、＜２１）、（２３）
〜（２６）は上述の従来回路と全く同一のものである０
本実施例では第２のトランジスタ（２＾）としてマルチ
主′ｒｒＬ［！すなわちマルチコレクタのもの使用し、
その一方のコレクタをトランジスタ（６）のコレクタに
接続するのは従来回路同様であるが、その他のコレクタ
をトランジスタ（１０〉のベースに接続する。そして、
トランジスタ（ｌＯ）のベースに接続されている抵抗器
（１６）をヒステリシス電圧発生用として使用する。

トランジスタ（２１〉のベースを直接トランジスタ（１
）のコレクタに接続する。ここでは従来用いられていた
ヒステリシス発生回路は不要である。

次に、以上のような構成の電圧比較器の動作について説
明する。

まず、電圧比較器の入力端子（１３）に供給される入力
電圧Ｖ□が低く、差動増幅器のトランジスタ（１）のベ
ース電位■、とトランジスタ（２＾〉のベース電位■８
□が、Ｖ、、＞Ｖ、２のとき、トランジスタ（］０）と
（１２〉はＯＮ、トランジスタ〈２＾）もＯＮしていて
、トランジスタ（１）はＯＦＦ　している、ここで、ト
ランジスタ（２＾）はマルチコレクタであるので、各コ
レクタより１．、Ｉ、という電流が流れる。を流Ｉ！が
流れることによってトランジスタ（１０）のベース・コ
レクタ間にＩ！ＸＲ１Ｇという電圧降下が発生する。こ
の場合の比較電圧、つまりトランジスタ（１）のベース
電位Ｖ町は、 Ｖ□−ＩｉＸＲＩ！十Ｉ　ＩＸＲ＠＋Ｖａ□。　　（４
）となる。

また、■・ランジスタ（１）がＯＦＦ　しているのでト
ランジスタ（２１）はＯＦＦ、トランジスタ（２４）は
ＯＮとなる。

次に、入力電圧■□がしだいに上昇し、■、、くＶ　１
１２になった場合、トランジスタ（１）はＯＮＬ、トラ
ンジスタ（２＾）はＯＦＦする。すると、トランジスタ
（２＾）のマルチコレクタのＩ６．Ｉ７という電流は流
れなくなり、トランジスタ（１０）のベース電位がｌ６
ＸＩ＋ｉだけさがることになる。この場合の比１１２電
圧、つまりトランジスタ（１）のベース電位Ｖ　Ｂ　Ｉ
　′は Ｖａｎ′＝　Ｉ　ＩＸ　Ｒｓ　＋ＶｍＥ＋ｏ　　　（５
）となる。

また、トランジスタ（１〉がＯＮするため、トランジス
タ（２１）もＯＮすることになり、トランジスタ（２４
〉はＯＦＦとなる。

つまり、■、とＶ８１′の電圧の差が電圧比較器のヒス
テリシス電圧となり、上記（４）式−（５）式より、ヒ
ステリシス電圧△■は、 △Ｖ＝Ｉ６ＸＲ＋　　　　　　　　（６）となる。つま
り比較電圧は△■だけのヒステリシス電圧を持ち、入力
電圧Ｖ　Ｉ　１が増加するときの比較電圧と入力電圧Ｖ
ｌｙが減少丈るときの比較電圧とは△■だけ差が出るこ
とになり、人、出力の関係においてヒステリシス特性を
もつ。

なお、上記実施例では、ＰＮＰ　）−ランジスタ入力型
の電圧比較器について述べたが、トランジスタをすべて
逆導伝型として、ＮＰＮ　）ランジスタ入力型の電圧比
較器としてもよい。

［発明の効果］ 以上詳述したように、この発明は、差動増幅器の第２の
トランジスタをマルチ主電極として、このマルチ主電極
の他方を、差動増幅器の第１のトランジスタとダーリン
トン接続の第３のトランジスタの制御電極と主電極間に
接続された第２の抵抗器の一端に接続し、この第２の抵
抗器にヒステリシス電圧を発生するようにしたので、従
来例に比べ回路の構成素子数を少なくしてヒステリシス
電圧が得られるという効果を奏する。

【図面の簡単な説明】

第１図はこの発明に係る電圧比較器の一実施例を示す回
路図、第２図は従来の電圧比較器を示す回路図である。 図において、〈１〉は第１のトランジスタ、（２＾）は
第２のトランジスタ、（３）は第２定ＴＬ７Ｍ源、（５
〉は第５のトランジスタ、（６）は第６のトランジスタ
、〈８）は第１の定Ｔ＆流源、（９）は第１の抵抗器、
（１０）は第３のトランジスタ、（１１）は第３の定電
流源、（１２）は第４のトランジスタ、（２１）は第７
のトランジスタ、（２３）は第４の定電流源、（２４〉
は第８のトランジスタ、（２５）は第３の抵抗器である
。 なお、図中、同一符号は同一、又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 対を成す第１及び第２のトランジスタ、該第１及び第２
   のトランジスタにダーリントン接続された第３及び第４
   のトランジスタ、上記第１のトランジスタの制御電極に
   接続された第１の定電流源、上記第１及び第２のトラン
   ジスタの各一方の主電極に接続された第２の定電流源、
   上記第２のトランジスタの制御電極に接続された第３の
   定電流源、上記第１のトランジスタの制御電極と上記第
   ３トランジスタの一方の主電極との間に接続された第１
   の抵抗器から成る差動増幅器と、 上記第１のトランジスタの他方の主電極に主電極路が接
   続された第５のトランジスタ、上記第２のトランジスタ
   の他方のマルチ主電極の一方に主電極路が接続された第
   ６のトランジスタから成る定電流負荷回路と、 上記第３のトランジスタの制御電極と他方の主電極との
   間に接続された第２の抵抗器と、上記第１のトランジス
   タの他方の主電極に制御電極が接続された第７のトラン
   ジスタ、該第７のトランジスタの一方の主電極に接続さ
   れた第４の定電流源、上記第７のトランジスタの一方の
   主電極に制御電極が接続それた第８のトランジスタ、該
   第８のトランジスタの一方の主電極に接続された第３の
   抵抗器から成る出力回路と、 を備え、上記第２のトランジスタのマルチ主電極の他方
   を上記第２の抵抗器の一端に接続し、該第２の抵抗器に
   ヒステリシス電圧を発生するようにしたことを特徴とす
   る電圧比較器。