JPH03227259A - 発熱印画装置 - Google Patents
発熱印画装置Info
- Publication number
- JPH03227259A JPH03227259A JP2304090A JP2304090A JPH03227259A JP H03227259 A JPH03227259 A JP H03227259A JP 2304090 A JP2304090 A JP 2304090A JP 2304090 A JP2304090 A JP 2304090A JP H03227259 A JPH03227259 A JP H03227259A
- Authority
- JP
- Japan
- Prior art keywords
- printing
- photographic printing
- heat generating
- resistance value
- resistor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、サーマルへ・・ｌドを使用する印画装置など
に好適に実施される発熱印画装置に間する。
に好適に実施される発熱印画装置に間する。
従来の技術
第３図は、従来のサーマルプリンタ１の基本的構成を示
すブロック図である。制御回路３は、印画データ入力手
段２から印画データが与えられると、駆動回路４を駆動
してサーマルヘッド５に設けられる複数の発熱抵抗素子
からなる複数の印画手段Ｐ１〜Ｐｎを順次的に駆動させ
て、印画動作を行う。一般にサーマルヘッドの各発熱抵
抗素子の抵抗値にはばらつきがあり、同じ濃度の印画を
行う場合でも印画手段毎に通電時間などの補正を行う必
要がある。そこで、従来では、サーマルヘッド５を構成
する全発熱抵抗素子の平均抵抗値に基づいて、サーマル
ヘッド５のランク分けを行いこのランク情報に基づいて
通電時間の補正を行つていた。
すブロック図である。制御回路３は、印画データ入力手
段２から印画データが与えられると、駆動回路４を駆動
してサーマルヘッド５に設けられる複数の発熱抵抗素子
からなる複数の印画手段Ｐ１〜Ｐｎを順次的に駆動させ
て、印画動作を行う。一般にサーマルヘッドの各発熱抵
抗素子の抵抗値にはばらつきがあり、同じ濃度の印画を
行う場合でも印画手段毎に通電時間などの補正を行う必
要がある。そこで、従来では、サーマルヘッド５を構成
する全発熱抵抗素子の平均抵抗値に基づいて、サーマル
ヘッド５のランク分けを行いこのランク情報に基づいて
通電時間の補正を行つていた。
サーマルプリンタ１においては、設定手段６によって設
定されたランク情報がバッファ７を介して制御回路３に
与えられる。制御回路３は、設定手段ｂＩＪ−らのラン
ク情報と、印画データ入力手段２からの印画データとに
基づいて、印画手段毎の通電時間の制御を行う、設定手
段６は、デイツプスイッチなどのハードウェアスイッチ
Ｓａ、Ｓｂ。
定されたランク情報がバッファ７を介して制御回路３に
与えられる。制御回路３は、設定手段ｂＩＪ−らのラン
ク情報と、印画データ入力手段２からの印画データとに
基づいて、印画手段毎の通電時間の制御を行う、設定手
段６は、デイツプスイッチなどのハードウェアスイッチ
Ｓａ、Ｓｂ。
Ｓｃを含んで構成されており、これらのスイッチの○Ｎ
１０ Ｆ Ｆ状態によって、８種類のランクを設定する
ことができる。第１表には、サーマルヘッドの抵抗ラン
クと、スイッチＳａ、Ｓｂ、Ｓｃの０Ｎ１０ＦＦ状態と
の対応関係が示されている。
１０ Ｆ Ｆ状態によって、８種類のランクを設定する
ことができる。第１表には、サーマルヘッドの抵抗ラン
クと、スイッチＳａ、Ｓｂ、Ｓｃの０Ｎ１０ＦＦ状態と
の対応関係が示されている。
第 １ 表
サーマルヘッドのランク分けは、サーマルヘッド内の全
発熱抵抗素子の平均抵抗値に基づいて行なわれる。たと
えば、平均抵抗値が予め定められる許容値内で、小さい
ときはランク「１」とされ、平均抵抗値が大きいときは
ランク「８」とされる。
発熱抵抗素子の平均抵抗値に基づいて行なわれる。たと
えば、平均抵抗値が予め定められる許容値内で、小さい
ときはランク「１」とされ、平均抵抗値が大きいときは
ランク「８」とされる。
発明が解決しようとする課題
上述のように、サーマルヘッドのランク分けはサーマル
ヘッド全体として行なわれるので、全ての発熱抵抗素子
に対して同じ補正が行なわれることになり、個々の印画
手段Ｐ１〜Ｐｎに着目した場合、適正な通電時間の制御
が行なわれていない場合があった。また、上記ランク分
けはサーマルへｌドの製造時に行われ、全発熱抵抗素子
の抵抗値を測定する手間があり、その上スイッチＳａ。
ヘッド全体として行なわれるので、全ての発熱抵抗素子
に対して同じ補正が行なわれることになり、個々の印画
手段Ｐ１〜Ｐｎに着目した場合、適正な通電時間の制御
が行なわれていない場合があった。また、上記ランク分
けはサーマルへｌドの製造時に行われ、全発熱抵抗素子
の抵抗値を測定する手間があり、その上スイッチＳａ。
Ｓｂ、Ｓｃの設定状態は固定されてしまうので、経時変
化などによって発熱抵抗素子の抵抗値が変化した場合に
適正な通電時間の制御を行なえなくなるという問題もあ
る。
化などによって発熱抵抗素子の抵抗値が変化した場合に
適正な通電時間の制御を行なえなくなるという問題もあ
る。
本発明の目的は、上記技術的課題を解決し、各発熱抵抗
素子の抵抗値に基づいて、印画手段毎に適正な通電時間
の制御を行うことかて゛きる発熱印画装置を提供するこ
とて゛ある。
素子の抵抗値に基づいて、印画手段毎に適正な通電時間
の制御を行うことかて゛きる発熱印画装置を提供するこ
とて゛ある。
課題を解決するための手段
本発明は、予め定められる付勢電力を出力する電源と、
電源に並列に接続される複数の発熱抵抗素子からなる複
数の印画手段と、 電源と発熱抵抗素子との間に設けられ、印画動作時には
前記付勢電力を各発熱抵抗素子に出力し、各発熱抵抗素
子の抵抗値の、計測時にはこれを検出する選択的検出手
段と、 選択的検出手段で検出された各発熱抵抗素子ごとの抵抗
値のデータを記憶する記憶手段と、各発熱抵抗素子ごと
に入力される印画データと前記記憶手段の記憶内容とに
基づいて、印画手段毎の電力付勢量を制御して印画動作
を行う駆動手段とを含むことを特徴とする発熱印画装置
である。
数の印画手段と、 電源と発熱抵抗素子との間に設けられ、印画動作時には
前記付勢電力を各発熱抵抗素子に出力し、各発熱抵抗素
子の抵抗値の、計測時にはこれを検出する選択的検出手
段と、 選択的検出手段で検出された各発熱抵抗素子ごとの抵抗
値のデータを記憶する記憶手段と、各発熱抵抗素子ごと
に入力される印画データと前記記憶手段の記憶内容とに
基づいて、印画手段毎の電力付勢量を制御して印画動作
を行う駆動手段とを含むことを特徴とする発熱印画装置
である。
作 用
本発明に従えば、発熱抵抗素子の抵抗値の計測時には電
源と発熱抵抗素子との間に設けられる選択的検出手段に
よって、各発熱抵抗素子ごと力抵抗値か検出され、各発
熱抵抗素子ごとの抵抗値のデータは記憶手段に記憶され
る。印画動作時においては、選択的検出手段は電源から
の付勢電力を各発熱抵抗素子に出力し、また駆動手段は
各発熱抵抗素子ごとに入力される印画データと前記記憶
手段の記憶内容とに基づいて、各印画手段毎の電力付勢
量を制御して印画動作を行う。
源と発熱抵抗素子との間に設けられる選択的検出手段に
よって、各発熱抵抗素子ごと力抵抗値か検出され、各発
熱抵抗素子ごとの抵抗値のデータは記憶手段に記憶され
る。印画動作時においては、選択的検出手段は電源から
の付勢電力を各発熱抵抗素子に出力し、また駆動手段は
各発熱抵抗素子ごとに入力される印画データと前記記憶
手段の記憶内容とに基づいて、各印画手段毎の電力付勢
量を制御して印画動作を行う。
したがって、発熱抵抗素子ごとに抵抗値を計測すること
ができ、またこの抵抗値と印画データとに基づいて各印
画手段毎に電力付勢量、たとえば通電時間を制御するの
で、印画濃度にむらのない奇麗な印画を行うことができ
る。また、経時変化などによって発熱抵抗素子の抵抗値
が変化した場合は、再度抵抗値の計測を行い、データを
記憶し直せば良く、常に高品位の印画を行うことができ
る。これによって、発熱印画装置の印画品位が格段に向
上される。
ができ、またこの抵抗値と印画データとに基づいて各印
画手段毎に電力付勢量、たとえば通電時間を制御するの
で、印画濃度にむらのない奇麗な印画を行うことができ
る。また、経時変化などによって発熱抵抗素子の抵抗値
が変化した場合は、再度抵抗値の計測を行い、データを
記憶し直せば良く、常に高品位の印画を行うことができ
る。これによって、発熱印画装置の印画品位が格段に向
上される。
実施例
第１図は、本発明の一実施例であるサーマルプリンタ１
１の基本的構成を示すブロック図である。
１の基本的構成を示すブロック図である。
サーマルへ・ｌド１９は、発熱抵抗素子ブロックＢ１〜
ＢＭと、発熱抵抗素子ブロックＢ１〜ＢＭをそれぞれ駆
動する駆動回路ＤＲＩ〜ＤＲＭとを含んで構成される。
ＢＭと、発熱抵抗素子ブロックＢ１〜ＢＭをそれぞれ駆
動する駆動回路ＤＲＩ〜ＤＲＭとを含んで構成される。
発熱抵抗素子ブロックＢ１は、発熱抵抗素子Ｒ１〜ＲＮ
で構成され、発熱抵抗素子ブロックＢ２〜ＢＭも同様に
Ｎ個の発熱抵抗素子で構成される。
で構成され、発熱抵抗素子ブロックＢ２〜ＢＭも同様に
Ｎ個の発熱抵抗素子で構成される。
駆動回路ＤＲＩは、発熱抵抗素子Ｒ１〜ＲＮにそれぞれ
直列に接続されるトランジスタＴＲ１〜ＴＲＮと、通電
制御用ゲート回路Ｇ１〜ＧＮと、シリアル／パラレル変
換回路１７と、反転回路１８とを含んで構成される。シ
リアル／パラレル変換回路１７は、シリアル転送制御部
１６から与えられる印画データをパラレルデータに変換
して印画制御信号Ｓ１〜ＳＮを作成し、印画制御信号Ｓ
１〜ＳＮをゲート回路０１〜ＧＮの一方入力として与え
る。反転回路１８は、パラレルボート制御部２２から与
えられる通電時間制御信号ＳＴＢ １を反転して、ゲー
ト回路０１〜Ｇ、Ｎの各他方入力として与える。したが
って、印画データに基づく印画制御信号８１〜ＳＮによ
って、発熱させる発熱抵抗素子を選択し、通電時間制御
信号ＳＴＢ １のローレベル期間によって発熱抵抗素子
の通電時間を制御することができる。駆動回路ＤＲ２〜
ＤＲＭも駆動回路ＤＲＩと同様の構成である。
直列に接続されるトランジスタＴＲ１〜ＴＲＮと、通電
制御用ゲート回路Ｇ１〜ＧＮと、シリアル／パラレル変
換回路１７と、反転回路１８とを含んで構成される。シ
リアル／パラレル変換回路１７は、シリアル転送制御部
１６から与えられる印画データをパラレルデータに変換
して印画制御信号Ｓ１〜ＳＮを作成し、印画制御信号Ｓ
１〜ＳＮをゲート回路０１〜ＧＮの一方入力として与え
る。反転回路１８は、パラレルボート制御部２２から与
えられる通電時間制御信号ＳＴＢ １を反転して、ゲー
ト回路０１〜Ｇ、Ｎの各他方入力として与える。したが
って、印画データに基づく印画制御信号８１〜ＳＮによ
って、発熱させる発熱抵抗素子を選択し、通電時間制御
信号ＳＴＢ １のローレベル期間によって発熱抵抗素子
の通電時間を制御することができる。駆動回路ＤＲ２〜
ＤＲＭも駆動回路ＤＲＩと同様の構成である。
印画データ入力手段１２からの印画データは、ＲＡＭ
（ランダムアクセスメモリ）１３に記憶される。またＲ
ＡＭ１Ｂには、後述する計測動作によって計測されたア
ナログ／デジタル変換器２０からのデータが記憶される
。ＣＰ Ｕ （ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）などで実現される制御部１４は、アナログ／
デジタル変換器２０からのデータに基づいて、ＲＯＭ
（リードオンリメモリ）１５内のプログラムに従って発
熱抵抗素子ブロックＢ１〜ＢＭの各抵抗値を計算し、Ｒ
ＡＭ１Ｂに記憶させる。さらに制御部１４は、印画デー
タ入力手段１２からの印画データと、発熱抵抗素子ブロ
ックＢ１〜ＢＭの各抵抗値とに基づいて、発熱抵抗素子
ブロックＢ１〜ＢＭの通電時間を制御する通電時間制御
信号ＳＴＢ １〜ＳＴＢＭを作成し、駆動回路ＤＦご１
〜ＤＲＭに与え、また印画データをシリアル転送制御回
路１６を介して駆動回路ＤＲ１〜ＤＲＭに与える。
（ランダムアクセスメモリ）１３に記憶される。またＲ
ＡＭ１Ｂには、後述する計測動作によって計測されたア
ナログ／デジタル変換器２０からのデータが記憶される
。ＣＰ Ｕ （ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇ
Ｕｎｉｔ）などで実現される制御部１４は、アナログ／
デジタル変換器２０からのデータに基づいて、ＲＯＭ
（リードオンリメモリ）１５内のプログラムに従って発
熱抵抗素子ブロックＢ１〜ＢＭの各抵抗値を計算し、Ｒ
ＡＭ１Ｂに記憶させる。さらに制御部１４は、印画デー
タ入力手段１２からの印画データと、発熱抵抗素子ブロ
ックＢ１〜ＢＭの各抵抗値とに基づいて、発熱抵抗素子
ブロックＢ１〜ＢＭの通電時間を制御する通電時間制御
信号ＳＴＢ １〜ＳＴＢＭを作成し、駆動回路ＤＦご１
〜ＤＲＭに与え、また印画データをシリアル転送制御回
路１６を介して駆動回路ＤＲ１〜ＤＲＭに与える。
発熱抵抗素子ブロックＢ１を構成する発熱抵抗素子Ｒ１
〜ＲＮには、電源回路２１からの電圧ＶＤＤが供給され
る。トランジスタＴＲＩ〜ＴＲＮのベースにハイレベル
の制御信号が与えられ、通電時間制御信号ＳＴＢ １を
ローレベルとすることによって、発熱抵抗素子Ｒ１〜Ｒ
Ｎには電流が流される。したがって、前記制御信号ＳＴ
Ｂ １のローレベル期間を制御することによって、各発
熱抵抗素子Ｒ１〜ＲＮの通電時間を制御することができ
る。発熱抵抗素子ブロックＢ２〜ＢＭを構成する発熱抵
抗素子についても同様である。
〜ＲＮには、電源回路２１からの電圧ＶＤＤが供給され
る。トランジスタＴＲＩ〜ＴＲＮのベースにハイレベル
の制御信号が与えられ、通電時間制御信号ＳＴＢ １を
ローレベルとすることによって、発熱抵抗素子Ｒ１〜Ｒ
Ｎには電流が流される。したがって、前記制御信号ＳＴ
Ｂ １のローレベル期間を制御することによって、各発
熱抵抗素子Ｒ１〜ＲＮの通電時間を制御することができ
る。発熱抵抗素子ブロックＢ２〜ＢＭを構成する発熱抵
抗素子についても同様である。
ここで、発熱抵抗素子ブロックＢ１における発熱抵抗素
子Ｒ１〜ＲＮの抵抗値の計測動作を説明する。制御部１
４は、パラレルボート制御回路２２を制御し、ハイレベ
ルの切換信号ＳＸをしベル変換回路２４を介してトラン
ジスタＴＲＸのベースに与えることによって、１〜ラン
ジスタＴＲＸをＯＦＦ状態ヒする。この状態において、
電源回路２１からの電圧ＶＤＤは抵抗ＲＸを介して、各
発熱抵抗素子Ｒ１〜ＲＮに印加される。つぎに、制御部
１４は、シリアル転送制御回路１６を介して駆動回路Ｄ
Ｒ１を駆動する。すなわち、印画制御信号Ｓ１をハイレ
ベルとし、通電時間制御信号５ＴＢＩをローレベルとす
ることによって、ゲート回路Ｇ１の出力をハイレベルと
してトランジスタＴＲＩをＯＮ状態とする。この状態で
の等価回路が第２図に示されている。ここで抵抗ＲＸの
抵抗値ｒｘおよび電圧ＶＤＤは、予め定められる値であ
るので、接続点２３の電位Ｖをアナログ／デジタル変換
器２０によって検出することによって、以下の１式に基
づいて抵抗Ｒ１の抵抗値ｒ１を計算することができる。
子Ｒ１〜ＲＮの抵抗値の計測動作を説明する。制御部１
４は、パラレルボート制御回路２２を制御し、ハイレベ
ルの切換信号ＳＸをしベル変換回路２４を介してトラン
ジスタＴＲＸのベースに与えることによって、１〜ラン
ジスタＴＲＸをＯＦＦ状態ヒする。この状態において、
電源回路２１からの電圧ＶＤＤは抵抗ＲＸを介して、各
発熱抵抗素子Ｒ１〜ＲＮに印加される。つぎに、制御部
１４は、シリアル転送制御回路１６を介して駆動回路Ｄ
Ｒ１を駆動する。すなわち、印画制御信号Ｓ１をハイレ
ベルとし、通電時間制御信号５ＴＢＩをローレベルとす
ることによって、ゲート回路Ｇ１の出力をハイレベルと
してトランジスタＴＲＩをＯＮ状態とする。この状態で
の等価回路が第２図に示されている。ここで抵抗ＲＸの
抵抗値ｒｘおよび電圧ＶＤＤは、予め定められる値であ
るので、接続点２３の電位Ｖをアナログ／デジタル変換
器２０によって検出することによって、以下の１式に基
づいて抵抗Ｒ１の抵抗値ｒ１を計算することができる。
以上の動作を、発熱抵抗素子Ｒ２〜ＲＮまで順次繰り返
し行うことによって、各発熱抵抗素子Ｒ１〜ＲＮの各抵
抗値ｒ１〜ｒｎを計算することができ、発熱抵抗素子プ
ロｌりＢ１の抵抗値を求めることができる、また発熱抵
抗素子ブロックＢ２〜ＢＭの抵抗値も同様の動作によっ
て求めることができる。
し行うことによって、各発熱抵抗素子Ｒ１〜ＲＮの各抵
抗値ｒ１〜ｒｎを計算することができ、発熱抵抗素子プ
ロｌりＢ１の抵抗値を求めることができる、また発熱抵
抗素子ブロックＢ２〜ＢＭの抵抗値も同様の動作によっ
て求めることができる。
抵抗ＲＸの抵抗値ｒｘは、アナログ／デジタル変換器２
０の入力電圧範囲によって自由に設定することができる
。また、抵抗ＲＸの抵抗値ｒｘを大きくすることによっ
て、発熱抵抗素子の抵抗値の計測時における印画を防ぐ
ことができる０通常の印画動作時には、切換信号Ｓｘを
ローレベルとしてトランジスタＴＲＸをＯＮ状態とする
ことによって、電源回路２１からの電圧ＶＤＤが直接サ
ーマルヘッド１９に供給され、上述したような印画動作
が行われる。
０の入力電圧範囲によって自由に設定することができる
。また、抵抗ＲＸの抵抗値ｒｘを大きくすることによっ
て、発熱抵抗素子の抵抗値の計測時における印画を防ぐ
ことができる０通常の印画動作時には、切換信号Ｓｘを
ローレベルとしてトランジスタＴＲＸをＯＮ状態とする
ことによって、電源回路２１からの電圧ＶＤＤが直接サ
ーマルヘッド１９に供給され、上述したような印画動作
が行われる。
以上のように本実施例によれば、各発熱抵抗素子ごとに
抵抗値を測定し、その抵抗値と印画データとに基づいて
各発熱抵抗素子ブロック毎に通電時間を制御することが
できる。したがって、発熱抵抗素子の抵抗値のばらつき
による印画濃度のむらの発生が防止され、高品位の印画
を行うことかて゛きる。また、必要に応じて発熱抵抗素
子の抵抗値の計測を行うことができるので、経時変化な
どによって発熱抵抗素子の抵抗値が変化した場合でも、
印画品位が劣化することはない。
抵抗値を測定し、その抵抗値と印画データとに基づいて
各発熱抵抗素子ブロック毎に通電時間を制御することが
できる。したがって、発熱抵抗素子の抵抗値のばらつき
による印画濃度のむらの発生が防止され、高品位の印画
を行うことかて゛きる。また、必要に応じて発熱抵抗素
子の抵抗値の計測を行うことができるので、経時変化な
どによって発熱抵抗素子の抵抗値が変化した場合でも、
印画品位が劣化することはない。
発明の効果
以上のように本発明によれば、発熱抵抗素子ごとに抵抗
値を計測することができ、また計測した抵抗値と印画デ
ータとに基づいて各印画手段毎に電力付勢量、たとえば
通電時間を制御するので、印画濃度にむらのない奇麗な
印画を行うことができる。また、経時変化などによって
発熱抵抗素子の抵抗値が変化した場合は、再度抵抗値の
計測を行い、データを記憶し直せば良く、常に高品位の
印画を行うことができる。これによって、発熱印画装置
の印画品位が格段に向上される。
値を計測することができ、また計測した抵抗値と印画デ
ータとに基づいて各印画手段毎に電力付勢量、たとえば
通電時間を制御するので、印画濃度にむらのない奇麗な
印画を行うことができる。また、経時変化などによって
発熱抵抗素子の抵抗値が変化した場合は、再度抵抗値の
計測を行い、データを記憶し直せば良く、常に高品位の
印画を行うことができる。これによって、発熱印画装置
の印画品位が格段に向上される。
第１図は本発明の一実施例であるサーマルプリンタ１１
の基本的構成を示すブロック図、第２図は発熱抵抗素子
の抵抗値の計測原理を説明するための回路図、第３図は
従来のサーマルプリンタ１の構成を示すブロック図であ
る。
の基本的構成を示すブロック図、第２図は発熱抵抗素子
の抵抗値の計測原理を説明するための回路図、第３図は
従来のサーマルプリンタ１の構成を示すブロック図であ
る。
Claims (1)
- 【特許請求の範囲】 予め定められる付勢電力を出力する電源と、電源に並列
に接続される複数の発熱抵抗素子からなる複数の印画手
段と、 電源と発熱抵抗素子との間に設けられ、印画動作時には
前記付勢電力を各発熱抵抗素子に出力し、各発熱抵抗素
子の抵抗値の計測時にはこれを検出する選択的検出手段
と、 選択的検出手段で検出された各発熱抵抗素子ごとの抵抗
値のデータを記憶する記憶手段と、各発熱抵抗素子ごと
に入力される印画データと前記記憶手段の記憶内容とに
基づいて、各印画手段毎の電力付勢量を制御して印画動
作を行う駆動手段とを含むことを特徴とする発熱印画装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304090A JPH03227259A (ja) | 1990-01-31 | 1990-01-31 | 発熱印画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2304090A JPH03227259A (ja) | 1990-01-31 | 1990-01-31 | 発熱印画装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03227259A true JPH03227259A (ja) | 1991-10-08 |
Family
ID=12099350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2304090A Pending JPH03227259A (ja) | 1990-01-31 | 1990-01-31 | 発熱印画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03227259A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136270A (ja) * | 1983-01-26 | 1984-08-04 | Fujitsu Kiden Ltd | 感熱式印字ヘツドの抵抗値補正方式 |
| JPS6013571A (ja) * | 1983-07-04 | 1985-01-24 | Sony Corp | 印画装置 |
| JPS61228970A (ja) * | 1985-04-03 | 1986-10-13 | Fuji Xerox Co Ltd | サ−マルヘツド駆動装置 |
-
1990
- 1990-01-31 JP JP2304090A patent/JPH03227259A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59136270A (ja) * | 1983-01-26 | 1984-08-04 | Fujitsu Kiden Ltd | 感熱式印字ヘツドの抵抗値補正方式 |
| JPS6013571A (ja) * | 1983-07-04 | 1985-01-24 | Sony Corp | 印画装置 |
| JPS61228970A (ja) * | 1985-04-03 | 1986-10-13 | Fuji Xerox Co Ltd | サ−マルヘツド駆動装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602385A (ja) | 感熱記録装置 | |
| JPH0419948B2 (ja) | ||
| JPS58164368A (ja) | サ−マルヘツドの中間調記録装置 | |
| JPH039857A (ja) | プリンタの記録濃度補正装置 | |
| JPS6241056A (ja) | 記録ヘツド | |
| JPH0747318B2 (ja) | 感熱転写階調制御装置 | |
| KR0138139B1 (ko) | 프린터장치 | |
| JPS59202768A (ja) | 感熱転写プリンタ | |
| JPH023348A (ja) | カラーサーマルプリンタの階調制御方式 | |
| JPH0245166A (ja) | 濃度階調制御型サーマルプリンタ | |
| JPS61228970A (ja) | サ−マルヘツド駆動装置 | |
| JPS6160781B2 (ja) | ||
| JP2552703B2 (ja) | 中間調記録方式 | |
| JPS6225069A (ja) | サ−マルヘツド駆動装置 | |
| JPH04201268A (ja) | 感熱記録装置 | |
| JP2605774B2 (ja) | 感熱記録装置 | |
| JPH05201058A (ja) | サーマルプリンタ | |
| JPH0679903A (ja) | 濃度階調制御型サーマルプリンタ | |
| JPH03224754A (ja) | 濃度階調制御型サーマルプリンタ及び電流値検出装置 | |
| JPS62297179A (ja) | 多階調感熱記録装置 | |
| JPH0371861A (ja) | 熱印画装置 | |
| JPS63309469A (ja) | サ−マルヘツド | |
| JPS62271764A (ja) | 感熱転写階調制御装置 | |
| JPS6023065A (ja) | 記録装置 | |
| JPH01165460A (ja) | 濃度階調制御型サーマルプリンタ |