JPH0322727B2 - - Google Patents

Info

Publication number
JPH0322727B2
JPH0322727B2 JP57060826A JP6082682A JPH0322727B2 JP H0322727 B2 JPH0322727 B2 JP H0322727B2 JP 57060826 A JP57060826 A JP 57060826A JP 6082682 A JP6082682 A JP 6082682A JP H0322727 B2 JPH0322727 B2 JP H0322727B2
Authority
JP
Japan
Prior art keywords
output
filter
input
positive
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57060826A
Other languages
English (en)
Other versions
JPS57181222A (en
Inventor
Gee Sebasutohorosu Suteirianosu
Esu Ramu Samii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPS57181222A publication Critical patent/JPS57181222A/ja
Publication of JPH0322727B2 publication Critical patent/JPH0322727B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H03H11/1252—Two integrator-loop-filters

Landscapes

  • Networks Using Active Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】
本発明はフイルタに関し、詳細には集積回路能
動フイルタに関する。 一般に、フイルタは、１以上の周波数帯域内の
信号を自由に送信しかつ他の周波数の信号を減衰
するように設計された２ポート回路網である。従
来のフイルタは抵抗、コイル及びコンデンサの回
路網から構成されている。集積回路（IC）演算
増幅器（opアンプ）の最近の特性は抵抗及びコ
ンデンサだけを用いることによりＲ−Ｌ−Ｃ回路
網の電気的特性をシミユレートすることを可能に
した。容量性フイードバツクを有するopアンプ
はインダクタンスあるいは完全なＬ−Ｃ回路網と
同様に作用するようにできる。この方法はかさば
るコイルを除去し、強磁性体効果を除去した。こ
の種のフイルタは能動フイルタと呼ばれる。その
主たる利点は、挿入損失が全くなくしかも受動フ
イルタよりも極めて小さい体積に構成できること
である。 能動フイルタにおけるopアンプは反転及び非
反転入力を有する高利得増幅器である。理想op
アンプは無限の抵抗、無限の利得及び零出力抵抗
を有している。しかし、実際のICにおいてはこ
れらの特徴は十分に達成できない。それにもかか
わらず、ICopアンプは使用周波数帯域にわたつ
て極めて高い入力インピーダンス、極めて大きい
増幅度及び極めて低い出力インピーダンスを与え
るので有用である。能動フイルタの設計は最近の
回路網理論の応用を含んでいる。通常、他のフイ
ルタも得ることができるが、バターウオース
（Butterworth）フイルタあるいはチエビシエフ
（Chevishev）フイルタのどちらか実現される。 低域、高域及び帯域フイルタは複雑さの度合で
分類されている。一般に、２次のフイルタが最も
簡単であると考えられている。信号反転多重帰還
（MFB）及び信号反転電圧制御電圧源（VCVS）
は能動フイルタにおいて広く使用されている回路
である。 過去において、AF100として汎用２次能動フイ
ルタが本発明の譲受人であるナシヨナルセミコン
ダクター社から市販された。４つの外部抵抗はこ
のAF100を特定の２次機能に対してプログラムし
ている。低減、高域及び帯域通過作用は別個の出
力に同時に得られる。ノツチ及び全ての通過作用
は独立した出力の加算増幅器の出力を加算するこ
とにより使用できる。高次フイルタは適当なプロ
グラミング抵抗を有するAF100能動フイルタを数
個縦続接続することにより実現される。バターウ
オース、ヘツセル（Bessel）、コーアー（Cauer）
及びチエビシエフ等の従来のフイルタ構造のどれ
もがAF100により形成できる。 前述のAF100能動フイルタは、インダクタンス
を使用しない点において従来のフイルタ設計に対
しての改善を意味する。更に、このAF100能動フ
イルタは、有用な２次フイルタ作用の広いレンジ
を与えるために外部抵抗により容易にプログラム
できる１つの便利なパツケージとなる。 従来の能動フイルタはしばしば同調するのが困
難であつた。更に、これらはIC及び個別素子の
両方を内蔵したハイブリツド構造である。このこ
とがこのフイルタのサイズをかなり大きくしコス
トを高くした。 特定の２次作用に容易にプログラムできるモノ
リシツクIC汎用能動フイルタを提供することが
望ましい。このような能動フイルタが全ての通過
作用を実行することができるならば、これは例え
ば通信システム内に使用される高速モデム等にお
ける信号処理の分野の広い範囲における位相修正
に使用できる。このようなモノリシツクIC汎用
能動フイルタはかなり低いコストで製造できかつ
かなり大きさが小さい。好適には、このモノリシ
ツク能動フイルタは同調能力を改善されている。 本発明は、単一のモノリシツクICとして製造
できる汎用能動フイルタを提供する。このICは
２つの独立したフイルタ構成ブロツクを含んでい
る。各フイルタブロツクは１対の直列接続された
加算器とこの加算器の直列出力に接続された１対
の直列接続の切り換えコンデンサ正積分器とを含
んでいる。第１の加算器はopアンプを含んでお
り第２の加算器は複数の相互接続されたコンデン
サ及びスイツチを含んでいる。このICは更に、
第１及び第２の外部クロツク信号を受信しこれら
クロツク信号をそれぞれ条件付ける、即ち、それ
ぞれ位相が異なりオーバーラツプする部分がない
２つのクロツク信号に変換するクロツクインター
フエース回路を含んでいる。このインターフエー
ス回路は各フイルタブロツクのスイツチを第１及
び第２の条件付けられたクロツク信号の１つで附
勢する。複数の入力及び出力リードは各フイルタ
ブロツクの要素で相互接続されており、各ブロツ
クが独立して配置できるようにしている。 各フイルタブロツクは対応する外部クロツク信
号及び４つの外部抵抗のうちの３つと共に、各種
の２次フイルタ作用を発生するために相互接続で
きる。フイルタ構成ブロツクはそれぞれ３つの出
力を有している。出力の１つは全域通過、行域通
過あるいはノツチ作用のどれかを行なうように構
成できる。残りの２つの出力は低域通過及び帯域
通過作用を行なう。低域通過及び帯域通過の２次
作用の中心周波数は直接にクロツク周波数に従属
するかあるいはクロツク周波数及び外部抵抗比の
両方に従属させることができる。ノツチ作用及び
全域通過作用の中心周波数は直接にクロツク周波
数に従属し、一方高域通過の中心周波数は抵抗比
及びブロツク周波数の両方に従属する。各フイル
タブロツクは独立して動作させる事ができると共
に、４次フイルタ作用までが２つの２次フイルタ
構成ブロツクを縦続接続することによつて実現で
きる。バターウオース、ヘツセル、コーアー及び
チエビシエフ等古典的なフイルタ構造のどらもが
実現できる。 以下に図面を参照して本発明について詳細に説
明する。 第１図は従来のAF100汎用状態可変能動フイル
タの機能ブロツク図である。特定の２次フイルタ
作用を得ることは外部抵抗によりプログラムでき
る。入力信号einは加算器１０に送られる。この
加算器１０の出力は第１の負の積分器１２の入力
に接続されている。第１の負の積分器の出力は第
２の負の積分器１４の入力に送られる。抵抗回路
網ｂ及びｃは所望の伝達係数を与えるためにユー
ザーによりフイルタパツケージの外部に接続され
る。高域通過、帯域通過及び低域通過作用はそれ
ぞれ出力e1，e2及びe3で使用できる。 第２図は従来のAF100デバイスの能動フイルタ
回路の回路図である。実際の構成においては、ダ
イ内蔵の４個のopアンプがセラミツクプレート
上に取り付けられる。３つのこれらのopアンプ
１５ａ，１５ｂ及び１５ｃは能動フイルタ回路で
使用され、第４のopアンプはユーザーが要求す
る他の機能に対して使用できる。opアンプ１５
ａは加算器１０（第１図）として使用され、一方
opアンプ１５ｂ及び１５ｃ（第２図）は負の積分
器１２及び１４（第１図）内に含まれている。低
抗R1，R2，R6及びR7はフイルタを所望の方法で
構成するためにユーザーにより選択された外部抵
抗である。抵抗R3，R4及びR5はAF100デバイス
の内部抵抗である。それらは４重opアンプチツ
プに隣接したセラミツクプレート上に蒸着された
薄膜抵抗である。内部抵抗R3，R4及びR5の値は
能動フイルタ回路の特性にとつて重要である。コ
ンデンサ１６及び１８もセラミツクプレート上に
設けられた個別素子である。それらはほぼ1000ピ
コフアランドの値を有している。セラミツクプレ
ート上の素子はアルミニウム導体により相互接続
されている。 第２図は能動フイルタ回路を単一のモノリシツ
クICチツプ上に構成することは実際的でない。
これは内部抵抗R3，R4及びR5が拡散形のもので
ある必要があるからである。製造上の許容誤差の
ために、チツプ毎に要求される臨界値に十分に接
近して、拡散形抵抗の抵抗値を一様に維持するこ
とは困難である。更に、コンデンサ１６及び１８
に要求される値は、それらがモノリシツクICの
アーキテクチヤー内に形成されるとすれば、過剰
な大きさのダイ面積を必要とする。 コンデンサ１６及び１８と共に薄膜蒸着抵抗
R3，R4及びR5（第２図）を使用する必要性をなく
すために、本発明の能動フイルタ回路は切り換え
コンデンサ正積分器を用いる。 第３図は本発明の単一のモノリシツクICとし
て構成された汎用能動フイルタ２０の機能ブロツ
クである。このフイルタ２０はクロツクインター
フエース回路により駆動される１対の同じ能動フ
イルタ構成ブロツク２２及び２４を含んでいる。
以上に説明されるように、ブロツク２２及び２４
は、所定の２次フイルタ作用を得るために、外部
付加抵抗の要求された比と一対の外部クロツク信
号の要求された周波数とを選択することによりユ
ーザーがプログラムできる。バターウオース、ベ
ツセル、コーアー及びチエビシエフ等の古典的な
フイルタ構造のどれも得ることができる。第３図
の単一のモノリシツクIC内蔵回路は20ピンのデ
ユアルインラインパツケージ２８内にマウントさ
れている（第４図）。パツケージ２８のピン上の
英数字の指定は第３図の回路の同様に定義された
リードに対応する。 第３図において、２２等の構成ブロツクの各々
は第１及び第２の直列接続された加算器３０及び
３２を含んでいる。各ブロツクは更に、加算器の
直列出力に接続された第１及び第２の直列接続さ
れた切り換えコンデンサ正積分器３４及び３６を
含んでいる。 第５図はフイルタ構成ブロツク２４と同じであ
るフイルタ構成ブロツク２２の詳細を示す回路図
である。第５図に示されたように、加算器３０は
opアンプA1を含んでいる。正積分器３４及び３
６は切り換えコンデンサ形のものであり、３８の
ような複数の相互接続されたコンデンサ及び４０
のようなスイツチと共に、それぞれopアンプA2
及びA3を含んでいる。スイツチ４０は第３図の
クロツクインターフエース回路２６により駆動さ
れる。 第６図は、フイルタ構成ブロツク２２に関連し
て使用されるクロツクインターフエース回路２６
の半分の回路図である。回路２６の他の半分は同
じでありフイルタ構成ブロツク２２に関連して使
用される。第６図の回路の作用は、CLKAのよう
な外部クロツク信号を受信し条件付け、そして条
件付けされたクロツク信号により第２の加算器３
２及び切り換えコンデンサ正積分器３４及び３６
を駆動することである。TTLレベルルあるいは
CMOSレベルのデジタルクロツク信号がレベル
ルシフト回路４２を介して非オーバーラツプ回路
４４から成る一連のゲートに供給される。レベル
シフト信号（Ｌ，Sh）は必要ならばクロツク入
力信号の振幅を増すために回路４２に与えられ
る。非オーバーラツプ回路４４の作用は非オーバ
ーラツプにより２位相クロツク信号を与えるため
に外部クロツク信号を反転し遅延を導入すること
ができる。２位相クロツク信号は、第２の加算器
３２のスイツチ及び正積分器３４及び３６のスイ
ツチがエラーなして駆動されることを可能にす
る。回路４４の出力は２つの別個の信号ψA及び
ψ′Aである。これらの信号は第５図に対応する指
定により示されているような構成ブロツク２２の
回路内の種々の点に与えられる。 50／100／オフ入力ピン４５（第３図及び第４
図）は制御回路４６（第３図）に接続されてい
る。制御回路４６は３レベルデジタル比較回路か
ら成り、クロツク周波数の比をフイルタの中心周
波数に向けて制御する。ピン４５が高レベルにな
ると、前述の比は50：１である。ピン４５が中間
レベルになると、クロツク周波数のフイルタ中心
周波数に対する比は100：１である。ピン４５が
低レベルに引かれると、フイルタブロツク２２及
び２４の回路は遮断される。これはフイルタが電
力を保持するためにある時間だけ使用されないよ
うな用途において行なわれる。 入力ＳA/B（第３図）は点線４８により示さ
れたように、フイルタブロツクの第２の加算器３
２接続されているそれぞれのスイツチを切り替え
る。該スイツチは加算回路３２の入力端にアース
レベル又は正積分器３６出力のいずれかを選択的
に供給する。これは、デユアルインラインパツケ
ージ２８（第４図）がたつた20ピンしか使用でき
るピンがないという事実により与えられる実用上
の制限である。ある場合には、この共通接続はフ
イルタブロツクを別個に構成する特徴を制限す
る。この欠点は大抵の用途において問題となるも
のではない。これはパツケージにピンを増加する
ことにより解決される。 第３図ないし第５図に示されたように、フイル
タ２０は、回路の各種の能動及び受動素子を相互
接続している複数の入力及び出力リードを備えて
いる。これらのリードは以下に詳細に説明される
ようにフイルタが構成されかつ同調されることを
可能にする手段を与えるものである。 各フイルタブロツクは、対応する外部クロツク
信号及び３ないし４個の外部抵抗と共に、各種の
２次フイルタ作用を発生するために相互接続され
る。各フイルタ構成ブロツクは３つの出力ピン５
０，５２及び５４を有している（第３図）。出力
５０は全域通過、高域通過あるいはノツチ作用の
どれかを実行するように構成される。残りの２つ
の出力５２及び５４はそれぞれ帯域通過及び低域
通過作用を実行する。低域通過及び帯域通過の２
次作用の中心周波数は直接にクロツク周波数に従
属するかあるいはクロツク周波数と外部抵抗比の
両方に従属するようにできる。ノツチ作用及び全
域通過作用の中心周波数は直接にクロツク周波数
に従属し、一方高域通過の中心周波数は抵抗比と
クロツク周波数の両方に従属する。４次のフイル
タ作用までが２つの２次フイルタ構成ブロツクを
縦続接続することにより達成できる。 フイルタ２０（第３図）は単一のモノリシツク
IC内蔵MOS素子として製造される。MOS製造プ
ロセスは低コスト及び高歩留りという利点を有し
ている。 本発明の能動フイルタを構成できる種々の方法
は術語の以下の定義を採用することによりもつと
容易に説明される。 用語の定義 clk＝切り換えコンデンサフイルタの外部クロツ
ク周波数 o＝２次作用合成ポール対の中心周波数；oは
各フイルタ構成ブロツク２２及び２４の帯域通
過出力において測定される。これは帯域通過ピ
ーク発生の周波数である（第７図）。 Qp＝２次作用合成ポール対のＱ；Qpも各フイル
タブロツクの帯域通過出力において測定され
る。これは２次帯域通過フイルタの−3dB帯域
幅にわたるfoの比の比である（第７図）。Qpの
値はフイルタの低域通過出力あるいは高域通過
出力において測定されない。この値は前述の出
力における可能な振幅ピークに関係する。 HOBP＝「＝o」における帯域通過出力の
（ｖ／ｖ）の利得。 Qp＝o／2−1；fo＝√1 2 HOLP＝「→ＯHz」における各フイルタブロツ
クの低域通過出力の（ｖ／ｖ）の利得（第８
図）。 HOHP＝「→clk／２」における各フイルタブロツ クの高域通過出力の（ｖ／ｖ）の利得。 Qz＝もしあれば、２次作用合成ゼロ対のＱ。
（Qzは全帯域通過出力が求められた時に使用さ
れるパラメータであり、Qpとは異なり直接に
は測定できない。） z＝もしあれば、２次作用の合成ゼロ対の中心周
波数。zはoとは異なつておりかつQzが十分
に高ければ、zは全帯域通過出力においてノツ
チ周波数として観察できる。 notch＝各フイルタブロツクのノツチ出力にお
いて観察されるノツチ周波数。 HON1＝「→ＯHz」の時のノツチ出力利得。 HON2＝「→clk／２」の時のノツチ出力利得。 本発明の能動フイルタはサンプルデータフイル
タである。時間領域法はその伝達関数を説明する
のに適している。しかし、本発明の能動フイルタ
は連続フイルタの動作をよく近似するので、前者
は周波数領域に基づいて説明できる。本発明を構
成できる各種のモードの以下の例示は同一のフイ
ルタ構成ブロツク２２及び２４の１つについて説
明している。これらのフイルタ構成ブロツクの
各々は全２次作用を発生することができる。前述
のように、４次作用までが構成ブロツク２２及び
２４を縦続接続することにより実行できる。各モ
ードに対する機能ブロツク図は第１０ないし１４
図に示されている。 動作モード モード１：ノツチ１，帯域通過，低域通過出力：
optch＝p（第１０図参照）p ＝合成ポール対の中心周波数＝ clk／100あるいはclk／50 ※optch＝虚数部ゼロ対の中心周波数＝p 回路特性：HOLP＝HOBP／QpあるいはHOBP＝ HOLP＝Qp＝HON×QpΓ前述の説明は振幅を２
次作用の所望のQpの関係として各出力にお
いて決定される。 HOLP＝「→１」の時の低域通過利得 ＝−R2／R1 HOBP〕「＝o」の時の帯域通過利得 ＝−R3／R1 HON＝「→０」 の時のノツチ出力利得 「→∞」 ＝−R2／R1 Qp＝p／BW＝R3／R2＝合成ポール対のＱ NW＝帯域通過出力の−3dB帯域幅 モード２：ノツチ２，帯域通過，低域通過： optch＜p（第１１図参照）
【式】あるいは
【式】optch ＝clk／100あるいはclk／50 Qp＝合成ポール対の
【式】 HOLP〕「→０」の時の低域通過出力利得 ＝−（R2／R1）／（R2／R4＋１） HOBP＝「＝0」における帯域通過出力利得 ＝−R2／R4 HON1＝「→０」の時のノツチ出力利得 ＝−（R2／R1）／（R2／R4＋１） HON2＝「→clk／２」の時のノツチ出力利得 ＝−R2／R1 フイルタ特性：HOBP＝Qp√OLP ON2 ＝Op√ON1 ON2 モード３：高域通過，帯域通過，低域通過出力 （第１２図参照）
【式】あるいは
【式】 Qp＝合成ポール対の
【式】 HOHP＝「→clk／２」の時の 高域通過利得 ＝−R2／R1 HOBP＝「＝0」における帯域通過利得 ＝−R3／R1 HOLP＝「→０」の時の低域通過利得 ＝−R4／R1 回路特性：R2／R4＝HOHP／HLOP；HOBP ＝√OHP×OLP×Qp モード：全帯域通過，帯域通過，低域通過出
力。 （第１３図参照）p ＝中心周波数＝clk／100orclk／50※z＝ 合成ゼロ対の中心周波数p Qp＝p／BW＝R3／R2；Qz＝合成ゼロ対のＱ ＝R3／R1・AP出力に対してはR1＝R2とする。 HOAP＝「０＜＜clk／２」の場合の 全帯域通過利得 ＝−R2／R1 ＝−１ HOPL＝「→０」の時の低域通過利得 ＝−（R2／R1＋１） ＝−２ HOBP＝「＝o」における帯域通過利得 ＝−R3／R2（１＋R2／R1） ＝−2R3／R2 回路特性：HOBP＝（HOLP）×Qp＝HOPA×Qp フイルタのサンプルデータ特性のために、zと
pとの多少の不整合が生じ、全帯域フイルタ振幅
応答のp周辺で0.4dBピーキングを発生する（こ
の応答は理論的には直線である）。 モード５：分子合成零，帯域通過、低域通過出
力。 （第１４図参照）
【式】あるいは
【式】
【式】あるいは
【式】 Qp＝√１＋2 4×R3／R2 Qz＝√１−1 4×R3／R1 Hoz1＝「→０Hz」の時のC.z出力に おける利得 ＝｛R2（R4−R1）｝ ／｛R1（R2＋R4）｝ Hoz1＝「→clk／２」の時のC.z出力 における利得 ＝R2／R1 HOBP＝（R2／R1＋１）×R3／R2 HOLP＝（R2＋R1／R2＋R4）R4／R1 このように本発明は低コスト、小サイズのモノ
リシツクICとして汎用能動フイルタを与える。
同調は、適当な値の精密外部抵抗を接続すること
により及び／あるいは外部クロツク信号（第３図
のClKA及びCLBBの周波数を必要なように設立す
ることにより容易に行なえる。opアンプA2（第５
図）にスイツチを相互接続することは加算器と正
積分器との両方の作用を与える。各フイルタブロ
ツク内に２つの加算器を使用することはブロツク
を構成する際に付加のフレキシビリテイを与え
る。このチツプは低コストパツケージ内に全帯域
通過フイルタリング能力を与えかつそのため通信
システム内に使用されたモデム内の位相校正機能
にうまく適合する。
【図面の簡単な説明】
第１図は従来の汎用能動フイルタの機能ブロツ
ク図、第２図は第１図の従来の能動フイルタの回
路図、第３図は本発明の汎用能動フイルタの機能
ブロツク図、第４図は第３図の能動フイルタ回路
を内蔵したモノリシツクICが取り付けられたデ
ユアルインラインパツケージを示し、第５図は第
３図の能動フイルタ回路のフイルタ構成ブロツク
の１つの詳細を示す回路図、第６図は第３図の能
動フイルタのクロツクインターフエース回路の一
部分の回路図、第７図ないし第９図はここに記載
された用語の定義に関係して使用されたグラフ、
第１０図ないし第１４図は第３図の能動フイルタ
が構成できる各種モードの機能ブロツク図であ
る。 ２０：汎用能動フイルタ、２２，２４：フイル
タ構成ブロツク、２６：クロツクインターフエー
ス回路、２８：パツケージ、４２：レベルシフト
回路、４４：非オーバーラツプクロツク回路、４
６：制御回路。

Claims (1)

  1. 【特許請求の範囲】 １ 第１〜３の外部付加抵抗の第１端部が接続さ
    れかつ第４の外部付加抵抗の第１端子が選択的に
    接続される入力端子であつて、該接続される第１
    の外部付加抵抗を介して入力信号を受信する入力
    端子、 第１の出力信号を出力するための第１の出力端
    子であつて、上記第２の外部付加抵抗の第２端部
    が接続される第１の出力端子、 第２の出力信号を出力するための第２の出力端
    子であつて、上記第３の外部付加抵抗の第２端部
    が接続される第２の出力端子、 第３の出力信号を出力るための第３の出力端子
    であつて、上記第４の外部付加抵抗の第２端部が
    選択的に接続される第３の出力端子、 基準アース電位、又は入力信号が供給される上
    記第１の外部付加抵抗の第２端部のいずれかに接
    続される外部接続端子、 上記第１の入力端子に接続された入力、及び上
    記第１の出力端子に接続された出力を有する第１
    の加算器、 上記第１の加算器の出力に接続された第１の入
    力、上記外部接続端子に接続された第２の入力、
    第３の入力、及び出力を有する第２の加算器、 上記第２の加算器の出力に接続された入力、及
    び上記第２の出力端子に接続された出力を有する
    第１の正積分器、 上記第１の正積分器の出力に接続された入力、
    及び上記第３の出力端子に接続された出力を有す
    る第２の正積分器、 基準アース電位又は上記第２の正積分器の出力
    のいずれかを上記第２の加算器の第３の入力に選
    択的に接続するためのスイツチング回路、を具備
    する事を特徴とするモノリシツクIC汎用能動フ
    イルタ。 ２ 特許請求の範囲第１項記載の能動フイルタに
    おいて、上記第１及び２の正積分器はスイツチド
    キヤパシタ正積分器であり、該フイルタが更にク
    ロツクインターフエース回路を具備し、該インタ
    ーフエース回路は、外部クロツク信号を受信して
    上記第１及び第２の正積分器を駆動するための互
    いにオーバーラツプ部分をもたない第１及び第２
    のクロツク信号を出力するような構成されている
    事を特徴とする能動フイルタ。 ３ 特許請求の範囲第２項記載の能動フイルタに
    おいて、上記第１の加算器はオペアンプを含んで
    おり、上記第２の加算器は複数の相互接続された
    コンデンサ及びスイツチを含んでおり、該スイツ
    チは上記第１及び２のクロツク信号によつて駆動
    される事を特徴とする能動フイルタ。 ４ 特許請求の範囲第２項記載の能動フイルタに
    おいて、上記第１及び２の加算器、第１及び２の
    正積分器、スイツチング回路、及びクロツクイン
    ターフエース回路が、MOS素子によつて構成さ
    れている事を特徴とする能動フイルタ。
JP57060826A 1981-04-13 1982-04-12 Monolithic ic general active filter Granted JPS57181222A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/253,233 US4417214A (en) 1981-04-13 1981-04-13 Monolithic IC general purpose active filter

Publications (2)

Publication Number Publication Date
JPS57181222A JPS57181222A (en) 1982-11-08
JPH0322727B2 true JPH0322727B2 (ja) 1991-03-27

Family

ID=22959409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57060826A Granted JPS57181222A (en) 1981-04-13 1982-04-12 Monolithic ic general active filter

Country Status (3)

Country Link
US (1) US4417214A (ja)
JP (1) JPS57181222A (ja)
DE (1) DE3213513A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3485242D1 (de) * 1983-11-28 1991-12-12 Pfleiderer Peter M Dipl Ing Einrichtung zur kompensation von wiedergabefehlern eines elektroakustischen wandlers.
US4988952B1 (en) * 1989-06-06 1995-10-31 Linear Techn Inc High q switched capacitor filter having internal thin-film resistors
US5440270A (en) * 1992-07-14 1995-08-08 Linear Technology Corporation Linear-phase filter having high gain selectivity
US5929699A (en) * 1997-12-15 1999-07-27 National Semiconductor Corporation Integrated active integrator filter with compensated unity gain bandwidth
US6271719B1 (en) 1998-09-02 2001-08-07 Linear Technology Corporation Operational filter building block
US6271720B1 (en) 1998-09-02 2001-08-07 Linear Technology Corporation Operational filter building block
US6344773B1 (en) 2000-10-20 2002-02-05 Linear Technology Corporation Flexible monolithic continuous-time analog low-pass filter with minimal circuitry
US7495508B2 (en) * 2007-03-12 2009-02-24 Texas Instruments Incorporated Switched capacitor notch filter circuits
GB2453099A (en) * 2007-07-19 2009-04-01 Univ Sussex Sensor system with tunable narrow band filter.
CN115001449A (zh) * 2022-06-24 2022-09-02 中国电子科技集团公司第五十八研究所 一种高q值、宽调谐范围开关电容滤波器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4306197A (en) * 1979-12-17 1981-12-15 American Microsystems, Inc. Switched-capacitor elliptic filter

Also Published As

Publication number Publication date
US4417214A (en) 1983-11-22
DE3213513C2 (ja) 1992-10-08
DE3213513A1 (de) 1982-11-04
JPS57181222A (en) 1982-11-08

Similar Documents

Publication Publication Date Title
US6344773B1 (en) Flexible monolithic continuous-time analog low-pass filter with minimal circuitry
JPH0216802A (ja) バンドエリミネーションフィルタ
CN112737544A (zh) 声表面波滤波器
US7098731B1 (en) Synthesis method for an active polyphase filter
US4417214A (en) Monolithic IC general purpose active filter
Antoniou Bandpass transformation and realization using frequency-dependent negative-resistance elements
JP2000349508A (ja) 周波数帯域可変フィルタ、デュプレクサおよび通信機
JPH06350374A (ja) 帯域通過フィルタ
CN120016992B (zh) 一种带宽可重构的低通滤波器
US7196574B1 (en) Active polyphase ladder filters with transmission zeros and their synthesis method
US11381214B2 (en) Frequency filter circuit
JP4768186B2 (ja) 位相補償型インピーダンス変換器
CN103262411A (zh) 滤波器件
CA1112726A (en) Multiple pole bandpass filter having monolithic crystal elements
JP2664675B2 (ja) バンドパスフイルタ
JP2002076703A (ja) 分布定数フィルタ
RU2154337C1 (ru) Полосовой arc-фильтр с повышением частоты полюса
Huang et al. A 100 MHz G m-C bandpass filter chip design for wireless application
US20260066517A1 (en) Configurable unequal power divider/combiner circuits and methods
RU2195765C1 (ru) Полосовой пьезоэлектрический фильтр
JPH06232607A (ja) 減衰器
JP4191870B2 (ja) 分布定数フィルタ
JPH05315803A (ja) Ｒｆスイッチ
JP2540843B2 (ja) オ―ルパスフィルタ回路
JPH10270968A (ja) 梯子型フィルタとその合成方法