JPH0322732B2 - - Google Patents
Info
- Publication number
- JPH0322732B2 JPH0322732B2 JP58128423A JP12842383A JPH0322732B2 JP H0322732 B2 JPH0322732 B2 JP H0322732B2 JP 58128423 A JP58128423 A JP 58128423A JP 12842383 A JP12842383 A JP 12842383A JP H0322732 B2 JPH0322732 B2 JP H0322732B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power supply
- amplifier
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 1
Landscapes
- Electrophonic Musical Instruments (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は振幅制御信号発生回路に関し、特に電
流出力回路に振幅制御信号を供給する振幅制御信
号発生回路に関する。
流出力回路に振幅制御信号を供給する振幅制御信
号発生回路に関する。
従来の振幅制御信号発生回路は、第１図に示す
ように、ゲート電極１にスイツチ信号を入力する
ＮチヤネルMOSトランジスタQ1のドレイン電流
で充電するコンデンサ７を有する充放電回路３１
に対応して、その出力信号端子９と第１電源端子
８間の振幅制御信号VCを電流出力回路３２のＰ
チヤネル電流出力用MOSトランジスタQ3（以下
Q3と略す）のゲート・ソース間に供給してQ3の
ドレイン電流である出力電流端子１３の出力電流
を制御している。
ように、ゲート電極１にスイツチ信号を入力する
ＮチヤネルMOSトランジスタQ1のドレイン電流
で充電するコンデンサ７を有する充放電回路３１
に対応して、その出力信号端子９と第１電源端子
８間の振幅制御信号VCを電流出力回路３２のＰ
チヤネル電流出力用MOSトランジスタQ3（以下
Q3と略す）のゲート・ソース間に供給してQ3の
ドレイン電流である出力電流端子１３の出力電流
を制御している。
充放電回路３１は、MOSトランジスタQ1のド
レイン電極２と、抵抗５を接続し、該抵抗５の他
端子にコンデンサ７を接続し、該コンデンサ７の
他端子を第１電源端子８に接続し、前記MOSト
ランジスタQ1（以下Q1と略す）のソース電極３を
第２電源端子１７に接続している。
レイン電極２と、抵抗５を接続し、該抵抗５の他
端子にコンデンサ７を接続し、該コンデンサ７の
他端子を第１電源端子８に接続し、前記MOSト
ランジスタQ1（以下Q1と略す）のソース電極３を
第２電源端子１７に接続している。
このような回路ではQ1はスイツチング素子と
して動作し、Q1のゲート電極１に第１電源電位
を与える事によりQ1はオンし、コンデンサ７は
抵抗５とQ1を通して充電される。
して動作し、Q1のゲート電極１に第１電源電位
を与える事によりQ1はオンし、コンデンサ７は
抵抗５とQ1を通して充電される。
今振幅制御信号として出力信号端子９からコン
デンサ７の端子電圧を振幅制御信号VCとして取
り出す時、その最大値は、第２電源端子１７が接
続されているので第１電源端子８との電圧で与え
られる。この振幅制御信号VCを電流出力回路３
２のQ3のゲート電極１０に供給しているので、
出力電流端子１３の出力電流値はQ3のしきい値
電圧VTとβに下記のように依存する。
デンサ７の端子電圧を振幅制御信号VCとして取
り出す時、その最大値は、第２電源端子１７が接
続されているので第１電源端子８との電圧で与え
られる。この振幅制御信号VCを電流出力回路３
２のQ3のゲート電極１０に供給しているので、
出力電流端子１３の出力電流値はQ3のしきい値
電圧VTとβに下記のように依存する。
IDQ3＝βQ3／２（VGSQ3−VTQ3）2
ここに、IDQ3：出力電流値
βQ3：Q3のβ
VGSQ3：Q3のゲート，ソース間電圧
VTQ3：Q3のVT
上式より、出力電流は、Q3のVTやβのばらつ
きや温度の影響を直接受けてて、VTやβのばら
つきや温度特性を持つてしまう事が明らかであ
る。
きや温度の影響を直接受けてて、VTやβのばら
つきや温度特性を持つてしまう事が明らかであ
る。
本発明は、従来のもののこのような欠点を除去
し、電流出力回路に用いた時、出力MOSトラン
ジスタのしきい値電圧VTやβのばらつき、温度
特性による出力電流のばらつきを除去しようとす
るものである。
し、電流出力回路に用いた時、出力MOSトラン
ジスタのしきい値電圧VTやβのばらつき、温度
特性による出力電流のばらつきを除去しようとす
るものである。
本発明の振幅制御信号発生回路は第１電源に放
電抵抗と並列接続されているコンデンサの一端を
接続し、該コンデンサの他端と第１導電型MOS
トランジスタのドレイン電極とを充電抵抗を介し
て接続し、前記第１導電型MOSトランジスタの
ソース電極とバツクゲートとの接続点を増幅器の
出力端子に接続し、第２導電型MOSトランジス
タのソース電極及びバツクゲートを前記第１電源
に接続し、前記第２導電型MOSトランジスタの
ゲート電極を前記増幅器の出力端子に接続し、前
記第２導電型MOSトランジスタのドレイン電極
に前記増幅器の正相入力端子と抵抗の一端を接続
し、該抵抗の他端を第２電源に接続し、前記増幅
器の逆相入力端子を前記第２電源に対して基準電
圧を有する第３電源に接続し、ソース電極を前記
第１電源に接続する第２導電型の電流出力用
MOSトランジスタのゲート電極に前記コンデン
サの他端を接続して振幅制御信号を供給し、前記
第１導電型MOSトランジスタのゲート電極にス
イツチ信号を入力してスイツチ動作させて前記電
流出力用MOSトランジスタのドレイン電流を制
御して構成される。
電抵抗と並列接続されているコンデンサの一端を
接続し、該コンデンサの他端と第１導電型MOS
トランジスタのドレイン電極とを充電抵抗を介し
て接続し、前記第１導電型MOSトランジスタの
ソース電極とバツクゲートとの接続点を増幅器の
出力端子に接続し、第２導電型MOSトランジス
タのソース電極及びバツクゲートを前記第１電源
に接続し、前記第２導電型MOSトランジスタの
ゲート電極を前記増幅器の出力端子に接続し、前
記第２導電型MOSトランジスタのドレイン電極
に前記増幅器の正相入力端子と抵抗の一端を接続
し、該抵抗の他端を第２電源に接続し、前記増幅
器の逆相入力端子を前記第２電源に対して基準電
圧を有する第３電源に接続し、ソース電極を前記
第１電源に接続する第２導電型の電流出力用
MOSトランジスタのゲート電極に前記コンデン
サの他端を接続して振幅制御信号を供給し、前記
第１導電型MOSトランジスタのゲート電極にス
イツチ信号を入力してスイツチ動作させて前記電
流出力用MOSトランジスタのドレイン電流を制
御して構成される。
以下本発明の実施例を図面について説明する。
第２図は本発明の一実施例の回路図で、１〜１
３およびQ1，Q3は従来例の第１図の充放電回路
３１と電流出力回路３２の同一部分を示す。電源
回路３０はＰチヤネルMOSトランジスタQ2（以
下Q2と略す）を有する。
３およびQ1，Q3は従来例の第１図の充放電回路
３１と電流出力回路３２の同一部分を示す。電源
回路３０はＰチヤネルMOSトランジスタQ2（以
下Q2と略す）を有する。
電源回路３０において、１４は増幅器２０の正
相入力端子、１５は増幅器２０の逆相入力端子、
１６は増幅器２０の出力端子、１７は第２電源、
１８は第３電源、１９は第２の抵抗R2、２０は
増幅器、２１はQ2のゲート電極、２２はQ2のソ
ース電極、２３はQ2のドレイン電極、２４はQ2
のバツクゲート、である。
相入力端子、１５は増幅器２０の逆相入力端子、
１６は増幅器２０の出力端子、１７は第２電源、
１８は第３電源、１９は第２の抵抗R2、２０は
増幅器、２１はQ2のゲート電極、２２はQ2のソ
ース電極、２３はQ2のドレイン電極、２４はQ2
のバツクゲート、である。
そして第１電源端子８にコンデンサ７の１端を
接続し、コンデンサ７の他端子とQ1のドレイン
電極２とを抵抗５を介して接続し、Q1のソース
電極３とバツゲート４との接続点S1を増幅器２
０の出力端子に接続し、Q2のソース電極２２及
びバツクゲート２４を第１電源端子８に接続し、
Q2のゲート電極２１を、増幅器２０の出力端子
に接続し、Q2のドレイン電極２３に増幅器２０
の正相入力端子と抵抗１９を接続し、抵抗１９の
他端子を第２電源端子１７に接続して接地し、増
幅器２０の逆相入力端子を第３電源端子１８に接
続する。
接続し、コンデンサ７の他端子とQ1のドレイン
電極２とを抵抗５を介して接続し、Q1のソース
電極３とバツゲート４との接続点S1を増幅器２
０の出力端子に接続し、Q2のソース電極２２及
びバツクゲート２４を第１電源端子８に接続し、
Q2のゲート電極２１を、増幅器２０の出力端子
に接続し、Q2のドレイン電極２３に増幅器２０
の正相入力端子と抵抗１９を接続し、抵抗１９の
他端子を第２電源端子１７に接続して接地し、増
幅器２０の逆相入力端子を第３電源端子１８に接
続する。
第２図において、Q1はスイツチング素子とし
て動作し、Q1のゲート電極１に第１電源電位を
与える事により、Q1はオンし、コンデンサ７は
抵抗５，Q1，増幅器２０を通して充電される。
このときコンデンサ７の充電収束電圧Vcmaxは、
第１電源電位と電源回路３０の増幅器１の出力電
位の電位差V1になる事は明らかである。
て動作し、Q1のゲート電極１に第１電源電位を
与える事により、Q1はオンし、コンデンサ７は
抵抗５，Q1，増幅器２０を通して充電される。
このときコンデンサ７の充電収束電圧Vcmaxは、
第１電源電位と電源回路３０の増幅器１の出力電
位の電位差V1になる事は明らかである。
Q2と、増幅器１の接続関係からV1は以下の様
に求められる。
に求められる。
すなわち、IDQ2：Q2のドレイン電流
βQ2：Q2のβ
VTQ2：Q2のVT
Vref：第３電源電圧（基準電圧）
とすると
IDQ2＝βQ2／２（V1−VTQ2）2 ……
R2・IDQ2＝Vref ……
である。式より
V1＝VTQ2＋√2DQ2 Q2 ……′
を得、′式と式より
V1＝VTQ2＋√（2 Q2） ……
を得る。よつてコンデンサＣの充電収束電圧
Vcmaxは Vcmax＝VTQ2＋√2 Q2 …… となる。
Vcmaxは Vcmax＝VTQ2＋√2 Q2 …… となる。
電流出力回路３２の出力電流端子１３から流れ
る出力電流値Ioutは以下のように求められる。
る出力電流値Ioutは以下のように求められる。
Iout＝βQ3／２（Vcmax−VTQ3）2 ……
式に式を代入し、
Iout＝βQ3／２（√2 Q2＋ΔVT）2……
ただし、ΔVT＝VTQ2−VTQ3 式において、ΔVTは、Q2とQ3のVT差であり、
同一ペレツト内に、Q2とQ3を作つた場合には
ΔVTはほぼゼロになり、式は、以下の様にな
る。
ただし、ΔVT＝VTQ2−VTQ3 式において、ΔVTは、Q2とQ3のVT差であり、
同一ペレツト内に、Q2とQ3を作つた場合には
ΔVTはほぼゼロになり、式は、以下の様にな
る。
Iout＝Vref／2R2・βQ3／βQ2 ……
式により、出力電流値Ioutは、VTやβのば
らつきや、温度特性の影響を受けない事が判か
る。
らつきや、温度特性の影響を受けない事が判か
る。
本発明によれば振幅制御信号が供給されている
出力電流回路の出力電流値は、これに用いる
MOSトランジスタのしきい値電圧VTやβのばら
つきや温度特性の影響を受けない振幅制御信号発
生回路が得られる。
出力電流回路の出力電流値は、これに用いる
MOSトランジスタのしきい値電圧VTやβのばら
つきや温度特性の影響を受けない振幅制御信号発
生回路が得られる。
第１図は従来の振幅制御信号発生回路の一例の
回路図、第２図は本発明の一実施例の回路図であ
る。 １……Q1のゲート電極、２……Q1のドレイン
電極、３……Q1のソース電極、４……Q1のバツ
クゲート、５……充電抵抗Ｒ、６……放電抵抗
RD、７……コンデンサＣ、８……第１電源端子、
９……出力信号端子、１４……増幅器２０の正相
入力端子、１５……増幅器２０の逆相入力端子、
１６……増幅器２０の出力端子、１７……第２電
源端子、１８……第３電源端子、１９……抵抗
R2，２０……増幅器、２１……Q2のゲート電極、
２２……Q2のソース電極、２３……Q2のドレイ
ン電極、２４……Q2のバツクゲート、３０……
電源回路、３１……充放電回路、３２……出力電
流回路、S1……Q1のソース電極とバツクゲート
との接続点、VC……振幅制御信号。
回路図、第２図は本発明の一実施例の回路図であ
る。 １……Q1のゲート電極、２……Q1のドレイン
電極、３……Q1のソース電極、４……Q1のバツ
クゲート、５……充電抵抗Ｒ、６……放電抵抗
RD、７……コンデンサＣ、８……第１電源端子、
９……出力信号端子、１４……増幅器２０の正相
入力端子、１５……増幅器２０の逆相入力端子、
１６……増幅器２０の出力端子、１７……第２電
源端子、１８……第３電源端子、１９……抵抗
R2，２０……増幅器、２１……Q2のゲート電極、
２２……Q2のソース電極、２３……Q2のドレイ
ン電極、２４……Q2のバツクゲート、３０……
電源回路、３１……充放電回路、３２……出力電
流回路、S1……Q1のソース電極とバツクゲート
との接続点、VC……振幅制御信号。
Claims (1)
- １ 第１電源に放電低抗と並列接続されているコ
ンデンサの一端を接続し、該コンデンサの他端と
第１導電型MOSトランジスタのドレイン電極と
を充電抵抗を介して接続し、前記第１導電型
MOSトランジスタのソース電極とバツクゲート
との接続点を増幅器の出力端子に接続し、第２導
電型MOSトランジスタのソース電極及びバツク
ゲートを前記第１電源に接続し、前記第２導電型
MOSトランジスタのゲート電極を前記増幅器の
出力端子に接続し、前記第２導電型MOSトラン
ジスタのドレイン電極に前記増幅器の正相入力端
子と抵抗の一端を接続し、該抵抗の他端を第２電
源に接続し、前記増幅器の逆相入力端子を前記第
２電源に対して基準電圧を有する第３電源に接続
し、ソース電極を前記第１電源に接続する第２導
電型の電流出力用MOSトランジスタのゲート電
極に前記コンデンサの他端を接続して振幅制御信
号を供給し、前記第１導電型MOSトランジスタ
のゲート電極にスイツチ信号を入力してスイツチ
動作させて前記電流出力用MOSトランジスタの
ドレイン電流を制御する事を特徴とする振幅制御
信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128423A JPS6020621A (ja) | 1983-07-14 | 1983-07-14 | 振幅制御信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58128423A JPS6020621A (ja) | 1983-07-14 | 1983-07-14 | 振幅制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6020621A JPS6020621A (ja) | 1985-02-01 |
| JPH0322732B2 true JPH0322732B2 (ja) | 1991-03-27 |
Family
ID=14984388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58128423A Granted JPS6020621A (ja) | 1983-07-14 | 1983-07-14 | 振幅制御信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6020621A (ja) |
-
1983
- 1983-07-14 JP JP58128423A patent/JPS6020621A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6020621A (ja) | 1985-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2688976B2 (ja) | 半導体集積回路装置 | |
| JP3556328B2 (ja) | 内部電源回路 | |
| JPH0715980A (ja) | 安定化された出力電圧を有する高出力電流用電圧マルチプライヤ | |
| JPH0468861B2 (ja) | ||
| KR19990045290A (ko) | 발진 회로 | |
| US4443714A (en) | Semiconductor buffer circuit having compensation for power source fluctuation | |
| JPH0878972A (ja) | 電圧ホロワ形電力増幅段 | |
| US4447745A (en) | Buffer circuit including a current leak circuit for maintaining the charged voltages | |
| JP2000242344A (ja) | 電圧変動補正回路 | |
| US6353365B1 (en) | Current reference circuit | |
| US6329884B1 (en) | Oscillator circuit with current limiting devices | |
| JP2920984B2 (ja) | 対称な２つのチャージ・ポンプを有するデバイスにより制御された電力ｍｏｓトランジスタ | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH0322732B2 (ja) | ||
| JPS6234281B2 (ja) | ||
| JPS59178014A (ja) | 発振回路 | |
| JP3109676B2 (ja) | 発振装置 | |
| JPH11234061A (ja) | 基準電圧発生回路 | |
| HK73997A (en) | Integrated circuit | |
| JPS6217755B2 (ja) | ||
| JPS6245360Y2 (ja) | ||
| JPH0620472A (ja) | 半導体記憶装置 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| KR100258858B1 (ko) | 백바이어스전압레벨검출기 | |
| JP2743804B2 (ja) | 基準電圧発生回路 |