JPH03230390A - デュアルポートメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［ａ業上の利用分野］ この発明は、画面用の連続した画像データととも・に、
４′子！デジタル画像データを出力することのできるデ
ュアルポートメモリ装置に関するものである。

［従来の技術］ 従来、ビデオカメラ等によって撮像された画像をＣＲＴ
　（Ｃａｔｈｏｄｅ−ｒａｙ　ｔｕｂｅ）等に表示する
とともに、必要な画像データをデジタル情報として取り
出す場合には、直列に蓄えられたデータを連続して出力
するシリアルボートと、任意のデータの出力が可能なラ
ンダムポートの２つのボートを有するデュアルポートメ
モリ装置（本明細書ては、データの読み出し口としてシ
リアルボートとランダムポートの２つを有するという意
味で「デュアルポート」との用語を用いる）を用いて、
連続した画像データと任意のデジタル画像データをそれ
ぞれ別々の出口から読み出すことが行なわれている。

第３図は、従来のデュアルポートメモリ装置の構成を示
すブロック図である。従来のこの種の装置は図に示され
るように、シリアルボートとランダムポートの２つのポ
ートを備えたデュアルボ−トＲＡＭ、即ち、デュアルポ
ートＤＲＡＭ３１（以下ＤＰＤＲＡＭと略称する）を用
いて構成されており、ＤＲＡＭ３１には動作を制御する
ための外部コントロール回路３２が設けられている。

かかる装置において、ビデオカメラ等から得られるリア
ルタイムの画像データは、ＤＰＤＲＡＭ３１に入力され
て一時的に蓄えられ、連続した画面用の画像データかシ
リアルボート３１ａから出力されるとともに、必要に応
じて任意のデジタル画像データがランダムボート３１ｂ
から出力される。

［発明か解決しようとする課題］ しかし、上記のような従来のＤＰＤＲＡＭを用いたデュ
アルポートメモリ装置は、リフレッユ回路を初め、ＲＡ
Ｍの行及び列アドレスを指定するために必要なＲＡ　Ｓ
　（ｒｏｗ　ａｄｄｒｅｓｓ　５ｔｒｏｂｅ）　　・Ｃ
Ａ　Ｓ　（ｃｏｌｕｍｎ　ａｄｄｒｅｓｓ　５ｔｒｏｂ
ｅ）ジェネレータ、アトレスマルチブレタス回路等、Ｄ
ＲＡＭ特有の種々の回路を外部に設ける必要があり、外
部コントロール回路が大規模で複雑になってしまうとい
う欠点を有していた。また、ＤＰＤＲＡＭ自体が大変高
価であり、従来においては、デュアルポートメモリ装置
の小型化やコストの引き下げを図ることが困難であった
。

この発明は、かかる点に鑑みてなされたものであり、構
造か簡単で小型化を図ることかでき、かつ安価なデュア
ルポートメモリ装置を提供することを目的とするもので
ある。

［課題を解決するための手段］ 本発明のデュアルポートメモリ装置は、連続した画像デ
ータを出力するシリアルデータ出力手段と、任意の画像
データを出力するランダムデータ出力手段とを有してな
り、上記の課題を達成するために、前記シリアルデータ
出力手段として、入力された画像データを直列に蓄えて
連続して出力するシリアルメモリを備えるとともに、前
記ランダムデータ出力手段として、前記シリアルメモリ
から出力された画像データのうち任意の画像データを取
り込んで取り込み順に出力するＦＩＦＯメモリとを備え
たものである。

［作用］ 本発明によるデュアルポートメモリ装置の基本構成を示
した第１図を参照して、本発明の詳細な説明する。

本発明のデュアルポートメモリ装置は、ＤＰＤＲＡＭを
用いる代わりに、データを直列に蓄えて時間の経過に従
って連続して出力するシリアルメモリ１と、必要な画像
データだけをある単位毎に（一般にはライン毎に）取り
込んで、取り込み順に出力するＦ　Ｉ　Ｆ　Ｏ（ｆｉｒ
ｓｔ　ｉｎ　ｆｉｒｓｔ　ｏｕｔ）メモリ２を用いて構
成されている。

シリアルメモリ１は、クロック信号及びその制御信号の
入出力線と、データの入出力線を有しており、書き込み
クロックさえ入力されれ！ｆ、リフレッシュ等の動作は
シリアルメモリ１内部で自動的に行なわれる。このため
、面倒なタイミング設計を行なってリフレッシュ用の外
部回路を設Ｃする必要がない。また、画像データの入力
につしＡても、ＲＡＳ−ＣＡＳによるマルチブレクスア
ドレス信号の入力等の非常に微妙なタイミング設計を要
する制御か全く不要であり、アドレスを指定するための
外部コントロール回路を設ける必要がない。

かかるデュアルポートメモリ装置においては、撮像手段
からのリアルタイムな画像データは、Ａ／Ｄ変換されて
一端シリアルメモリ１に直列に蓄えられ、画面用の連続
した画像データとして出力される。この際、例えば同じ
被写体の画像データが色（赤−Ｒ９緑−Ｇ、青−Ｂ）毎
に時間差で送られてくるような場合（詳細後述）、Ｒ，
Ｇ。

Ｂの各画像データをそれぞれシリアルメモリ１に一時的
に蓄えておいて、対応する画像データを３色同時に出力
すれは容易にカラー画面を得ることができる。

一方、シリアルメモリ１から出力された画像データはＦ
ＩＦＯメモリ２にも送られ、必要とされるデータについ
てのみ、例えばライン毎にＦＩＦＯメモリ２に取り込ま
れ、必要に応じて加工されてデジタル情報として外部に
出力される。

ここで、ＦＩＦＯメモリ２に取り込むことのできるデー
タの量は、当然ＦＩＦＯメモリ２の容量に依存するが、
−度に企画面分のデータを取り扱う必要はほとんど考え
られず、ラインメモリ等で構成されるＦＩＦＯメモリ２
の容量より大きい領域のデータを必要とする場合でも、
必要とする領域のデータの取り込みを繰り返すことによ
って、対応することができる。また、これらのデータを
外部に出力する場合には、外部に出力している間に順次
、次のデータの取り込みを行なうようにすれば、ＦＩＦ
Ｏメモリ２へのデータの取り込みによるロス時間はほと
んど無視できる時間となる。

また、このような場合、データの読み出し速度はＤＰＤ
ＲＡＭに比へれば遅いが、デジタル画像データが出力さ
れる外部装置は、一般にはコンピュータ機器等であり、
ＦＩＦＯメモリ２からの出力はデータを受は取る側の処
理速度には充分対応できるものである。換言すれば、Ｄ
ＰＤＲＡＭを用いなければ対応できないような高速の出
力を要求されるのは、掻く特殊な用途に限られる。

［実施例コ 第２図は、本発明実施例によるデュアルポートメモリ装
置を説明するためのブロック図である。

図において、２３はＣＣＤ撮像素子を備えたカラービデ
オカメラであり、フィルタを用いて被写体の像を三原色
（赤−Ｒ，ｆｉ−Ｇ、青−Ｂ）毎に順番に撮像する（面
順次式）ようになっている。

このようにすると、ＣＣＤ撮像素子の画素毎に色フィル
タをかけて一回の走査でＲ，Ｇ、Ｂの画像データを得る
場合に比べて（カラー画面の１点は３色の合成で表わさ
れるので、同時にＲ，Ｇ、Ｂの画像データを得る方法で
は画素数が元の１／３になってしまう）、ＣＣＤ撮像素
子の開口率か向上する。

このビデオカメラ２３からのＲ２Ｏ，Ｂの画像データは
、色毎に順に出力されて、Ａ／Ｄ変換器２４でデジタル
化さる。デジタル化された各色毎の画像データは、それ
ぞれシリアルメモリ２１に一時的に蓄えられ、同一画面
の３原色のデータがシリアルメモリ２１から同時に出力
される。つまり、シリアルメモリ２１においては、Ｒ，
Ｇ、Ｂの画像データの順次−同時変換が行なわれる。シ
リアルメモリ２１から連続して出力されるデジタル画像
データは、Ｄ／Ａ変換器２５でアナログ信号に変換され
、映像信号として受像機２６に送られる。受像機２６で
は、Ｒ，Ｇ、Ｂの３色が合成されたカラー画面が得られ
る。

一方、シリアルメモリ２１から出力データ線はＦＩＦＯ
メモリとしてのラインメモリ２２の入力端子にも接続さ
れており、デジタル化された画像データはラインメモリ
２２にも送られる。本実施例においては、ラインメモリ
２２へのデータの取り込みを制御するために、同期信号
発生器２７とＣＰＵ２８がラインメモリ２２に接続され
ている。同期信号発生器２７は、ＣＰＵ２８に制御され
て任意の位置からのデータをに書き込むためのイネーブ
ル信号をラインメモリ２２送り、これによって必要なデ
ータだけがラインメモリ２２に書き込まれる。ラインメ
モリ２２からの出力は、ＣＰＬ１２８．デジタルインタ
ーフェース２９を介して外部に出力される。このように
して、ビデオカメラ２３からのリアルタイムの画像デー
タから画面用の映像信号とともに、任意のデジタル画像
データが取り出される。

［発明の効果］ 以上のように、本発明においては、ピン数が多く高価な
りＰＤＲＡＭの代わりに、画像データを直列に蓄えて連
続して出力するシリアルメモリとシリアルメモリから出
力された画像データのうち任意の画像データを取り込ん
で取り込み順に出力するＦＩＦＯメモリとを用いてデュ
アルポートメモリ装置を構成しているので、制御が容易
で複雑な周辺回路を設ける必要かなく、装置の小型化と
コストの引き下げを図ることができる。

かかる本発明のデュアルポートメモリ装置は、例えば面
順次式のカラーカメラから得られるリアルタイムの画像
データから画面用の連続した画像データとともに任意の
デジタル画像データを取り出す場合等に好適に用いられ
る。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロック図、第２図は
本発明の詳細な説明するためのブロック図Ｎ第３図は従
来の構成を示すブロック図である。 ［主要部分の符号の説明コ １．２１・・・シリアルメモリ ２・・・・・・・・・・・・ＦＩＦＯメモリ２２・・・
・・・・・・・・・ラインメモリ２３・・・・・・・・
・・・・ビデオカメラ２４・・・・・・・・・・・・Ａ
／Ｄ変換器２５・・・・・・・・・・・・Ｄ／Ａ変換器
２６・・・・・・・・・・・・受像機 ２７・・・・・・・・・・・・同期信号発生器２８・・
・・・・・・・・・・ＣＰＵ

Claims (1)

1. 【特許請求の範囲】 連続した画像データを出力するシリアルデータ出力手段
   と、任意の画像データを出力するランダムデータ出力手
   段とを有するデュアルポートメモリ装置において、 前記シリアルデータ出力手段として、入力された画像デ
   ータを直列に蓄えて連続して出力するシリアルメモリを
   備えるとともに、前記ランダムデータ出力手段として、
   前記シリアルメモリから出力された画像データのうち任
   意の画像データを取り込んで取り込み順に出力するＦＩ
   ＦＯメモリを備えたことを特徴とするデュアルポートメ
   モリ装置。