JPH03232155A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH03232155A JPH03232155A JP18556690A JP18556690A JPH03232155A JP H03232155 A JPH03232155 A JP H03232155A JP 18556690 A JP18556690 A JP 18556690A JP 18556690 A JP18556690 A JP 18556690A JP H03232155 A JPH03232155 A JP H03232155A
- Authority
- JP
- Japan
- Prior art keywords
- control
- data
- control function
- functions
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は制御装置に係り、特に制御対象装置の複数の制
御動作が可能で、かつ、複数の制御動作から必要とする
制御動作を選択できる制御装置に関する。
御動作が可能で、かつ、複数の制御動作から必要とする
制御動作を選択できる制御装置に関する。
従来の技術
Ｆ’ＤＤ（フロッピー・ディスク・ドライブ）において
はＲＥＡＤＹ信号の有無、データ出力の形態（無信号時
にハイレベルか、ローレベルか）、キャリブレーション
の有無（電源を投入した後ヘツドをトラックの開始位置
まで移動させる初期動作を行なうか否か）、フロントＬ
ＥＤ （発光ダイオード）の点灯条件等の機能を装置を
導入する顧客のニーズに合わせて変更することか多くあ
る。
はＲＥＡＤＹ信号の有無、データ出力の形態（無信号時
にハイレベルか、ローレベルか）、キャリブレーション
の有無（電源を投入した後ヘツドをトラックの開始位置
まで移動させる初期動作を行なうか否か）、フロントＬ
ＥＤ （発光ダイオード）の点灯条件等の機能を装置を
導入する顧客のニーズに合わせて変更することか多くあ
る。
従来の制御装置は第３図に示すようにその主要部分は大
規模集積回路（ＬＳ Ｉ）化されており、Ｌ、ＳＩ９に
はいくつかの機能を持たせ、そのＬＳ■９にセレクト端
子を設け、プリント配線基板（ＰＣＢ）上でジャンパー
線１１等を用いてセレクト端子１０の接続を変えること
により必要とする機能の選択を行っていた。
規模集積回路（ＬＳ Ｉ）化されており、Ｌ、ＳＩ９に
はいくつかの機能を持たせ、そのＬＳ■９にセレクト端
子を設け、プリント配線基板（ＰＣＢ）上でジャンパー
線１１等を用いてセレクト端子１０の接続を変えること
により必要とする機能の選択を行っていた。
また、設定すべき機能は多数あるため、１つのＬＳＩで
設定可能にしようとするとセレクト端子数か多くなって
しまうため、機能に応じた幾つかのＬＳＩを製造してい
た。
設定可能にしようとするとセレクト端子数か多くなって
しまうため、機能に応じた幾つかのＬＳＩを製造してい
た。
発明が解決しようとする課題
しかるに、従来の制御装置は制御用のＬＳＩに機能を選
択するためのセレクト端子を設け、このセレクト端子の
接続を切換えることにより機能を選択していたため、組
み立て時のジャンパー線の接続か面倒であり、また、セ
レクト端子数か多く必要となり制御用ＬＳＩを搭載する
ＰＣＢにジャンパー線を接続するための端子を多数設け
る必要かあるため、ＰＣＢが大きくなってしまい、さら
に、制御用ＬＳＩに設定できるセレクト端子数は限られ
ており、機能に応じてＬＳＩの設計を変更する必要かあ
るため、ＬＳＩ及びＬＳＩか搭載されるＰＣＢの種類が
増加し、さらに、異なるアッセンブリ工程も必要となる
等の問題点があった。
択するためのセレクト端子を設け、このセレクト端子の
接続を切換えることにより機能を選択していたため、組
み立て時のジャンパー線の接続か面倒であり、また、セ
レクト端子数か多く必要となり制御用ＬＳＩを搭載する
ＰＣＢにジャンパー線を接続するための端子を多数設け
る必要かあるため、ＰＣＢが大きくなってしまい、さら
に、制御用ＬＳＩに設定できるセレクト端子数は限られ
ており、機能に応じてＬＳＩの設計を変更する必要かあ
るため、ＬＳＩ及びＬＳＩか搭載されるＰＣＢの種類が
増加し、さらに、異なるアッセンブリ工程も必要となる
等の問題点があった。
本発明は上記の点に鑑みてなされたもので、機能の設定
が容易で、かつ、回路の統一が可能となる制御装置を提
供することを目的とする。
が容易で、かつ、回路の統一が可能となる制御装置を提
供することを目的とする。
課題を解決するための手段
本発明は複数の制御機能より必要とする制御機能か選択
可能な制御装置において、前記複数の制御機能のうち必
要とする制御機能を動作させるブタか予め記憶された記
憶手段と前記記憶手段に記憶されたデータに応じて制御
機能が選択され、選択された制御機能のみを動作させる
制御手段とを具備してなる。
可能な制御装置において、前記複数の制御機能のうち必
要とする制御機能を動作させるブタか予め記憶された記
憶手段と前記記憶手段に記憶されたデータに応じて制御
機能が選択され、選択された制御機能のみを動作させる
制御手段とを具備してなる。
作用
記憶手段内のデータを変更するだけで制御機能を変更で
き、記憶手段のデータに応じた制御機能のみを動作させ
ることができる。
き、記憶手段のデータに応じた制御機能のみを動作させ
ることができる。
実施例
第１図は本発明の第１の実施例のブロック図を示す。
１は制御装置、２は制御対象装置であるＦＤＤ（フロッ
ピーディスクドライブ）装置を示す。制御装置ｌは主に
ＦＤＤコントロール用ＬＳＩ（集積回路）ｌａ及びＬＳ
Ｉ１ａの機能を選択するための記憶手段であるＥＥＰＲ
ＯＭｌｂよりなる。
ピーディスクドライブ）装置を示す。制御装置ｌは主に
ＦＤＤコントロール用ＬＳＩ（集積回路）ｌａ及びＬＳ
Ｉ１ａの機能を選択するための記憶手段であるＥＥＰＲ
ＯＭｌｂよりなる。
ＬＳｌｌａ及びＥＥＰＲＯＭｌｂは同一のプリント配線
基板（図示せず）上に搭載され、互いに接続される。プ
リント配線基板上にはＬＳｌｌａ及びＥＥＰＲＯＭｌｂ
の他にＬＳ Ｔ １ ａ及びＥＥＰＲＯＭｌｂを動作さ
せるための外付部品等が搭載され、コントロール装置が
形成されている。
基板（図示せず）上に搭載され、互いに接続される。プ
リント配線基板上にはＬＳｌｌａ及びＥＥＰＲＯＭｌｂ
の他にＬＳ Ｔ １ ａ及びＥＥＰＲＯＭｌｂを動作さ
せるための外付部品等が搭載され、コントロール装置が
形成されている。
ＬＳｌｌａは主に発振回路３、分周回路４、コントロー
ル回路５、シリアル−パラレル変換回路６よりなり、マ
イクロコンピュータ等の様に演算機能はもたない。発振
回路３には外付で発振子７が接続される。発振回路３の
発振信号は分周回路４より分周され、処理に必要なりロ
ック信号とされ、コントロール回路５、シリアル−パラ
レル変換回路６、及びＬＳｌｌａ外部のＥＥＦＲＯＭｌ
ｂに供給される。ＬＳＩ１ａ及びＥＥＰＲＯＭｌｂはこ
のクロック信号に同期して、データ処理が行なわれるＥ
ＥＰＲＯＭｌｂはＬＳｌｌａからのクロック信号に同期
してデータかシリアルに出力される。ＥＥＰＲＯＭｌｂ
にはコントロール回路５によるＦＤＤ装置２の制御機能
を選択するためのデータか記憶されている。
ル回路５、シリアル−パラレル変換回路６よりなり、マ
イクロコンピュータ等の様に演算機能はもたない。発振
回路３には外付で発振子７が接続される。発振回路３の
発振信号は分周回路４より分周され、処理に必要なりロ
ック信号とされ、コントロール回路５、シリアル−パラ
レル変換回路６、及びＬＳｌｌａ外部のＥＥＦＲＯＭｌ
ｂに供給される。ＬＳＩ１ａ及びＥＥＰＲＯＭｌｂはこ
のクロック信号に同期して、データ処理が行なわれるＥ
ＥＰＲＯＭｌｂはＬＳｌｌａからのクロック信号に同期
してデータかシリアルに出力される。ＥＥＰＲＯＭｌｂ
にはコントロール回路５によるＦＤＤ装置２の制御機能
を選択するためのデータか記憶されている。
次に装置の動作について説明する。まず、電源が投入さ
れると、ＬＳｌｌａよりクロック信号かＥＥＰＲＯＭｌ
ｂに供給される。このクロック信号に応じてＥＥＰＲＯ
Ｍｌｂからはシリアルデータが出力され、ＬＳｌｌａに
入力される。このため、ＬＳｌｌａには機能設定のため
の端子は１つで済む。ＬＳｌｌａに入力されたＥＥＰＲ
ＯＭｌｂからのシリアルデータはシリアル−パラレル変
換回路６でパラレルデータに変換され、コントロール回
路５に供給される。コントロール回路５はこのパラレル
データに応じて制御対象装置であるＦＤＤ装置２の制御
機能を設定する。ＦＤＤ電源投入時にはコントロール動
作条件はセレクトされておらず、電源投入時にＣＬＯＣ
Ｋに同期してデータを送り始めコントロールかセットさ
れる。
れると、ＬＳｌｌａよりクロック信号かＥＥＰＲＯＭｌ
ｂに供給される。このクロック信号に応じてＥＥＰＲＯ
Ｍｌｂからはシリアルデータが出力され、ＬＳｌｌａに
入力される。このため、ＬＳｌｌａには機能設定のため
の端子は１つで済む。ＬＳｌｌａに入力されたＥＥＰＲ
ＯＭｌｂからのシリアルデータはシリアル−パラレル変
換回路６でパラレルデータに変換され、コントロール回
路５に供給される。コントロール回路５はこのパラレル
データに応じて制御対象装置であるＦＤＤ装置２の制御
機能を設定する。ＦＤＤ電源投入時にはコントロール動
作条件はセレクトされておらず、電源投入時にＣＬＯＣ
Ｋに同期してデータを送り始めコントロールかセットさ
れる。
また、ＥＥＰＲＯＭｌｂからしＳｉ２３へのデータ転送
は電源投入時、−度だけ行えばよい。
は電源投入時、−度だけ行えばよい。
さらに、ＥＥＰＲＯＭｌｂのデータはコンピュータ等に
よって書き込み、バージョン毎にＥＥＦＲＯＭに書き込
むデータの管理を行なうことかでき、管理か容易となる
。
よって書き込み、バージョン毎にＥＥＦＲＯＭに書き込
むデータの管理を行なうことかでき、管理か容易となる
。
また、ＬＳｌｌａにとってＥＥＰＲＯＭｌｂはＬＳＩ１
ａ内の回路接続を決定する単なるスイッチでしかなく、
ＥＥＰＲＯＭｌｂからのデータにより演算等は行なうわ
けてはない。
ａ内の回路接続を決定する単なるスイッチでしかなく、
ＥＥＰＲＯＭｌｂからのデータにより演算等は行なうわ
けてはない。
ＥＥＦＲＯＭｌｂは内部データをすヘテＬ８１１ｂに出
力したら動作を停止する。また、ＥＥＰＲＯＭｌｂは書
込みデータ及び書込みクロックによりデータ書込みか可
能でデータを書込むことによりＬＳＩ１ａ内の機能の変
更か可能となる。
力したら動作を停止する。また、ＥＥＰＲＯＭｌｂは書
込みデータ及び書込みクロックによりデータ書込みか可
能でデータを書込むことによりＬＳＩ１ａ内の機能の変
更か可能となる。
このように、ＥＥＦＲＯＭｌｂ内のデータによりＬＳｌ
ｌａの内部のＦＤＤ装置２の制御機能を設定でき、多く
のジャンパー線等の接続を行なう必要がなくなり、製造
工程が簡素化できる。また、ＰＣＢ上にジャンパー線を
接続するための端子が必要なくなるのでＰＣＢの簡素化
、小型化か計られる。
ｌａの内部のＦＤＤ装置２の制御機能を設定でき、多く
のジャンパー線等の接続を行なう必要がなくなり、製造
工程が簡素化できる。また、ＰＣＢ上にジャンパー線を
接続するための端子が必要なくなるのでＰＣＢの簡素化
、小型化か計られる。
また、ＬＳｌｌａには必要とされるすべての機能を導入
しておき、ＥＥＰＲＯＭｌｂによりそれらの機能より必
要とする機能を選択する構成とすることにより、ＬＳｌ
ｌａをあらゆるバージョンに対して統一化できさらに、
ＥＥＰＲＯＭｌｂのデータを変更するたけて機能選択か
可能であるため、ＰＣＢの配線もＰＣＢへの部品のアッ
センブリ工程も統一化できる。
しておき、ＥＥＰＲＯＭｌｂによりそれらの機能より必
要とする機能を選択する構成とすることにより、ＬＳｌ
ｌａをあらゆるバージョンに対して統一化できさらに、
ＥＥＰＲＯＭｌｂのデータを変更するたけて機能選択か
可能であるため、ＰＣＢの配線もＰＣＢへの部品のアッ
センブリ工程も統一化できる。
したかって、コストの低減か計れる。また、パソコンの
ソフト（プログラム）内でのバージョン管理となるため
、ＬＳ Ｉ １ ａＳＰＣＢ、アッセンブリ工程なとか
統一化する。
ソフト（プログラム）内でのバージョン管理となるため
、ＬＳ Ｉ １ ａＳＰＣＢ、アッセンブリ工程なとか
統一化する。
第１図のようにした場合、ＬＳ Ｉ １ ａとＥＥＰＲ
ＯＭｌｂとを別々に設け、機能設定を行っているか、Ｐ
ＣＢに実装する点では第２図に示すように、ＥＥＰＲＯ
ＭｌｂをＬＳＩ５内に組み込む構成とすることにより実
装面積が小さく、また、シリアルからパラレルデータへ
と変換する回路も省くことかでき簡素化、小型化か可能
となる。また、このような構成とした場合でも、ＥＥＰ
ＲＯＭｌｂは電気的に消去が可能な為、実装した状態で
内容を書き替えることか出来、−度あるバージョンに設
定した後も、内容を書き替えて他のバージョンに変更す
ることか可能である。
ＯＭｌｂとを別々に設け、機能設定を行っているか、Ｐ
ＣＢに実装する点では第２図に示すように、ＥＥＰＲＯ
ＭｌｂをＬＳＩ５内に組み込む構成とすることにより実
装面積が小さく、また、シリアルからパラレルデータへ
と変換する回路も省くことかでき簡素化、小型化か可能
となる。また、このような構成とした場合でも、ＥＥＰ
ＲＯＭｌｂは電気的に消去が可能な為、実装した状態で
内容を書き替えることか出来、−度あるバージョンに設
定した後も、内容を書き替えて他のバージョンに変更す
ることか可能である。
なお、記憶手段としてＥＥＰＲＯＭを使用せず、通常の
ＲＯＭを用いて、ソケットに挿入する構成としてもよい
。
ＲＯＭを用いて、ソケットに挿入する構成としてもよい
。
第３図は本発明の第３の実施例の概略構成図を示す。図
中、第１図と同一構成部分には同一符号を付す。
中、第１図と同一構成部分には同一符号を付す。
本実施例ではコントロール用ＬＳ Ｉ １ ａの制御機
能の選択をＥＥＦＲＯＭｌｂ内のデータにより行なうと
共に、コントロール用ＬＳ１１ａに設けられた端子Ｔ１
〜Ｔ、のうち必要とする制御機能に対応する例えば端子
Ｔ１．Ｔ２をジャンパー線Ｊ、、Ｊ２ （又はストップ
ピン）により電源ＶｃＣと短絡することにより制御機能
の選択か可能な構成としている。
能の選択をＥＥＦＲＯＭｌｂ内のデータにより行なうと
共に、コントロール用ＬＳ１１ａに設けられた端子Ｔ１
〜Ｔ、のうち必要とする制御機能に対応する例えば端子
Ｔ１．Ｔ２をジャンパー線Ｊ、、Ｊ２ （又はストップ
ピン）により電源ＶｃＣと短絡することにより制御機能
の選択か可能な構成としている。
したかって、ＥＥＰＲＯＭｌｂ及びジャンパー線Ｊｌ、
Ｊ２の両方による制御機能の選択か可能となる。このた
め、例えば、制御装置を納入する客先での機能の選択の
変更等か不要な制御機能についてはＥＥＰＲＯＭｌｂに
より機能を選択する構成とし、客先で選択する必要のあ
るものについては、ジャンパー線により選択する構成と
する。
Ｊ２の両方による制御機能の選択か可能となる。このた
め、例えば、制御装置を納入する客先での機能の選択の
変更等か不要な制御機能についてはＥＥＰＲＯＭｌｂに
より機能を選択する構成とし、客先で選択する必要のあ
るものについては、ジャンパー線により選択する構成と
する。
このような構成とすることにより、客先に納入する時点
て設定しておかなければならない制御機能はＥＥＰＲＯ
Ｍｌｂにより設定てき、ＥＥＦＲＯＭｌｂに設定する制
御機能に応じたデータを入力すればよいため、生産性を
向上させることができる。また、客先では通常のように
必要とする機能に対応させ、ジャンパー線を接続するこ
とにより容易に機能の設定が行なえる。
て設定しておかなければならない制御機能はＥＥＰＲＯ
Ｍｌｂにより設定てき、ＥＥＦＲＯＭｌｂに設定する制
御機能に応じたデータを入力すればよいため、生産性を
向上させることができる。また、客先では通常のように
必要とする機能に対応させ、ジャンパー線を接続するこ
とにより容易に機能の設定が行なえる。
また、制御機能設定のためのジャンパー線の接続用端子
の数を大幅に減少させることができるため、制御装置を
小型化できる。
の数を大幅に減少させることができるため、制御装置を
小型化できる。
第４図は第４の実施例で第２図に示す第２の実施例に第
３図に示すような複数の制御機能のうちの一部をジャン
パー線Ｊｌ、Ｊ２により設定可能にした構成で第３図に
示す第３の実施例と同様な効果を有する。
３図に示すような複数の制御機能のうちの一部をジャン
パー線Ｊｌ、Ｊ２により設定可能にした構成で第３図に
示す第３の実施例と同様な効果を有する。
なお、ＥＥＰＲＯＭｌｂ内に書込む情報としてはＦＤＤ
２の機能設定情報の他に信号処理系のフィルタ定数の設
定等の制御機能の設定の他、機種ナンバー等の情報の記
憶も可能である。
２の機能設定情報の他に信号処理系のフィルタ定数の設
定等の制御機能の設定の他、機種ナンバー等の情報の記
憶も可能である。
発明の効果
上述の如く、本発明によれば、制御機能の全て又は一部
の設定が記憶手段に記憶するデータにより可能で、ジャ
ンパー線等の接続か必要ないため、製造工程の簡素化、
回路の統一化か計れ、したかって、生産性か向上し、装
置の管理も容易となり、部品コストの低減か行なえまた
、機能設定用の端子数も削減することかできるための装
置を小型化できる等の特長を有する。
の設定が記憶手段に記憶するデータにより可能で、ジャ
ンパー線等の接続か必要ないため、製造工程の簡素化、
回路の統一化か計れ、したかって、生産性か向上し、装
置の管理も容易となり、部品コストの低減か行なえまた
、機能設定用の端子数も削減することかできるための装
置を小型化できる等の特長を有する。
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は本発明の
第３の実施例のブロック図、第４図は本発明の第４の実
施例のブロック図、第５図は従来の一例のブロック図で
ある。 １・・・制御回路、１ａ・・・制御ＬＳＩ、１ｂ・・・
ＥＥＰＲＯＭ、５・・・コントロール回路。
本発明の第２の実施例のブロック図、第３図は本発明の
第３の実施例のブロック図、第４図は本発明の第４の実
施例のブロック図、第５図は従来の一例のブロック図で
ある。 １・・・制御回路、１ａ・・・制御ＬＳＩ、１ｂ・・・
ＥＥＰＲＯＭ、５・・・コントロール回路。
Claims (2)
- （１）複数の制御機能より必要とする制御機能が選択可
能な制御装置において、 前記複数の制御機能のうち必要とする制御機能を動作さ
せるデータが予め記憶された記憶手段と、前記記憶手段
に記憶されたデータに応じて制御機能が選択され、該選
択された制御機能のみを動作させる手段とを具備したこ
とを特徴とする制御装置。 - （２）前記複数の制御機能のうちの一部の制御機能を請
求項（１）記載の前記記憶手段及び前記記憶手段により
選択された制御機能のみを動作させる手段により設定し
、他の一部の制御機能を配線の変更により設定する構成
としたことを特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/633,665 US5293601A (en) | 1989-12-27 | 1990-12-26 | Floppy disk control unit and apparatus having a floppy disk control unit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-150426 | 1989-12-27 | ||
| JP15042689 | 1989-12-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03232155A true JPH03232155A (ja) | 1991-10-16 |
Family
ID=15496674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18556690A Pending JPH03232155A (ja) | 1989-12-27 | 1990-07-13 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03232155A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273460A (ja) * | 1985-09-25 | 1987-04-04 | Casio Comput Co Ltd | デイスク制御装置 |
| JPS6358661A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | フロツピ−デイスクのタイプ識別回路 |
| JPS63276118A (ja) * | 1987-05-07 | 1988-11-14 | Oki Electric Ind Co Ltd | 磁気ディスク装置のアクセス方式 |
| JPH01178164A (ja) * | 1988-01-08 | 1989-07-14 | Nec Eng Ltd | ディスク装置認識システム |
-
1990
- 1990-07-13 JP JP18556690A patent/JPH03232155A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273460A (ja) * | 1985-09-25 | 1987-04-04 | Casio Comput Co Ltd | デイスク制御装置 |
| JPS6358661A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | フロツピ−デイスクのタイプ識別回路 |
| JPS63276118A (ja) * | 1987-05-07 | 1988-11-14 | Oki Electric Ind Co Ltd | 磁気ディスク装置のアクセス方式 |
| JPH01178164A (ja) * | 1988-01-08 | 1989-07-14 | Nec Eng Ltd | ディスク装置認識システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6701508B1 (en) | Method and system for using a graphics user interface for programming an electronic device | |
| US5734872A (en) | CPU interconnect system for a computer | |
| US5848250A (en) | Processor upgrade system for a personal computer | |
| KR100280637B1 (ko) | 고정된플래시롬의데이터갱신이가능한컴퓨터시스템및그제어방법 | |
| US5656959A (en) | Clock synthesizer dual function pin system and method therefor | |
| JP2003338674A (ja) | 電子機器および電子機器の使用方法 | |
| JPH03232155A (ja) | 制御装置 | |
| KR100531095B1 (ko) | 프로그램 가능 콘트롤러를 위한 범용 기능 회로와 범용 유니트 | |
| EP1043662B1 (en) | Apparatus and method for reconfiguring the pin assignments of one or more functional circuits in a microcontroller | |
| US6622245B1 (en) | Firmware field programming interface and module for programming non-volatile memory on a circuit board while isolating the processor from power using expansion bus controller | |
| JPH1185724A (ja) | Ｃｐｕモード切替回路 | |
| JPH08307246A (ja) | 集積回路装置および論理回路の構成方法 | |
| JP3120352B2 (ja) | クロック供給システム、リアルタイムクロックモジュール、動作クロック供給ユニットおよび情報処理装置 | |
| KR20040038599A (ko) | 트랜시버 모듈 | |
| CN221225490U (zh) | 基于SPI协议的多个Flash配置FPGA装置 | |
| CN118372754A (zh) | 域控制器及其配置方法、车辆、程序产品及存储介质 | |
| JP3005518B2 (ja) | フロッピーディスクドライブの機種切替方式 | |
| CN100395816C (zh) | 液晶显示器微处理器的代码共用系统 | |
| EP1494105A1 (en) | Signal processing circuit module in which selection of clock signal is switched by simple means | |
| JP2003271264A (ja) | 携帯端末装置およびベルト構成要素 | |
| JPH1145175A (ja) | Ｃｐｕ装置及びその使用方法 | |
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JP2000311945A (ja) | プログラマブル集積回路装置 | |
| US6370652B1 (en) | Control of I.C.'s having different command protocols via common communication lines from a controlling I.C. on a different circuit board | |
| CN100357857C (zh) | 主机板、电子元件及逻辑操作控制方法 |