JPH03233952A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH03233952A JPH03233952A JP2030240A JP3024090A JPH03233952A JP H03233952 A JPH03233952 A JP H03233952A JP 2030240 A JP2030240 A JP 2030240A JP 3024090 A JP3024090 A JP 3024090A JP H03233952 A JPH03233952 A JP H03233952A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- vdd
- gnd
- product
- testing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体試験装置に関し、特にゲートアレイ用
加速試験装置に関するものである。
加速試験装置に関するものである。
第２図は従来のゲートアレイ用加速試験装置の配線基板
を示す平面図で、図において、１は配線基板、２はＩＣ
ソケット、３は第１のｗｌ源用（以下ＧＮＤと呼ぶ）配
線、４は第２のＮ源用（以下ＶＤＤ ｌ！：呼ぶ）配線
、５ ハＧ Ｎ Ｄ端子、６ハＶＤＤ端子である。
を示す平面図で、図において、１は配線基板、２はＩＣ
ソケット、３は第１のｗｌ源用（以下ＧＮＤと呼ぶ）配
線、４は第２のＮ源用（以下ＶＤＤ ｌ！：呼ぶ）配線
、５ ハＧ Ｎ Ｄ端子、６ハＶＤＤ端子である。
従来のゲートアレイ用加速試験装置の配線基板は以上の
ように構成されていたので、同一パッケージの半導体製
品であ−ても、ＧＮＤピン、ＶＤＤピンの配置が異なる
品種である場合、品種個別の加速試験装置の配線基板を
別途製作しなければならず、このため半導体製品の開発
・製作コストが高くなってしまうという問題点があった
。
ように構成されていたので、同一パッケージの半導体製
品であ−ても、ＧＮＤピン、ＶＤＤピンの配置が異なる
品種である場合、品種個別の加速試験装置の配線基板を
別途製作しなければならず、このため半導体製品の開発
・製作コストが高くなってしまうという問題点があった
。
この発明は上記のような問題点を解決するた力になされ
たもので、同一パッケージの半導体製品は１つ加速試験
装置で、ＧＮＤピン、ＶＤＤピンの配置が如何なる異な
った品種についても試験することができる半導体試験装
置を得ることを目的とする。
たもので、同一パッケージの半導体製品は１つ加速試験
装置で、ＧＮＤピン、ＶＤＤピンの配置が如何なる異な
った品種についても試験することができる半導体試験装
置を得ることを目的とする。
この発明に係る半導体試験装置は、ＩＣソケットの全ピ
ンを配線したＩＣソケット基板に、ＩＣソケットの全ピ
ン配線から各品種のＧＮＤピン及びＶＤＤピンを選択で
きる対応カード基板を付加して接続可能としたものであ
る。
ンを配線したＩＣソケット基板に、ＩＣソケットの全ピ
ン配線から各品種のＧＮＤピン及びＶＤＤピンを選択で
きる対応カード基板を付加して接続可能としたものであ
る。
この発明におけるゲートアレイ用加速試験装置は、ＧＮ
Ｄピン及びＶＤＤピンを各品種ごとに対応選択できるカ
ード基板を用いることによって、同一パッケージにおい
ては１つのＩＣソケット基板で加速試験をすることがで
きる。
Ｄピン及びＶＤＤピンを各品種ごとに対応選択できるカ
ード基板を用いることによって、同一パッケージにおい
ては１つのＩＣソケット基板で加速試験をすることがで
きる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例を示すゲートアレイ用加速
試験装置の配線基板と品種対応カード基板の平面図であ
る。図中符号１．２は前記従来いものと同一であるので
説明を省略する。
試験装置の配線基板と品種対応カード基板の平面図であ
る。図中符号１．２は前記従来いものと同一であるので
説明を省略する。
なお、前記従来のものとの相違点は、２のＩＣソケット
の全ピン配線７を配線基板１に配線し、その終端をソケ
ット端子８に接続したＩＣソケット配線基板と、各品種
ごとにＧＮＤ配線及びＶＤＤ配線を選択した品種対応カ
ード基板９を付加したことである。品種対応カード基板
９はＩＣソケット配線基板１のソケット端子８に接続で
きる端子１０が備えられており、ソケット端子８の中の
ＧＮＤ端子、ＶＤＤ端子に対応する端子１０から、それ
ぞれＧＮＤ配線３及びＶＤＤ配線４を配線し、ＧＮＤ端
子５、ＶＤＤ端子６に接続しである。
の全ピン配線７を配線基板１に配線し、その終端をソケ
ット端子８に接続したＩＣソケット配線基板と、各品種
ごとにＧＮＤ配線及びＶＤＤ配線を選択した品種対応カ
ード基板９を付加したことである。品種対応カード基板
９はＩＣソケット配線基板１のソケット端子８に接続で
きる端子１０が備えられており、ソケット端子８の中の
ＧＮＤ端子、ＶＤＤ端子に対応する端子１０から、それ
ぞれＧＮＤ配線３及びＶＤＤ配線４を配線し、ＧＮＤ端
子５、ＶＤＤ端子６に接続しである。
以上のように本実施例では、配線基板ｌに、品種対応カ
ード基板９を接続することによって、加速試験装置を構
成し、ＧＮＤピン、ＶＤＤピンの配置の異なる品種に対
して、それぞれ品種対応カード基板９を別途設けること
によ。で、同一パッケージの半導体製品は１つの配線基
板で加速試験をすることができる。このことによって加
速試験装置の２１１作コストの低減ができ、ゲートアレ
イノ多品種である場合には、より大きな効果が得られる
。
ード基板９を接続することによって、加速試験装置を構
成し、ＧＮＤピン、ＶＤＤピンの配置の異なる品種に対
して、それぞれ品種対応カード基板９を別途設けること
によ。で、同一パッケージの半導体製品は１つの配線基
板で加速試験をすることができる。このことによって加
速試験装置の２１１作コストの低減ができ、ゲートアレ
イノ多品種である場合には、より大きな効果が得られる
。
以上０ようにこの発明によれば、ＩＣソケット配線基板
１個と、各ＧＮＤピン及びＶＤＤピン配置に対応する品
種対応カードをそれぞれ設けて接続することｌζよって
、ＩＣソケット配線基板１個を同一パッケージの半導体
製８全ての加速試験装置として使用することができるの
で、Ｉソケット配線基板の製作を含む加速試験装置の製
作コストを低減することができる。
１個と、各ＧＮＤピン及びＶＤＤピン配置に対応する品
種対応カードをそれぞれ設けて接続することｌζよって
、ＩＣソケット配線基板１個を同一パッケージの半導体
製８全ての加速試験装置として使用することができるの
で、Ｉソケット配線基板の製作を含む加速試験装置の製
作コストを低減することができる。
第１図はこの発明い一実施例による加速試験装置の配線
基板と品種対応カード基板の平面図、第２図は従来の加
速試験装置の配線基板の平面図である。 図において１は配線基板、２はＩＣソケット、７は全ピ
ン配線、９は品種対応カード基板を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
基板と品種対応カード基板の平面図、第２図は従来の加
速試験装置の配線基板の平面図である。 図において１は配線基板、２はＩＣソケット、７は全ピ
ン配線、９は品種対応カード基板を示す。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- ＩＣソケットを全ピン配線してそれぞれ端子を設けた配
線基板と、この配線基板に接続でき全ピン端子から第１
の電源用端子及び第２の電源用端子を選択した品種対応
カード基板とで構成され、上記第１の電源端子及び第２
の電源端子の配置が異なる複数個の品種対応カード基板
と、上記品種対応カード基板をそれぞれ選択して上記配
線基板と接続することによって、同一パッケージの半導
体製品の加速試験を１個の配線基板で行なうことを特徴
とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030240A JPH03233952A (ja) | 1990-02-08 | 1990-02-08 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030240A JPH03233952A (ja) | 1990-02-08 | 1990-02-08 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03233952A true JPH03233952A (ja) | 1991-10-17 |
Family
ID=12298188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030240A Pending JPH03233952A (ja) | 1990-02-08 | 1990-02-08 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03233952A (ja) |
-
1990
- 1990-02-08 JP JP2030240A patent/JPH03233952A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192575B1 (ko) | 유니버셜 번-인 보오드 | |
| US7627796B2 (en) | Testing method for permanent electrical removal of an integrated circuit output | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| JPS62145764A (ja) | 半導体集積回路 | |
| KR100216992B1 (ko) | 복수의 전원배선이 형성된 검사용 기판 | |
| JPH11163259A (ja) | 半導体装置 | |
| JPS6379337A (ja) | 半導体基板 | |
| KR0172397B1 (ko) | 멀티패키지 테스트용 로드 보더 | |
| JPH0344580A (ja) | 半導体装置用バイアステスト基板 | |
| JPH01277949A (ja) | メモリ試験方式 | |
| KR0182507B1 (ko) | 신호 교환 기판 | |
| JP3067849U (ja) | Ｉｃテスト用基板装置 | |
| JPS5839424Y2 (ja) | テスト用プリント板 | |
| JPH0545411A (ja) | バーンインボード | |
| KR100439832B1 (ko) | 반도체집적회로검사장치 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JPS60113165A (ja) | 半導体素子のバ−ンイン装置 | |
| JPH0357238A (ja) | プローブ・カード | |
| KR200166710Y1 (ko) | Cob 형 반도체 칩의 번-인 보드 | |
| KR20020073815A (ko) | 팩키지 타입에 호환성을 갖는 테스트 보드 | |
| JPH0394441A (ja) | 半導体集積回路 | |
| JPH0474450A (ja) | 半導体集積回路のテスト方法およびテスト治具 | |
| JPH01239950A (ja) | 半導体ウエハ | |
| KR20040092537A (ko) | 반도체 칩 검사용 테이프 배선 기판 | |
| JPS63307764A (ja) | Ｉｃソケツト |