JPH03234113A - チャタリング除去回路 - Google Patents

チャタリング除去回路

Info

Publication number
JPH03234113A
JPH03234113A JP2030261A JP3026190A JPH03234113A JP H03234113 A JPH03234113 A JP H03234113A JP 2030261 A JP2030261 A JP 2030261A JP 3026190 A JP3026190 A JP 3026190A JP H03234113 A JPH03234113 A JP H03234113A
Authority
JP
Japan
Prior art keywords
signal
chattering
level
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2030261A
Other languages
English (en)
Inventor
Shinichi Kosuda
小須田 伸一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2030261A priority Critical patent/JPH03234113A/ja
Publication of JPH03234113A publication Critical patent/JPH03234113A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、接点スイッチを経由した信号などチャタリ
ングを含む(8号からチャタリングを除去するための電
子回路番こ関する。
〔従来の技術〕
従来のチャタリング除去回路として第3図に示すような
ものがあった。この図は、「特公平l−19295号公
報」に示されたもので、図において(1)は信号入力端
子、(2)はクロック入力端子、(4)はDタイプ−フ
リップ・フロップにより構成した記憶手段、(5)は信
号出力端子である。
次に従来例の動作について第3図の動作タイミングチャ
ートの一例である第4図、第5図を用いて説明する。
信号入力端子(1)から入力されるチャタリングを含ん
だ信号(a)は、Dタイブーフリップ・フロップ(4)
のD入力端子に、また、クロック入力端子(2)から入
力されるクロック信号(′b)は、Dタイブーフリップ
・フロップ(4)のT入力端子に入力される。Dタイプ
−フリップ・フリップ(4)では、クロック信号(b)
の立上りチャタリングを含んだ入力信号(a)をとりこ
み、チャタリングを除去された信号(纏)をQ出力端子
より出力する。
〔発明が解決しようとする課題〕
従来のチャタリング除去回路は以上のように構成されて
いたため、第5図のT5.T6に示すように、信号入力
端子(1)から入力されるチャタリングを含む信号(a
)のチャタリング継続時間がクロック信号(b)の1周
期以上続いた場合、2回以上の信号であるかのように誤
認してしまうという欠点があった。
コノ発明は上記のような問題点を解決するためになされ
たもので、チャタリングを含む信号軸)のチャタリング
継続時間がクロック信号(b)の1周期より長い場合に
も1回の信号として認識できるチャタリング除去回路を
提供することシこある。
〔課題を解決するための手段〕
この発明に係るチャタリング除去回路は、チャタリング
を含む(N号値)によりセットされクロック信号(b)
の数を計数し所定数に達した場合に制御信号(C)を出
力するカウンタ手段(3)を付加することにより上記問
題点を解決したものである。
〔作用〕
この発明におけるカウンタ手段(3)はチャタリングを
含んだ入力信号(a)のチャタリングがなくなってから
、一定時間、記憶回路(4)の出力を保持するように動
作する。
〔実施例〕
第1図はこの発明の一実施例を示すチャタリング除去回
路であり、図におい”l)は信号入力端子、(2)はク
ロック入力端子、(3)はチャタリングを含む入力信号
(a) jこよりリセットされ、クロック信号(b)の
数を計数し所定数に達した場合に制御信号(c)を出力
するカウンタ手段、(4)はチャタリングを含む入力信
号(a)とカウンタ手段(3)からの制御信号(6))
こより制御される記憶手段で本実施例ではセット・リセ
ット型フリップ・フロップを用いる。(5)はチャタリ
ングを除去された信号(d)を出力する信号出力端子で
ある。
次に、第1図及び第1図の動作タイミングチャートであ
る第2図を用いて動作Iこついて説明する。
第1図において信号入力端子(1)からのチャタリング
を含む信号軸)が(IL”レベルから“H″レベル変化
すると、カウンタ手段(3)はリセットされ制御信号C
−>を出力している場合にはこれを停止する。
また、これと開時に記憶手段(4)がセットされるため
記憶手段(4)の出力端子Qから出力される信8(d)
は“L”レベルから″H″レベルに変化する。
チャタリングを含む信号(a)が“L″レベルら“■”
レベルに変化する際チャタリングを含んでいる間(第2
図Tl)は、チャタリングを含む信号(a)が“H″レ
ベルなる度にカウンタ手段(3)はリセットされるため
、カウンタ手段(3)からは記憶手段(番)をリセット
する制御信号(6)は出力されない。また、チャタリン
グを含む信号(a)が安定約1と“H”レベルとなっ゛
〔いる間(第2図T2)も、記憶手段(4)はセット、
また、カウンタ手段(3)はリセットされ続けるため、
信号出力端子(6)から出力される記憶手段(4)の出
力端子Qから出力される信号(d)は“H″レベルまま
保持される。
次−こ、信号入力端子(1)からのチャタリングを含む
信号(a)が“H″レベルら“L”レベルに変化する場
合の動作につい・〔説明する。
信号入力端子(1)からのチャタリングを含む信号(a
)、5j 41 H”レベルからL”レベルに変化して
も1チヤタリングを含んでいる間(第2図T3)はチャ
タリングを含む信号(a)が“H”レベルになる度に記
憶手段(4)はセット、カウンタ手段(3)はリセット
されるため信号出力端子(5)から出力される記憶手段
(0の出力端子Qからの出力(d)は“E”レベルのま
ま保持される。チャタリングを含む信号(a)にチャタ
リングがなくなりL”レベルに安定すると(第2図T4
)、カウンタ手段(3)がクロック入力端子(2)から
のクロック信号□□□)の計数を開始し、所定数(第2
図では4クロツク)尾達すると制御信号り0)を出力し
記憶手段(4)をリセットする。これにょ口、記憶手段
(4)の出力端子Qから出力される信号(d)は−H″
レベルら“L″レベル変化し信号出力端子(5)から出
力される。以上の動作によりチャタリングを含む信号(
a)のチャタリング継続時間が長い場合にも信号出力端
子(5)からはチャタリングによる影響が除去された信
号が出力される仁とになる。
〔発明の効果〕
以上のよう番ここの発明槌よれば、チャタリングを含む
信号によりリセットすることにより、チャタリングを含
む信号が“L”レベルに安定し′〔いる場合にのみクロ
ック信号を計数する動作をカウンタ手段に行わせる構成
としたため、チャタリングを含む信号のチャタリング継
続時間がクロック信号の1周期以上継続した場合にも1
回の情報と認識できるチャタリング除去回路を得ること
ができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すチャタリング除去回
路の回路図、第2図は第1図の動作を表すタイミングチ
ャートである。 また、第3図は従来のチャタリング除去!g]F@の回
路図、第4図および第5図は第3図の動作を表すタイミ
ングチーヤードである。 (1)は信号入力端子、(2)はクロック入力端子、(
3)はカウンタ手段、(1)は記憶手段、(5)は信号
出力端子である。また、第2図、第4図、第5図中の(
a)〜(d)は、第1図、第3図中の同一符号の動作波
形を示す。 なお、図中、同一符号は、同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 チャタリングを含む入力信号によりセットされ、クロッ
    ク信号を計数し所定数に達した場合に制御信号を出力す
    るカウンタ手段と、 前記チャタリングを含む入力信号と前記カウンタ手段か
    らの制御信号により制御される記憶手段とからなり、 前記チャタリングを含む入力信号のレベルが安定した場
    合にのみ前記カウンタ手段にクロック信号の計数を行な
    わせることにより前記記憶手段の出力からチッタリング
    を除去された信号を得ることを特徴とするチャタリング
    除去回路。
JP2030261A 1990-02-08 1990-02-08 チャタリング除去回路 Pending JPH03234113A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2030261A JPH03234113A (ja) 1990-02-08 1990-02-08 チャタリング除去回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2030261A JPH03234113A (ja) 1990-02-08 1990-02-08 チャタリング除去回路

Publications (1)

Publication Number Publication Date
JPH03234113A true JPH03234113A (ja) 1991-10-18

Family

ID=12298762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2030261A Pending JPH03234113A (ja) 1990-02-08 1990-02-08 チャタリング除去回路

Country Status (1)

Country Link
JP (1) JPH03234113A (ja)

Similar Documents

Publication Publication Date Title
EP0264986A1 (en) Apparatus for reproducing a PCM modulated signal, comprising a muting circuit
US4453157A (en) Bi-phase space code data signal reproducing circuit
JPS62276925A (ja) デジタル計数回路
JPS6316711A (ja) タイミング装置
US4164712A (en) Continuous counting system
JP2956309B2 (ja) 信号受信回路
JP2679471B2 (ja) クロック切替回路
JPH03267811A (ja) チャタリング除去回路
SU1401479A1 (ru) Многофункциональный преобразователь
SU613326A1 (ru) Устройство дл обработки цифровых данных
JPH0543544Y2 (ja)
JP2686582B2 (ja) 任意波形発生器
SU1195380A1 (ru) Устройство для воспроизведения цифровой информации с носителя магнитной записи;
JP2638337B2 (ja) エラーカウンタ回路
JP3247561B2 (ja) 垂直ブランキングパルス発生装置
SU1298899A1 (ru) Программируемый делитель частоты
JPH0419564B2 (ja)
SU1401586A1 (ru) Устройство дл контрол импульсных последовательностей
SU1401481A1 (ru) Интерпол тор
JPH02206085A (ja) データ設定回路
SU1173533A1 (ru) Устройство подавлени помех в цифровом сигнале
JPH0537360A (ja) 計数装置
SU1220007A1 (ru) Перемножающее устройство
SU961999A1 (ru) Узел преобразовани информации дл наборных автоматов
JP2648958B2 (ja) パルス挿入回路