JPH0537360A - 計数装置 - Google Patents
計数装置Info
- Publication number
- JPH0537360A JPH0537360A JP18222791A JP18222791A JPH0537360A JP H0537360 A JPH0537360 A JP H0537360A JP 18222791 A JP18222791 A JP 18222791A JP 18222791 A JP18222791 A JP 18222791A JP H0537360 A JPH0537360 A JP H0537360A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- initial value
- output
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
(57)【要約】
【目的】 装置内の計数器１がその計数値として初期値
を発生したことを検出する初期値検出回路２を有する計
数装置に関し、計数器１に実際に初期値が設定された時
点から初期値検出信号が出力される時点までの遅延をな
るべく小さくし、併せて初期値検出信号にヒゲパルスが
発生しない計数装置の提供を目的とする。 【構成】 初期化信号IZ及び初期値信号IVが与えられた
場合に初期値信号IVにより指定されている値が初期値と
して設定され、爾後は計数対象の信号ROの値の変化タイ
ミングを計数して計数値信号CCとして出力する計数器１
と、初期化信号IZを計数対象の信号ROの値の変化タイミ
ングでラッチすることにより、計数器１に初期値が設定
されたことを検出する初期値検出回路２とを備えてい
る。
を発生したことを検出する初期値検出回路２を有する計
数装置に関し、計数器１に実際に初期値が設定された時
点から初期値検出信号が出力される時点までの遅延をな
るべく小さくし、併せて初期値検出信号にヒゲパルスが
発生しない計数装置の提供を目的とする。 【構成】 初期化信号IZ及び初期値信号IVが与えられた
場合に初期値信号IVにより指定されている値が初期値と
して設定され、爾後は計数対象の信号ROの値の変化タイ
ミングを計数して計数値信号CCとして出力する計数器１
と、初期化信号IZを計数対象の信号ROの値の変化タイミ
ングでラッチすることにより、計数器１に初期値が設定
されたことを検出する初期値検出回路２とを備えてい
る。
Description
【０００１】
【産業上の利用分野】本発明は計数装置に関し、更に詳
述すれば、装置内の計数器がその計数値として初期値を
発生したことを容易に検出し得る計数装置に関する。
述すれば、装置内の計数器がその計数値として初期値を
発生したことを容易に検出し得る計数装置に関する。
【０００２】
【従来の技術】図１は従来の一般的な計数装置の構成を
示すブロック図である。
示すブロック図である。
【０００３】図１において、参照符号１は計数器（カウ
ンタ）を示している。この計数器１には、入力端子11か
らｎ＋１ビットの初期値信号IV(C0〜Cn) が、入力端子1
2から初期化信号IZが、入力端子13から動作制御信号OC
が、更に入力端子14から基準動作信号ROがそれぞれ入力
される。
ンタ）を示している。この計数器１には、入力端子11か
らｎ＋１ビットの初期値信号IV(C0〜Cn) が、入力端子1
2から初期化信号IZが、入力端子13から動作制御信号OC
が、更に入力端子14から基準動作信号ROがそれぞれ入力
される。
【０００４】入力端子14から入力される基準動作信号RO
は、一定の時間間隔で”１”と”０”とに変化するクロ
ック信号である。入力端子11から入力されるｎ＋１ビッ
トの初期値信号IV (C0〜Cn) は、計数器１に計数値の初
期値として所定の値を設定するための信号であり、それ
ぞれのビットC0〜Cnが所定の値、たとえば全て”０”に
設定されている。そして、計数器１はこの初期値信号IV
(C0〜Cn) の値から計数を開始し、基準動作信号ROの”
０”から”１”への変化、または”１”から”０”への
変化を計数し、ｎ＋１ビットの計数値信号CC (C0〜Cn)
として出力する。入力端子12から入力される初期化信号
IZは、計数器１に上述の初期値信号IV (C0〜Cn) を取り
込ませてその計数値を初期化させる。入力端子13から入
力される動作制御信号OCは、計数器１の動作を停止させ
るための信号である。
は、一定の時間間隔で”１”と”０”とに変化するクロ
ック信号である。入力端子11から入力されるｎ＋１ビッ
トの初期値信号IV (C0〜Cn) は、計数器１に計数値の初
期値として所定の値を設定するための信号であり、それ
ぞれのビットC0〜Cnが所定の値、たとえば全て”０”に
設定されている。そして、計数器１はこの初期値信号IV
(C0〜Cn) の値から計数を開始し、基準動作信号ROの”
０”から”１”への変化、または”１”から”０”への
変化を計数し、ｎ＋１ビットの計数値信号CC (C0〜Cn)
として出力する。入力端子12から入力される初期化信号
IZは、計数器１に上述の初期値信号IV (C0〜Cn) を取り
込ませてその計数値を初期化させる。入力端子13から入
力される動作制御信号OCは、計数器１の動作を停止させ
るための信号である。
【０００５】また、計数器１からは上述の如く出力端子
21へ計数値信号CC (C0〜Cn) が出力されており、この計
数値信号CC (C0〜Cn) は初期値検出回路２へも出力され
ている。
21へ計数値信号CC (C0〜Cn) が出力されており、この計
数値信号CC (C0〜Cn) は初期値検出回路２へも出力され
ている。
【０００６】初期値検出回路２は、具体的にはデコーダ
にて構成されており、計数器１から出力されて与えられ
る計数値信号CC (C0〜Cn) のｎ＋１ビットの値をデコー
ドしてそれが初期値信号IV (C0〜Cn)により設定されて
いる初期値と一致するか否かを判定し、一致すれば計数
器１には初期値が設定されたということを検出し、初期
値検出信号IDを記憶回路３へ出力する。
にて構成されており、計数器１から出力されて与えられ
る計数値信号CC (C0〜Cn) のｎ＋１ビットの値をデコー
ドしてそれが初期値信号IV (C0〜Cn)により設定されて
いる初期値と一致するか否かを判定し、一致すれば計数
器１には初期値が設定されたということを検出し、初期
値検出信号IDを記憶回路３へ出力する。
【０００７】記憶回路３は、具体的にはフリップフロッ
プにて構成されており、上述の初期値検出回路２が出力
する初期値検出信号IDと共に前述の入力端子14へ入力さ
れている基準動作信号ROも与えられている。従って、記
憶回路３は計数器１から初期値検出信号IDが与えられた
場合にそれを基準動作信号ROに同期してラッチし、出力
端子22へ出力する。
プにて構成されており、上述の初期値検出回路２が出力
する初期値検出信号IDと共に前述の入力端子14へ入力さ
れている基準動作信号ROも与えられている。従って、記
憶回路３は計数器１から初期値検出信号IDが与えられた
場合にそれを基準動作信号ROに同期してラッチし、出力
端子22へ出力する。
【０００８】このような従来の計数装置の動作につい
て、図２のタイミングチャートを参照して説明する。
て、図２のタイミングチャートを参照して説明する。
【０００９】まず、図２(c) に示されているローアクテ
ィブの初期化信号IZが”１”から”０”に転じてアクテ
ィブになると、図２(b) に示されている初期値信号IVの
各ビットC0〜Cnが計数器１に計数値として取込まれ、こ
れがそのまま図２(e) に示されている計数値信号CC (C0
〜Cn) として出力端子21へ出力される。
ィブの初期化信号IZが”１”から”０”に転じてアクテ
ィブになると、図２(b) に示されている初期値信号IVの
各ビットC0〜Cnが計数器１に計数値として取込まれ、こ
れがそのまま図２(e) に示されている計数値信号CC (C0
〜Cn) として出力端子21へ出力される。
【００１０】この後、図２(a) に示されている基準動作
信号ROが”０”から”１”に変化する都度、計数器１は
それを計数し、出力端子21へ出力している計数値信号CC
(C0〜Cn) を”１”ずつインクリメントする。
信号ROが”０”から”１”に変化する都度、計数器１は
それを計数し、出力端子21へ出力している計数値信号CC
(C0〜Cn) を”１”ずつインクリメントする。
【００１１】一方、前述の如く、計数器１から出力され
る計数値信号CC(C0〜Cn) は初期値検出回路２にも与え
られている。初期値検出回路２では、入力される計数値
信号CC (C0〜Cn) の値をデコードし、それが初期値信号
IVとして設定されている値と一致していれば、出力端子
22へ出力している図２(f) に示されているように初期値
検出信号IDを”１”から”０”に変化させる。この初期
値検出回路２の動作はたとえば、初期値信号IV (C0〜C
n) の各ビットの値が全て”０”である場合には、計数
値信号CC (C0〜Cn) の全ビットの論理和をとった信号を
初期値検出信号IDとして出力することで実現される。
る計数値信号CC(C0〜Cn) は初期値検出回路２にも与え
られている。初期値検出回路２では、入力される計数値
信号CC (C0〜Cn) の値をデコードし、それが初期値信号
IVとして設定されている値と一致していれば、出力端子
22へ出力している図２(f) に示されているように初期値
検出信号IDを”１”から”０”に変化させる。この初期
値検出回路２の動作はたとえば、初期値信号IV (C0〜C
n) の各ビットの値が全て”０”である場合には、計数
値信号CC (C0〜Cn) の全ビットの論理和をとった信号を
初期値検出信号IDとして出力することで実現される。
【００１２】ところで、初期値検出回路２の出力である
初期値検出信号IDには基準動作信号ROの”０”から”
１”への変化に同期して図２(f) に示されているような
所謂ヒゲパルスが発生する。このようなヒゲパルスを含
む初期値検出信号IDをそのまま他の回路装置にタイミン
グ信号あるいは制御信号として与えた場合には種々の悪
影響が惹起される可能性がある。このため、初期値検出
信号IDは基準動作信号ROをクロックとして動作するフリ
ップフロップを利用した記憶回路３にラッチした上で出
力端子22へ出力される。
初期値検出信号IDには基準動作信号ROの”０”から”
１”への変化に同期して図２(f) に示されているような
所謂ヒゲパルスが発生する。このようなヒゲパルスを含
む初期値検出信号IDをそのまま他の回路装置にタイミン
グ信号あるいは制御信号として与えた場合には種々の悪
影響が惹起される可能性がある。このため、初期値検出
信号IDは基準動作信号ROをクロックとして動作するフリ
ップフロップを利用した記憶回路３にラッチした上で出
力端子22へ出力される。
【００１３】なお、図２(d) に示されている動作制御信
号OCはその”１”または”０”の状態に応じて計数器１
の計数動作を停止させることが出来る。
号OCはその”１”または”０”の状態に応じて計数器１
の計数動作を停止させることが出来る。
【００１４】
【発明が解決しようとする課題】ところで、上述のよう
に構成され、動作する従来の計数装置では、計数器１の
計数値信号CC (C0〜Cn) を初期値検出回路２で検出する
ため、図２のタイミングチャートには現れていないが実
際には初期値検出信号IDが出力されるまでに、具体的に
は図２(f) に示されている”１”から”０”に変化する
タイミングが遅延するという問題がある。また、初期値
検出回路２から出力される初期値検出信号IDには図２
(f) に示されているように、基準動作信号ROに同期して
ヒゲパルスが発生するため、これを除去する目的でフリ
ップフロップ等を余分に付加する必要がある。
に構成され、動作する従来の計数装置では、計数器１の
計数値信号CC (C0〜Cn) を初期値検出回路２で検出する
ため、図２のタイミングチャートには現れていないが実
際には初期値検出信号IDが出力されるまでに、具体的に
は図２(f) に示されている”１”から”０”に変化する
タイミングが遅延するという問題がある。また、初期値
検出回路２から出力される初期値検出信号IDには図２
(f) に示されているように、基準動作信号ROに同期して
ヒゲパルスが発生するため、これを除去する目的でフリ
ップフロップ等を余分に付加する必要がある。
【００１５】本発明はこのような事情に鑑みてなされた
ものであり、計数器に実際に初期値が設定された時点か
ら初期値検出信号が出力される時点までの遅延をなるべ
く小さくし、併せて初期値検出信号にヒゲパルスが発生
せず、従ってヒゲパルスを除去するための余分な回路装
置を必要としない計数装置の提供を目的とする。
ものであり、計数器に実際に初期値が設定された時点か
ら初期値検出信号が出力される時点までの遅延をなるべ
く小さくし、併せて初期値検出信号にヒゲパルスが発生
せず、従ってヒゲパルスを除去するための余分な回路装
置を必要としない計数装置の提供を目的とする。
【００１６】
【課題を解決するための手段】図３は本発明の計数装置
の原理構成を示すブロック図である。
の原理構成を示すブロック図である。
【００１７】図３において、参照符号１は計数器（カウ
ンタ）を示している。この計数器１には、入力端子11か
らｎ＋１ビットの初期値信号IV(C0〜Cn) が、入力端子1
2から初期化信号IZが、入力端子13から動作制御信号OC
が、更に入力端子14から基準動作信号ROがそれぞれ入力
される。
ンタ）を示している。この計数器１には、入力端子11か
らｎ＋１ビットの初期値信号IV(C0〜Cn) が、入力端子1
2から初期化信号IZが、入力端子13から動作制御信号OC
が、更に入力端子14から基準動作信号ROがそれぞれ入力
される。
【００１８】入力端子14から入力される基準動作信号RO
は、一定の時間間隔で”１”と”０”とに変化するクロ
ック信号である。入力端子11から入力されるｎ＋１ビッ
トの初期値信号IV (C0〜Cn) は、計数器１に計数値の初
期値として所定の値を設定するための信号であり、それ
ぞれのビットC0〜Cnが所定の値、たとえば全て”０”に
設定されている。そして、計数器１はこの初期値信号IV
(C0〜Cn) の値から計数を開始し、基準動作信号ROの”
０”から”１”への変化、または”１”から”０”への
変化を計数し、ｎ＋１ビットの計数値信号CC (C0〜Cn)
として出力端子22へ出力する。入力端子12から入力され
る初期化信号IZは、計数器１に上述の初期値信号IV (C0
〜Cn) を取り込ませてその計数値を初期化させる。入力
端子13から入力される動作制御信号OCは、計数器１の動
作を停止させるための信号である。
は、一定の時間間隔で”１”と”０”とに変化するクロ
ック信号である。入力端子11から入力されるｎ＋１ビッ
トの初期値信号IV (C0〜Cn) は、計数器１に計数値の初
期値として所定の値を設定するための信号であり、それ
ぞれのビットC0〜Cnが所定の値、たとえば全て”０”に
設定されている。そして、計数器１はこの初期値信号IV
(C0〜Cn) の値から計数を開始し、基準動作信号ROの”
０”から”１”への変化、または”１”から”０”への
変化を計数し、ｎ＋１ビットの計数値信号CC (C0〜Cn)
として出力端子22へ出力する。入力端子12から入力され
る初期化信号IZは、計数器１に上述の初期値信号IV (C0
〜Cn) を取り込ませてその計数値を初期化させる。入力
端子13から入力される動作制御信号OCは、計数器１の動
作を停止させるための信号である。
【００１９】参照符号２は初期値検出回路であり、上述
の入力端子12, 13及び14からそれぞれ入力される初期化
信号IZ, 動作制御信号OC及び基準動作信号ROが与えられ
ている。
の入力端子12, 13及び14からそれぞれ入力される初期化
信号IZ, 動作制御信号OC及び基準動作信号ROが与えられ
ている。
【００２０】
【作用】このような本発明の計数装置の原理構成の動作
について、図４のタイミングチャートを参照して説明す
る。
について、図４のタイミングチャートを参照して説明す
る。
【００２１】まず、図４(c) に示されているローアクテ
ィブの初期化信号IZが”１”から”０”に転じてアクテ
ィブになると、図４(b) に示されている初期値信号IVの
各ビットC0〜Cnが計数器１に計数値として取込まれ、こ
れがそのまま図４(e) に示されている計数値信号CC (C0
〜Cn) として出力端子21へ出力される。
ィブの初期化信号IZが”１”から”０”に転じてアクテ
ィブになると、図４(b) に示されている初期値信号IVの
各ビットC0〜Cnが計数器１に計数値として取込まれ、こ
れがそのまま図４(e) に示されている計数値信号CC (C0
〜Cn) として出力端子21へ出力される。
【００２２】この後、図４(a) に示されている基準動作
信号ROが”０”から”１”に変化する都度、計数器１は
それを計数して計数値信号CC (C0〜Cn) を”１”ずつイ
ンクリメントする。
信号ROが”０”から”１”に変化する都度、計数器１は
それを計数して計数値信号CC (C0〜Cn) を”１”ずつイ
ンクリメントする。
【００２３】一方、上述の如く、初期値検出回路２に
は、初期化信号IZ, 動作制御信号OC及び基準動作信号RO
が与えられている。初期値検出回路２では、入力される
初期化信号IZ、より具体的には図４(c) に示されている
初期化信号IZの”１”から”０”への変化を基準動作信
号ROのタイミングに合わせて取込み、初期値検出信号ID
として出力端子22へ出力する。具体的には、初期値検出
回路２は出力端子22へ出力している初期値検出信号IDを
図４(f) に示されているように”１”から”０”に変化
させる。この初期値検出回路２から出力される初期値検
出信号IDは、初期化信号IZが”０”から”１”へ変化し
てノンアクティブになった場合にも、図４(d) に示され
ている動作制御信号OCがアクティブ、即ち”０”である
場合はその”０”状態を維持する。
は、初期化信号IZ, 動作制御信号OC及び基準動作信号RO
が与えられている。初期値検出回路２では、入力される
初期化信号IZ、より具体的には図４(c) に示されている
初期化信号IZの”１”から”０”への変化を基準動作信
号ROのタイミングに合わせて取込み、初期値検出信号ID
として出力端子22へ出力する。具体的には、初期値検出
回路２は出力端子22へ出力している初期値検出信号IDを
図４(f) に示されているように”１”から”０”に変化
させる。この初期値検出回路２から出力される初期値検
出信号IDは、初期化信号IZが”０”から”１”へ変化し
てノンアクティブになった場合にも、図４(d) に示され
ている動作制御信号OCがアクティブ、即ち”０”である
場合はその”０”状態を維持する。
【００２４】本発明の計数装置では、このような動作に
より、計数器１の計数値信号CC (C0〜Cn) が初期値信号
IV (C0〜Cn)と等しい場合にのみ初期値検出信号IDが出
力端子22へ出力される。
より、計数器１の計数値信号CC (C0〜Cn) が初期値信号
IV (C0〜Cn)と等しい場合にのみ初期値検出信号IDが出
力端子22へ出力される。
【００２５】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。
いて詳述する。
【００２６】図５は本発明に係る計数装置の実施例の構
成を示すブロック図であり、本発明の計数装置を２進14
桁の計数が可能に構成した例が示されている。
成を示すブロック図であり、本発明の計数装置を２進14
桁の計数が可能に構成した例が示されている。
【００２７】なお、本発明の計数装置の図５に示されて
いる実施例は、２進14桁の計数器１を４個と、初期値検
出回路２を１個とで構成されているが、図５には計数器
１は１個のみを示してある。また、初期値検出回路２
は、記憶回路20と、 OR(論理和）回路５及びAND(論理
積) 回路６等で構成されている。
いる実施例は、２進14桁の計数器１を４個と、初期値検
出回路２を１個とで構成されているが、図５には計数器
１は１個のみを示してある。また、初期値検出回路２
は、記憶回路20と、 OR(論理和）回路５及びAND(論理
積) 回路６等で構成されている。
【００２８】計数器１には、入力端子11から14ビットの
初期値信号IV(C0 〜C13)が、入力端子12から初期化信号
IZが、入力端子13から動作制御信号OCが、更に入力端子
14から基準動作信号ROがそれぞれ入力される。
初期値信号IV(C0 〜C13)が、入力端子12から初期化信号
IZが、入力端子13から動作制御信号OCが、更に入力端子
14から基準動作信号ROがそれぞれ入力される。
【００２９】入力端子14から入力される基準動作信号RO
は、一定の時間間隔で”１”と”０”とに変化するクロ
ック信号である。入力端子11から入力される14ビットの
初期値信号IV(C0 〜C13)は、計数器１に計数値の初期値
として所定の値を設定するための信号であり、それぞれ
のビットC0〜Cnが所定の値、たとえば全て”０”に設定
されている。そして、計数器１はこの初期値信号IV (C0
〜C13)の値から計数を開始し、基準動作信号ROの”０”
から”１”への変化、または”１”から”０”への変化
を計数し、計数値信号CC (C0〜C13)として出力する。入
力端子12から入力される初期化信号IZは、計数器１に上
述の初期値信号IV (C0〜C13)を取り込ませてその計数値
を初期化させる。入力端子13から入力される動作制御信
号OCは、計数器１の動作を停止させるための信号であ
る。
は、一定の時間間隔で”１”と”０”とに変化するクロ
ック信号である。入力端子11から入力される14ビットの
初期値信号IV(C0 〜C13)は、計数器１に計数値の初期値
として所定の値を設定するための信号であり、それぞれ
のビットC0〜Cnが所定の値、たとえば全て”０”に設定
されている。そして、計数器１はこの初期値信号IV (C0
〜C13)の値から計数を開始し、基準動作信号ROの”０”
から”１”への変化、または”１”から”０”への変化
を計数し、計数値信号CC (C0〜C13)として出力する。入
力端子12から入力される初期化信号IZは、計数器１に上
述の初期値信号IV (C0〜C13)を取り込ませてその計数値
を初期化させる。入力端子13から入力される動作制御信
号OCは、計数器１の動作を停止させるための信号であ
る。
【００３０】また、計数器１からは出力端子21へ14ビッ
トの計数値信号CC (C0〜C13)が出力されている。
トの計数値信号CC (C0〜C13)が出力されている。
【００３１】初期値検出回路２には、上述の入力端子1
2, 13及び14からそれぞれ入力される初期化信号IZ, 動
作制御信号OC及び基準動作信号ROが入力されている。
2, 13及び14からそれぞれ入力される初期化信号IZ, 動
作制御信号OC及び基準動作信号ROが入力されている。
【００３２】より具体的には、入力端子13から入力され
る動作制御信号OCはOR回路５の一方の入力端子に入力さ
れており、このOR回路５の他方の入力端子には記憶回路
20の出力である初期値検出信号IDが入力されている。そ
して、このOR回路５の出力信号S1は AND回路６の一方の
入力端子に入力されており、この AND回路６の他方の入
力端子には入力端子12から入力される初期化信号IZが入
力されている。そして、 AND回路６の出力信号S2は記憶
回路20に入力されている。
る動作制御信号OCはOR回路５の一方の入力端子に入力さ
れており、このOR回路５の他方の入力端子には記憶回路
20の出力である初期値検出信号IDが入力されている。そ
して、このOR回路５の出力信号S1は AND回路６の一方の
入力端子に入力されており、この AND回路６の他方の入
力端子には入力端子12から入力される初期化信号IZが入
力されている。そして、 AND回路６の出力信号S2は記憶
回路20に入力されている。
【００３３】そして、記憶回路20は具体的にはフリップ
フロップで構成されており、 AND回路６の出力信号S2を
入力端子14から入力される基準動作信号ROのタイミング
でラッチし、その値を初期値検出信号IDとして出力す
る。
フロップで構成されており、 AND回路６の出力信号S2を
入力端子14から入力される基準動作信号ROのタイミング
でラッチし、その値を初期値検出信号IDとして出力す
る。
【００３４】このような本発明の計数装置の実施例の動
作について、図６のタイミングチャートを参照して説明
する。
作について、図６のタイミングチャートを参照して説明
する。
【００３５】まず、図６(c) に示されているローアクテ
ィブの初期化信号IZが”１”から”０”に転じてアクテ
ィブになると、図６(b) に示されている初期値信号IVの
各ビットC0〜C13 が計数器１に計数値として取込まれ、
これがそのまま図６(e) に示されている計数値信号CC
(C0〜C13)として出力端子21へ出力される。
ィブの初期化信号IZが”１”から”０”に転じてアクテ
ィブになると、図６(b) に示されている初期値信号IVの
各ビットC0〜C13 が計数器１に計数値として取込まれ、
これがそのまま図６(e) に示されている計数値信号CC
(C0〜C13)として出力端子21へ出力される。
【００３６】この後、図６(a) に示されている基準動作
信号ROが”０”から”１”に変化する都度、計数器１は
それを計数して計数値信号CC (C0〜C13)を”１”ずつイ
ンクリメントする。
信号ROが”０”から”１”に変化する都度、計数器１は
それを計数して計数値信号CC (C0〜C13)を”１”ずつイ
ンクリメントする。
【００３７】一方、上述の如く、初期値検出回路２に
は、動作制御信号OCがOR回路５の一方の入力端子に、初
期化信号IZが AND回路６の他方の入力端子にそれぞれ与
えられており、OR回路５の他方の入力端子には記憶回路
20の出力信号である初期値検出信号IDが、また AND回路
６の一方の入力端子にはOR回路５の出力信号S1が与えら
れている。そして AND回路６の出力信号S2が記憶回路20
に与えられている。
は、動作制御信号OCがOR回路５の一方の入力端子に、初
期化信号IZが AND回路６の他方の入力端子にそれぞれ与
えられており、OR回路５の他方の入力端子には記憶回路
20の出力信号である初期値検出信号IDが、また AND回路
６の一方の入力端子にはOR回路５の出力信号S1が与えら
れている。そして AND回路６の出力信号S2が記憶回路20
に与えられている。
【００３８】いま、動作制御信号OCと初期化信号IZとが
共に”１”、即ちノンアクティブであるとすると、図６
(g) に示されているOR回路５の出力信号S1は動作制御信
号OCが”１”であるから”１”になる。従って、この出
力信号S1と初期化信号IZとが入力されている AND回路６
の出力信号S2も図６(h) に示されているように”１”に
なる。
共に”１”、即ちノンアクティブであるとすると、図６
(g) に示されているOR回路５の出力信号S1は動作制御信
号OCが”１”であるから”１”になる。従って、この出
力信号S1と初期化信号IZとが入力されている AND回路６
の出力信号S2も図６(h) に示されているように”１”に
なる。
【００３９】このため、 AND回路６の出力信号S2を基準
動作信号ROの”０”から”１”への立上がりで取り込ん
だ記憶回路20の出力信号である初期値検出信号IDも”
１”になる。なお、この際に上述の如く計数器１はその
出力信号である計数値信号CC (C0〜C13)を”１”インク
リメントする動作を行う。
動作信号ROの”０”から”１”への立上がりで取り込ん
だ記憶回路20の出力信号である初期値検出信号IDも”
１”になる。なお、この際に上述の如く計数器１はその
出力信号である計数値信号CC (C0〜C13)を”１”インク
リメントする動作を行う。
【００４０】以上が図６(i) に示されている期間ｉにお
ける動作である。
ける動作である。
【００４１】次に、初期化信号IZは”１”のままで動作
制御信号OCが”１”から”０”になったとすると、初期
値検出信号IDが”１”であるため、記憶回路20の出力信
号である初期値検出信号IDとOR回路５の出力信号S1とが
入力されるOR回路５の出力信号S1は”１”を維持する。
従って、このOR回路５の出力信号S1と初期化信号IZとが
入力される AND回路６の出力信号S2も両入力が”１”で
あるため”１”を維持する。この AND回路６の出力信号
S2を基準動作信号ROの立上がりで取り込む記憶回路20の
出力信号である初期値検出信号IDもやはり”１”を維持
する。なお、この際の計数器１への動作制御信号OCの入
力は”０”となるので、計数器１の動作は基準動作信号
ROの状態には拘わらずに停止する。
制御信号OCが”１”から”０”になったとすると、初期
値検出信号IDが”１”であるため、記憶回路20の出力信
号である初期値検出信号IDとOR回路５の出力信号S1とが
入力されるOR回路５の出力信号S1は”１”を維持する。
従って、このOR回路５の出力信号S1と初期化信号IZとが
入力される AND回路６の出力信号S2も両入力が”１”で
あるため”１”を維持する。この AND回路６の出力信号
S2を基準動作信号ROの立上がりで取り込む記憶回路20の
出力信号である初期値検出信号IDもやはり”１”を維持
する。なお、この際の計数器１への動作制御信号OCの入
力は”０”となるので、計数器１の動作は基準動作信号
ROの状態には拘わらずに停止する。
【００４２】以上が図６(i) に示されている期間iiにお
ける動作である。
ける動作である。
【００４３】次に、初期化信号IZが”１”から”０”に
なると、 AND回路６の出力信号S2は”０”になり、この
出力信号S2を基準動作信号ROの立上がりで取り込む記憶
回路20の出力信号である初期値検出信号IDは”０”に変
化する。この際、計数器１は初期化信号IZにより初期値
信号IV (C0〜C13)を基準動作信号ROの立上がりに同期し
て取込み、計数値信号CC (C0〜C13)として出力端子21へ
出力する。
なると、 AND回路６の出力信号S2は”０”になり、この
出力信号S2を基準動作信号ROの立上がりで取り込む記憶
回路20の出力信号である初期値検出信号IDは”０”に変
化する。この際、計数器１は初期化信号IZにより初期値
信号IV (C0〜C13)を基準動作信号ROの立上がりに同期し
て取込み、計数値信号CC (C0〜C13)として出力端子21へ
出力する。
【００４４】以上が図６(i) に示されている期間iii に
おける動作である。
おける動作である。
【００４５】そして、初期化信号IZが”０”から”１”
に再度変化しても、記憶回路20の出力信号である初期値
検出信号IDと動作制御信号OCとは共に”０”であるの
で、OR回路５の出力信号S1も”０”となり、この出力信
号S1と初期化信号IZとが入力される AND回路６の出力信
号S2も”０”になる。これを基準動作信号ROの立上がり
で取り込む記憶回路20の出力信号である初期値検出信号
IDは”０”になる。この際の計数器１に入力される動作
制御信号OCは”０”であるので、基準動作信号ROが立上
がっても計数値信号CC (C0〜C13)はインクリメントされ
ずに初期値を維持する。
に再度変化しても、記憶回路20の出力信号である初期値
検出信号IDと動作制御信号OCとは共に”０”であるの
で、OR回路５の出力信号S1も”０”となり、この出力信
号S1と初期化信号IZとが入力される AND回路６の出力信
号S2も”０”になる。これを基準動作信号ROの立上がり
で取り込む記憶回路20の出力信号である初期値検出信号
IDは”０”になる。この際の計数器１に入力される動作
制御信号OCは”０”であるので、基準動作信号ROが立上
がっても計数値信号CC (C0〜C13)はインクリメントされ
ずに初期値を維持する。
【００４６】以上が図６(i) に示されている期間ivにお
ける動作である。
ける動作である。
【００４７】最後に、動作制御信号OCが”０”から”
１”へ変化することにより、OR回路５の出力信号S1は”
１”になり、この出力信号S1と初期化信号IZとが入力さ
れる AND回路６の出力信号S2は”１”になる。これを基
準動作信号ROの立上がりで取り込む記憶回路20の出力信
号である初期値検出信号IDは”１”に変化する。この際
の計数器１に入力される動作制御信号OCも”１”になる
ので、基準動作信号ROが立上がると計数値信号CC (C0〜
C13)はインクリメントされて計数を開始する。
１”へ変化することにより、OR回路５の出力信号S1は”
１”になり、この出力信号S1と初期化信号IZとが入力さ
れる AND回路６の出力信号S2は”１”になる。これを基
準動作信号ROの立上がりで取り込む記憶回路20の出力信
号である初期値検出信号IDは”１”に変化する。この際
の計数器１に入力される動作制御信号OCも”１”になる
ので、基準動作信号ROが立上がると計数値信号CC (C0〜
C13)はインクリメントされて計数を開始する。
【００４８】以上が図６(i) に示されている期間ｖにお
ける動作である。
ける動作である。
【００４９】このように本発明では、計数値信号CC (C0
〜C13)が初期値である期間中は”０”となる初期値検出
信号IDを出力する回路を得ることが出来る。
〜C13)が初期値である期間中は”０”となる初期値検出
信号IDを出力する回路を得ることが出来る。
【００５０】
【発明の効果】以上に詳述した如く本発明によれば、計
数器の計数値信号の出力に対して初期値検出信号の出力
の遅延を短くすることが可能になり、また初期値検出信
号に所謂ヒゲパルスが発生しないので、それを除去する
回路装置を別に設ける必要がない等の優れた効果を奏す
る。
数器の計数値信号の出力に対して初期値検出信号の出力
の遅延を短くすることが可能になり、また初期値検出信
号に所謂ヒゲパルスが発生しないので、それを除去する
回路装置を別に設ける必要がない等の優れた効果を奏す
る。
【図１】従来の計数装置の構成例を示すブロック図であ
る。
る。
【図２】従来の計数装置の動作状態の一例を示すタイミ
ングチャートである。
ングチャートである。
【図３】本発明の計数装置の原理構成を示すブロック図
である。
である。
【図４】本発明の計数装置の原理構成の動作状態の一例
を示すタイミングチャートである。
を示すタイミングチャートである。
【図５】本発明の計数装置の実施例の構成を示すブロッ
ク図である。
ク図である。
【図６】本発明の計数装置の実施例の動作状態の一例を
示すタイミングチャートである。
示すタイミングチャートである。
１ 計数器 ２ 初期値検出回路 IZ 初期化信号 IV 初期値信号 CC 計数値信号 ID 初期値検出信号 RO 基準動作信号 OC 動作制御信号
Claims (1)
- 【特許請求の範囲】 【請求項１】 初期化信号(IZ)及び初期値信号(IV)が与
えられた場合に前記初期値信号(IV)により指定されてい
る値が初期値として設定され、爾後は計数対象の信号(R
O)の値の変化タイミングを計数して計数値信号(CC)とし
て出力する計数器(1) と、 該計数器(1) に前記初期値が設定されたことを検出する
初期値検出回路(2) とを備えた計数装置において、 前記初期値検出回路(2) は、前記初期化信号(IZ)を前記
計数対象の信号(RO)の値の変化タイミングでラッチする
ことにより、前記計数器(1) に前記初期値が設定された
ことを検出すべくなしてあることを特徴とする計数装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18222791A JPH0537360A (ja) | 1991-07-23 | 1991-07-23 | 計数装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18222791A JPH0537360A (ja) | 1991-07-23 | 1991-07-23 | 計数装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0537360A true JPH0537360A (ja) | 1993-02-12 |
Family
ID=16114570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18222791A Withdrawn JPH0537360A (ja) | 1991-07-23 | 1991-07-23 | 計数装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0537360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127633A (en) * | 1995-04-28 | 2000-10-03 | Victor Company Of Japan, Ltd. | Multilayer print circuit board having a blind hole in an insulation layer with a roughened surface formed by application of an oxidizing agent and method of production |
-
1991
- 1991-07-23 JP JP18222791A patent/JPH0537360A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127633A (en) * | 1995-04-28 | 2000-10-03 | Victor Company Of Japan, Ltd. | Multilayer print circuit board having a blind hole in an insulation layer with a roughened surface formed by application of an oxidizing agent and method of production |
| CN1092918C (zh) * | 1995-04-28 | 2002-10-16 | 日本胜利株式会社 | 多层印刷电路板及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| US5355397A (en) | Clock start up stabilization for computer systems | |
| US7061272B2 (en) | Finite state machine circuit | |
| EP0393716B1 (en) | Delay circuit | |
| US5221906A (en) | Program control digital pulse generator | |
| JPH0537360A (ja) | 計数装置 | |
| JP2625249B2 (ja) | フレーム検出回路 | |
| JPS62276925A (ja) | デジタル計数回路 | |
| US5974102A (en) | Synchronizing circuit | |
| US11475872B2 (en) | Semiconductor device | |
| JPH06188872A (ja) | 同期保護回路 | |
| US7116599B1 (en) | High speed FIFO synchronous programmable full and empty flag generation | |
| JP2630091B2 (ja) | 警報保持回路 | |
| JPS61189731A (ja) | 離散値計数回路 | |
| JP3015722B2 (ja) | デジタル信号処理装置 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| JP2647834B2 (ja) | カウンタ回路 | |
| KR0141185B1 (ko) | 수정발진기에 있어서 3배 발진 방지회로 | |
| JP2792261B2 (ja) | 警報開始遅延回路 | |
| JPH03120961A (ja) | ディジタル映像信号処理装置 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| JPH0786946A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JPH02104152A (ja) | データ信号受信装置 | |
| JPH05322985A (ja) | 半導体装置 | |
| JPH03234113A (ja) | チャタリング除去回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |