JPH03235657A - Ｄｃ―ｄｃコンバータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、直列接続した複数個のコンデンサを直流電源
により充電して、それらのコンデンサで分圧された電圧
により直流出力電圧を得るスイッチトキャバシタ型のＤ
Ｃ−ＤＣコンバータに関するものである。

〔従来の技術〕

例えば特開昭５８−５８８６３号公報には、ＤＣ−ＤＣ
コンバータであるスイッチトキャバシタ変成器が堤案さ
れている。

また、本顎出顎人はこの種のスインチトキャバシタ型の
ＤＣ−ＤＣコンバータを特願昭６３−２３１２２３号に
よって出願している。第５図はそのＤＣ−ＤＣコンバー
タの要部回路図であり、第６図及び第７図は１）Ｃ−Ｄ
Ｃコンバータの等価回路の回路図である。

第５図において、電圧入力端子ｔ、＋、ｔｚ間にはバッ
テリからなる直流電源１０を接続している。

−測量圧入力端子ｔｌはスイッチ１．２の直列回路を介
して一例電圧出力端子も、。と接続されている。

また他側電圧入力端子ｔ２は他側電圧出力端子ｔ２゜と
接続されている。前記スイッチ２にはコンデンサＣ７と
スイッチ４との直列回路が並列接続されており、コンデ
ンサＣ５とスイッチ４との接続中間点はスイッチ３を介
して他側電圧入力端子ｔ２と接続されている。他側電圧
入力端子Ｌ２はスイッチ７と８との直列回路を介して前
記−例電圧出力端子ｔ１゜と接続されており、スイッチ
８にはコンデンサＣｔとスイ・ノチ６との直列回路が並
列接続されている。そしてスイッチ６とコンデンサＣ２
との接・続中間点は、スイッチ５を介して前記−側型圧
入力端子ｔ、ｌ　と接続されている。また−制電圧出力
端子ｔ１゜は平滑コンデンサＣ３を介して他側電圧出力
端子ｔ、２゜と接続されており、また両電圧出力端子ｔ
１゜＋ｊ２０間には負荷１１を介装させている。スイッ
チ１．２．３・・・８は例えばＭＯＳＦＥＴからなって
おり、コンデンサＣ，，Ｃ２は同一容量に選定されてい
る。

次にこのＤＣ−ＤＣコンバータの動作を第６図及び第７
図とともに説明する。

このＤＣ−ＤＣコンバータのスイッチ１．２・・・８は
、それにオン、オフ制御のためのクロック信号を与える
ことによりスイッチ１，２・・・８がオン　オフ制御さ
れる。またスイッチ１．４，６．７とスイッチ２，３，
５．８とが交互にスイッング動作するようになっている
。電圧入力端子ｔＩ＋　　ｔ２間にｌＯ■の直流電圧を
与えると、コンデンサＣＩとＣ２とで分圧されて電圧出
力端子ｔ１゜＋　　ｊ２゜間に５ｖの直流電圧が出力さ
れるようになっている。

いま、コンデンサＣ２が既に入力端子Ｖｉと出力電圧Ｖ
、との電位差５■で充電されており、コンデンサＣ９が
放電を完了しているとして、スイッチ１．４，６．７が
オン状態、スイッチ２，３．５８がオフ状態になると第
６図に示す等価回路となる。それにより、コンデンサＣ
Ｉは電位差Ｖ、Ｖ、（＝１０−５　＝　５　Ｖ）の電圧
で充電される。一方、充電が完了しているコンデンサＣ
２からはその放電によって負荷１１に対してエネルギー
が供給される０次にスイッチ１，４．６．７がオフ状態
、スイッチ２，３，５．８がオン状態になると、第７図
に示す等価回路となる。そうすると、先に放電したコン
デンサＣ２は前記同様に電位差Ｖ、−Ｖ。

で充電され、逆に先に充電を完了したコンデンサＣ１は
その放電により負荷１１にエネルギーを供給する。そし
て、このようなスイッチング動作がクロック信号の周波
数で繰り返されることにより、負荷１１に対してエネル
ギーが継続的に供給される。

二二で平滑コンデンサＣ３はコンデンサＣ１Ｃ２から供
給されるエネルギーがクロック信号の周波数あるいはス
イッチのオン、オフ動作により高周波数で生じる電圧変
動を平滑化する。なお、入力電圧■、の変動に対して出
力電圧Ｖ０を安定化するためにクロック信号のパルス幅
を入力端子Ｖ、に関連してＰＷＭ制御している。このよ
うにして、このＤＣ−ＤＣコンバータは、入力端子■１
をコンデンサＣ１，Ｃｚで分圧して出力電圧■。を得る
ことにより、入出力電圧比は２：１となっている。

（発明が解決しようとする課題） ここで入力電圧Ｖ、が１２Ｖ、出力電圧Ｖ０が５Ｖのｏ
ｃ　−ｏｃコンバータを製作する場合には変成比を２＝
１に選定するのが適当である。その場合、■。

出力電圧ｖ０を５ｖに安定させるときには−Ｖ。、即ち
６−５＝ＩＶの余剰電圧が生じる。

従来はこの余剰電圧をＤＣ−ＤＣコンバータの内部イン
ピーダンス例えばスイッチのオン抵抗により電圧降下さ
せている。それ故、従来の変成比が２＝１のＤＣ−ＤＣ
コンバータは、第４図に示すように人■。

力電圧が　　　であり、その内部インピーダンスある回
路と等価である。

そのようなことから、この種のＤＣ−ＤＣＣコンパ−。

が高くなると内部インピーダンスｒ、、、ｌによる電力
消費が増加して効率ηが低下するという問題がある。

本発明は斯かる問題に鑑み、入力電圧が高くなっても効
率が低下することがないスイッチトキャバシタ型のＤＣ
−ＤＣコンバータを提供することを目的とする。

〔課題を解決するための手段］ 本発明に係るｏｃ　−ｏｃコンバータは、直流電源に接
続される直列接続の複数個のコンデンサと、該コンデン
サに並列接続される出力用コンデンサと、該出力コンデ
ンサを前記コンデンサに接続すべくスイッチング動作す
る複数のスイッチとを備えているスイッチトキャバシタ
型のＤＣ−ＤＣコンバータにおいて、前記コンデンサと
前記出力用コンデンサとの間にインダクタを介装してあ
ることを特徴とする。

（作用） 直流電源により複数のコンデンサを順次充電する。充電
されたコンデンサにより出力用コンデンサを充電する。

その充電期間にインダクタにエネルギを蓄積する。コン
デンサにより出力用コンデンサを充電しない期間にイン
ダクタに蓄積したエネルギを出力用コンデンサへ放出す
る。

これにより、出力電圧を入力電圧の％以下にするときに
生じる余剰電圧はインダクタに蓄積されて電力消費がな
く、効率が低下しない。

〔実施例〕

以下本発明をその実施例を示す図面によって詳述する。

第１図は本発明に係るＤＣ−ＤＣコンバータの要部回路
図である。電圧入力端子１．．１２間には、例えばバッ
テリである直流電源Ｅが、その正電極＋を電圧入力端子
も１側として接続されており、電圧入力端子ｔ２は接地
されている。

電圧入力端子１＋　はスイッチＳ、、Ｓ、及びインダク
タＬの直列回路を介して電圧出力端子ｔ３と接続されて
いる。スイッチＳ２にはコンデンサＣＩとスイッチＳ、
との直列回路が並列接続されており、コンデンサＣ１と
スイッチＳ３との接続部はスイッチＳ４を介して接地さ
れている。また前記電圧入力端子ｔ、　Ｉ　はスイッチ
Ｓ、と３６との直列回路を介して、前記スイッチＳ２と
３３との接続部と接続されている。スイッチＳ６にはコ
ンデンサＣ２とスイッチＳ、との直列回路が並列接続さ
れ、コンデンサＣ２とスイッチＳ７との接続部はス′イ
ッチＳｌ、を介して接地されている。前記電圧出力端子
Ｌ３は負荷ＲＬを介して電圧出力端子ｔ４と接続され、
電圧出力端子ｔ４は接地されている。電圧出力端子ｔ３
．ｔｎ間には出力用コンデンサＣ１が接続されている。

前記インダクタＬと出力用コンデンサＣ１との直列回路
には、アノードを出力用コンデンサＣ３側としたダイオ
ードＤが並列接続されている。電圧出力端子ｔ３の出力
電圧は加算器１０へ与えられており、加算器１０には目
標出力電圧■、が与えられている。加算器１０の出力は
増幅器１１へ入力され、その出力はパルス幅変換部１２
へ入力されている。パルス幅変換部１２は第２図に示す
クロックパルスφ。、正。、φ。

Ｔｏを出力するようになっており、クロックパルスφ。

はスイッチＳ＊、Ｓｂ、Ｓｓにクロックパルス７゜はス
イッチＳ電に、クロックパルスφ。

はスイッチＳ２　、Ｓ４　、Ｓ７に、クロックパルスＴ
０はスイッチＳ、に与えられるようになっている。

前記スイッチＳ７．ＳｓにはＰチャふルー０５ＦＥＴを
、スイッチＳ２，３３．　　Ｓｓ、Ｓｂ、Ｓｗ、Ｓａに
はＮチャネルＭＯ３ＦＥＴを使用している。

またインダクタＬのインダクタンスは例えば５μＨ程度
のものを、コンデンサＣＩ、Ｃ２及び出力用コンデンサ
Ｃ３は、例えば静電容量が２２μＦの積層セラミックコ
ンデンサを使用している。

次にこのように構成したＤＣ−ＤＣコンバータの動作を
、クロックパルスを示す第２図及びＤＣ−ＤＣコンバー
タの等価回路を示す第３図とともに説明する。このＤＣ
−ＤＣコンバータのスイッチＳｔ、Ｓ２・・・Ｓ、は、
夫々にオン、オフ制御のためのクロックパルスφａ　＋
　ｎ＠　＋　　φ。、７゜を与えることによりオン、オ
フ制御されて、スイッチＳｔ、５３Ｓ６．ＳＲと、スイ
ッチＳ２．３４．Ｓｓ、Ｓｔとが交互にスイッチング動
作する。

ここでスイッチＳ＋、Ｓｚ・・・Ｓ８のオン抵抗をＯ、
オフ抵抗を■とする。

いま、クロックパルス正。、φ。によりスイッチＳ＋　
、Ｓ３　、Ｓ６　、Ｓｓがオン状態に、クロックパルス
７゜、φ。によりスイッチＳ２，３４゜３ｓ、Ｓ７がオ
フ状態になる期間Ｔ、においては第３図（ａ）に示す等
価回路になる。それにより入力端子■、によりコンデン
サＣ＋　、Ｃｚが充電され■１ て夫々の端子電圧Ｘｌ、Ｘｚはともに　　　になリ、コ
ンデンサＣ２の電圧により出力用コンデンサＣ３が充電
されてその端子電圧はＸ、になり、またインダクタＬを
介して負荷Ｒ，ヘエネルギが供給されて、出力電圧は■
。（＝Ｘ、）になる。それによりコンデンサＣ２の端子
電圧Ｘｚが低下し、コンデンサＣ１の端子電圧Ｘ１が上
昇することになる。次にクロックパルスＴ、、φ。によ
りスイッチＳ＋　、　　Ｓｓ、　　Ｓ６　、Ｓｓがオフ
状態に、クロックパルス７゜、φ。によりスイッチＳｚ
、５４Ｓｓ、Ｓｙがオン状態になる期間Ｔ３においては
第３図（ｂ）に示す等価回路になる。それにより端子電
圧ｘ１が上昇しているコンデンサＣ１の電圧により出力
用コンデンサＣ３が充電されてその端子電圧はＸ３にな
り、またインダクタＬを介して負荷ＲＬへエネルギが供
給されて、出力電圧は■。

（＝　Ｘ　３）になる。またクロックパルス７８．φ。

７゜、φ。がともに存在しない期間Ｔｚ、Ｔ、において
は第３図（Ｃ）に示す等価回路になる。それにより入力
端子■、によりコンデンサＣ１，ＣＺがともに充電され
なくなり、一方、出力用コンデンサＣ３はインダクタし
及び負荷ＲＬを通って放電することになる。

このようにしてコンデンサＣＩ、Ｃ２から負荷Ｒ＋、に
エネルギが供給されて出力電圧■。の低下が抑制される
ことになる。そして、このようなスイッチング動作がク
ロックパルスの周波数で繰り返されて、負荷Ｒ４に対し
てエネルギが継続的に供給される。そして出力電圧■。

と、出力電圧の目標出力電圧■３とが加算器ｌＯにより
比較されて、その電圧差に関連してパルス幅変換部１２
はそれが出力するクロックパルス７、、φ。のデユーテ
ィ比Ｔ、／Ｔｓ及びクロックパルス７゜、φ０のデユー
ティ比Ｔ　３　／　Ｔ　ｓを変更する、所謂、　ＰＷＭ
制御をしてコンデンサＣＩ、ＣＺの充電時間を変化させ
ることにより目標出力電圧■３と等しい出力電圧■。が
得られる。

次に本発明の原理を第２図及び第３図により説明する。

コンデンサＣ，，Ｃ２はそれらの直列状態及び出力用コ
ンデンサＣ３に対する並列状態を高速度で切換える動作
を繰り返すため、それらのいま、インダクタＬの電流を
ＩＬ、出力用コンデンサＣ３の端子電圧をＸ３（＝Ｖｏ
）とし、期間Ｔ。

においてインダクタしへ流入するエネルギをＵ。

とすると、 Ｕｌ　＝　（Ｘｚ　　　Ｘｌ）ＩＬ　−Ｔ＋　　　　・
・・（１）となる。

また期間Ｔ２においてはインダクタＬから流出するエネ
ルギをＣ２とすると、 Ｃ２＝　Ｘ３　　・Ｉ　、　　・Ｔｚ　　　　　　　”
・（２）更に期間Ｔ、においてはインダクタしへ流入す
るエネルギをＵ、とすると、 ｕｔ　＝　（ｘ、−Ｌ）ＩＬ　　・Ｔ３　　・・・（３
）となる。

更にまた期間Ｔ４においてはインダクタＬから流出する
エネルギをＣ４とすると、 ｔＪ＝　”Ｘ３　　’　ＴＬ　　・Ｔ４　　　　　　　
”’（４）となる。

ここで定常状態においてインダクタしへ流入するエネル
ギと流出する工フルギとが等しいからＵ　＋　＋　Ｕ　
＊　＝　Ｕ　ｚ　＋　Ｕ　ａ　　　　　　・・・（５）
となる。ここでＴ、＝Ｔ３をＴ。８と定義し、Ｔ２＝Ｔ
、をＴ。ＦＦと定義する。そして（１）、　（３）式の
Ｘ。

式を整理すれば、 Ｖｉ　　−ＴＯＮ＝２　（ＴＯＦＦ　＋Ｔ（ＩＮ）　　
・Ｘ３　・・・（６）となる。更にスイッチンク周期、
即ちクロックパルス周期Ｔ、を（ＴＯＦＦ　＋ＴＯＮ）
と定義し、またクロックパルスのデユーティｄをＴ。、
／’ｒ、と定義すれば（６）式は、 Ｖｉ　　　　２　　（ＴＯＮ＋ＴＯＦＦ　）　　　　Ｔ
Ｓとなる。

但し、ここでｄく％の制約を受ける。なぜならｄ≧洛の
ときは第３図（ａ）　、　（ｂ）　、　（ｃ）に示すい
ずれの等価回路も得られないからである。このようにし
て、入力電圧■、が変化してもデユーティｄを変えるこ
とにより出力用コンデンサＣ３の端子電圧×３、つまり
出力電圧■。を一定にできる。そしてデユーティｄが％
以下の場合には、インダクタしに蓄積したエネルギが出
力用コンデンサＣ３に放出されて、インダクタしにおけ
る電力消費がなく入力端子■、のＡ以下の出力電圧■。

に安定させる場合の効率の低下を防ぐことになる。

なお、本発明のＤＣ−ＤＣコンバータは、それにコンデ
ンサＣ＋、Ｃｚ、Ｃ１ｌに２２μＦを用い、インダクタ
Ｌとして５μＨのチョークコイルを用いた場合、最大出
力１０Ｗで入力電圧がＩＩＶ〜１６Ｖにわたり７０％以
上の高効率が得られた。

〔発明の効果］ 以上詳述したように本発明によれば、コンデンサにより
出力用コンデンサを充電する期間にはその充電回路にあ
るインダクタにエネルギを蓄積し、コンデンサにより出
力用コンデンサを充電しない期間にはインダクタに蓄積
したエネルギを出力用コンデンサへ放出されるから、入
力電圧の％以下の出力電圧を得る場合の余剰電圧をイン
ダクタに吸収させて無駄な電力消費が生じない。したが
って、入力端子の２以下の出力電圧が安定に得られ、高
効率の経済的なりＣ−ＤＣコンバータを提供できる優れ
た効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るＤＣ−ＤＣコンバータの要部回路
図、第２図はスイッチング動作をさせるためのクロック
パルスの波形図、第３図はＤＣ−ＤＣコンバータの等価
回路図、第４図はＤＣ−ＤＣコンバータの模式的説明図
、第５図は従来のＤＣ−ＤＣコンバータの回路図、第６
図及び第７図はその等価回路図である。 １０・・・加算器　Ｅ・・・直流電源　Ｓｌ、Ｓｔ　　
・・・Ｓ８・・・スイッチ　Ｃ，、Ｃ，・・・コンデン
サ　Ｃ３・・・出力用コンデンサ　し・・・インダクタ
　ＲＬ・・・負荷　Ｄ・・・ダイオード

Claims (1)

1. 【特許請求の範囲】 １、直流電源に接続される直列接続の複数個のコンデン
   サと、該コンデンサに並列接続される出力用コンデンサ
   と、該出力コンデンサを前記コンデンサに接続すべくス
   イッチング動作する複数のスイッチとを備えているスイ
   ッチトキャパシタ型のＤＣ−ＤＣコンバータにおいて、 前記コンデンサと前記出力用コンデンサと の間にインダクタを介装してあることを特徴とするＤＣ
   −ＤＣコンバータ。