JPH0323705A - イコライザ増幅回路 - Google Patents
イコライザ増幅回路Info
- Publication number
- JPH0323705A JPH0323705A JP1158580A JP15858089A JPH0323705A JP H0323705 A JPH0323705 A JP H0323705A JP 1158580 A JP1158580 A JP 1158580A JP 15858089 A JP15858089 A JP 15858089A JP H0323705 A JPH0323705 A JP H0323705A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- amplifier circuit
- electrolytic capacitor
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 230000005236 sound signal Effects 0.000 abstract description 7
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオテーブレコーダに関し、特にノーマル
音声の再生処理に使用されるイコライザ増幅回路に関す
る。
音声の再生処理に使用されるイコライザ増幅回路に関す
る。
従来、ビデオテーブレコーダ（以下ＶＴＲと略す）のノ
ーマル音声の録再処理に使用されるイコライザ増幅回路
は、第３図に示す様に増幅回路Ａ２及び増幅回路入力端
子Ａへ接続される第４の抵抗Ｒ４、１２のコンデンサＣ
２、第４のコンデンサＣ４及び増幅回路入力端子Ｂと増
幅回路出力端子Ｃ間に接続された第１，第２，第３の抵
抗Ｒ１，Ｒ２，Ｒ３と第１，第３のコンデンサｃ １
，Ｃ３より構成されていた。動作について説明するとＶ
ＴＲのノーマルオーディオ用ヘッドと０２から或るタン
ク回路によりテープ上に磁気記録されたノーマル音声信
号は電気信号に変換され端子Ａへ入力される。ここで、
Ｒ４は夕冫ク回路のダンピング用抵抗であり、またｃ４
は端子Ａの直流電位カット用のカップリング用電解コン
デンサである。端子Ａに入力されたノーマル音声信号は
、増幅回路の端子Ｂ，Ｃ間にあるＲｌ，Ｒ２，Ｒ３とＣ
１より形或され周波数特性に沿って増幅され端子Ｃより
出力され、ライン増幅回路へ入力され、ラインアウトよ
り出力される。ここで０３は端子Ｂ，Ｃの直流電位カッ
ト用の電解コンデンサである。
ーマル音声の録再処理に使用されるイコライザ増幅回路
は、第３図に示す様に増幅回路Ａ２及び増幅回路入力端
子Ａへ接続される第４の抵抗Ｒ４、１２のコンデンサＣ
２、第４のコンデンサＣ４及び増幅回路入力端子Ｂと増
幅回路出力端子Ｃ間に接続された第１，第２，第３の抵
抗Ｒ１，Ｒ２，Ｒ３と第１，第３のコンデンサｃ １
，Ｃ３より構成されていた。動作について説明するとＶ
ＴＲのノーマルオーディオ用ヘッドと０２から或るタン
ク回路によりテープ上に磁気記録されたノーマル音声信
号は電気信号に変換され端子Ａへ入力される。ここで、
Ｒ４は夕冫ク回路のダンピング用抵抗であり、またｃ４
は端子Ａの直流電位カット用のカップリング用電解コン
デンサである。端子Ａに入力されたノーマル音声信号は
、増幅回路の端子Ｂ，Ｃ間にあるＲｌ，Ｒ２，Ｒ３とＣ
１より形或され周波数特性に沿って増幅され端子Ｃより
出力され、ライン増幅回路へ入力され、ラインアウトよ
り出力される。ここで０３は端子Ｂ，Ｃの直流電位カッ
ト用の電解コンデンサである。
次に、増幅回路Ａ２の具体的な回路構戒及び動作につい
て第４図にて説明する。第４図において端子Ａに入力さ
れたノーマル音声信号は、第１，第２のトランジスタ対
θ１，θ２と第３，第４のトランジスタθ３，θ４と第
１０，第１１の抵抗ＲＩ Ｏ，Ｒｌ １と定電流源工，
より戒る差動増幅回路にて増幅される。ここでｂは安定
化された定電圧端子であり、θ１，θ２の差動対のベー
スバイアス電位を決定する為のものです。また、第１２
０゜抵抗Ｒ１２はバイアス用抵抗です。ノーマル音声信
号は更にエミッタ端子が電源ａに接続された第５のトラ
ンジスタθ５と定電流工２より威るエミッタ接地増幅回
路により増幅され、第６のトランジスタθ６と定電流源
工３より或るエミッタホロワ回路を介し出力端子Ｃへ出
力される。ここでＣＯは増幅回路の発振止め用のコンデ
ンサです。
て第４図にて説明する。第４図において端子Ａに入力さ
れたノーマル音声信号は、第１，第２のトランジスタ対
θ１，θ２と第３，第４のトランジスタθ３，θ４と第
１０，第１１の抵抗ＲＩ Ｏ，Ｒｌ １と定電流源工，
より戒る差動増幅回路にて増幅される。ここでｂは安定
化された定電圧端子であり、θ１，θ２の差動対のベー
スバイアス電位を決定する為のものです。また、第１２
０゜抵抗Ｒ１２はバイアス用抵抗です。ノーマル音声信
号は更にエミッタ端子が電源ａに接続された第５のトラ
ンジスタθ５と定電流工２より威るエミッタ接地増幅回
路により増幅され、第６のトランジスタθ６と定電流源
工３より或るエミッタホロワ回路を介し出力端子Ｃへ出
力される。ここでＣＯは増幅回路の発振止め用のコンデ
ンサです。
上述した従来のＶＴＲのノーマル音声の再生処理に使用
されるイコライザ回路においては増幅回路の回路構或上
、入力端子に直流電位カット用のカップリング用電解コ
ンデンサＣ４が必ず必要となっているので、電解コンデ
ンサにおいてリーク電流の特性不良があった場合に、誤
動作する欠点がある。また、電解コンデンサを使用する
事はイコライザ増幅回路を形成する面でコストアップヘ
つながーる。
されるイコライザ回路においては増幅回路の回路構或上
、入力端子に直流電位カット用のカップリング用電解コ
ンデンサＣ４が必ず必要となっているので、電解コンデ
ンサにおいてリーク電流の特性不良があった場合に、誤
動作する欠点がある。また、電解コンデンサを使用する
事はイコライザ増幅回路を形成する面でコストアップヘ
つながーる。
本発明のＶＴＲのノーマル音声の再生処理に使用される
イコライザ増幅回路は、ＧＮＤ基準入力端子を含む増幅
回路と増幅回路の出力端子と帰還端子間に直列に接続さ
れた第１，第２の抵抗と第２の抵抗に並列に接続された
第１のコンデンサと増幅回路の帰還端子と接地間に直列
に接続された第３の抵抗と第３のコンデンサと増幅回路
の入力端子と接地間に接続された第４の抵抗及び第２の
コンデンサを有している。
イコライザ増幅回路は、ＧＮＤ基準入力端子を含む増幅
回路と増幅回路の出力端子と帰還端子間に直列に接続さ
れた第１，第２の抵抗と第２の抵抗に並列に接続された
第１のコンデンサと増幅回路の帰還端子と接地間に直列
に接続された第３の抵抗と第３のコンデンサと増幅回路
の入力端子と接地間に接続された第４の抵抗及び第２の
コンデンサを有している。
かくして、カップリング用電解コンデンサを省くことが
でき、電解コンデンサの不良による誤動作を防止するこ
とができる。
でき、電解コンデンサの不良による誤動作を防止するこ
とができる。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すものであり、従来例を
示す第３図と同等部分は同一符号をもって示す。図にお
いて増幅回路Ａ１の回路構成中入力端子ＡをＧＮＤ基準
入力型に変更した事で従来端子Ａに必要だった直流電圧
カット用のカップリング用電解コンデンサＣ４が不要と
なる。他の構戊部分は、第３図のそれと同等であり省略
する。
示す第３図と同等部分は同一符号をもって示す。図にお
いて増幅回路Ａ１の回路構成中入力端子ＡをＧＮＤ基準
入力型に変更した事で従来端子Ａに必要だった直流電圧
カット用のカップリング用電解コンデンサＣ４が不要と
なる。他の構戊部分は、第３図のそれと同等であり省略
する。
具体的に増幅回路ＡＩの変更内容について第２図にて説
明する。増幅回路の従来例を示す第４図と同等部分は同
一符号をもって示す。図において入力端子Ａにベース端
子の接続された第７のトランジスタθ７とダイオードＤ
１と定電流Ｉ４より形或された入力回路は、端子Ａに入
力されたノーマル音声信号なθ７のエミッタホロワ動作
を介しダイオードＤ７にて直流電圧のシフトアップを行
い差動対を構或するトランジスタθ１，θ２のθｌのベ
ースヘ信号を伝え、またθ１，θ２のベースバイアス電
圧をθ７，Ｄ１にて決定される。他の回路構成は第４図
のそれと同等であり省略する。
明する。増幅回路の従来例を示す第４図と同等部分は同
一符号をもって示す。図において入力端子Ａにベース端
子の接続された第７のトランジスタθ７とダイオードＤ
１と定電流Ｉ４より形或された入力回路は、端子Ａに入
力されたノーマル音声信号なθ７のエミッタホロワ動作
を介しダイオードＤ７にて直流電圧のシフトアップを行
い差動対を構或するトランジスタθ１，θ２のθｌのベ
ースヘ信号を伝え、またθ１，θ２のベースバイアス電
圧をθ７，Ｄ１にて決定される。他の回路構成は第４図
のそれと同等であり省略する。
以上説明したように本発明はＶＴＲのノーマル音声の再
生処理に使用されるイコライザ増幅回路の入力端子をＧ
ＮＤ基準入力型に変更する事により入力端子に必要な直
流電圧カット用のカップリング用電解コンデンサを省略
出来、電解コンデンサの不良による誤動作がなくなる効
果がある。また電解コンデンサを省略することによりイ
コライザ増幅回路を形或する為のコストアップを防げる
効果がある。
生処理に使用されるイコライザ増幅回路の入力端子をＧ
ＮＤ基準入力型に変更する事により入力端子に必要な直
流電圧カット用のカップリング用電解コンデンサを省略
出来、電解コンデンサの不良による誤動作がなくなる効
果がある。また電解コンデンサを省略することによりイ
コライザ増幅回路を形或する為のコストアップを防げる
効果がある。
第１図は本発明の一実施例図、第２図は第１図における
増幅回路Ａ１の具体例図、第３図は従来例図、第４図は
第３図における増幅回路Ａ２の具体例図である。 θ１，θ２，θ３，θ４ｊθ５，θ６，θ７・・・・・
・トランジスタ、ＤＩ・・・・・・ダイオード、Ｉｌ＋
Ｉ２＋Ｉｓ， Ｉ４・・・・・・定電流源、Ｃｌ，
Ｃ２，Ｃ３，Ｃ４，Ｃｏ・・・・・・コンデンサ、Ｒｌ
，Ｒ２，Ｒ３，Ｒ４，Ｒｌ Ｏ，Ｒｌ １・・・・・・
抵抗、ａ・・・・・・電源、ｂ・・・・・・安定化され
た定電圧端子、Ａ・・・・・・増幅回路の入力端子、Ｂ
・・・・・・増幅回路の帰還端子、Ｃ・・・・・・増幅
回路の出力端子、Ａｌ，Ａ２・・・・・・増幅回路。
増幅回路Ａ１の具体例図、第３図は従来例図、第４図は
第３図における増幅回路Ａ２の具体例図である。 θ１，θ２，θ３，θ４ｊθ５，θ６，θ７・・・・・
・トランジスタ、ＤＩ・・・・・・ダイオード、Ｉｌ＋
Ｉ２＋Ｉｓ， Ｉ４・・・・・・定電流源、Ｃｌ，
Ｃ２，Ｃ３，Ｃ４，Ｃｏ・・・・・・コンデンサ、Ｒｌ
，Ｒ２，Ｒ３，Ｒ４，Ｒｌ Ｏ，Ｒｌ １・・・・・・
抵抗、ａ・・・・・・電源、ｂ・・・・・・安定化され
た定電圧端子、Ａ・・・・・・増幅回路の入力端子、Ｂ
・・・・・・増幅回路の帰還端子、Ｃ・・・・・・増幅
回路の出力端子、Ａｌ，Ａ２・・・・・・増幅回路。
Claims (1)
- 入力端子、帰還端子、出力端子、前記出力端子と帰還端
子２間に直列に接続された第１および第２の抵抗、前記
第２の抵抗に並列に接続された第１のコンデンサ、前記
帰還端子と接地間に直列に接続された第３の抵抗および
第３のコンデンサ、ならびに前記入力端子と接地間に並
列に接続された第４の抵抗及び第２のコンデンサを有す
ることを特徴とするイコライザ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158580A JP2518404B2 (ja) | 1989-06-20 | 1989-06-20 | イコライザ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1158580A JP2518404B2 (ja) | 1989-06-20 | 1989-06-20 | イコライザ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0323705A true JPH0323705A (ja) | 1991-01-31 |
| JP2518404B2 JP2518404B2 (ja) | 1996-07-24 |
Family
ID=15674795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1158580A Expired - Fee Related JP2518404B2 (ja) | 1989-06-20 | 1989-06-20 | イコライザ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518404B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925500A (en) * | 1993-06-25 | 1999-07-20 | Polyfibron Technologies, Inc. | Method of making laser imaged printing plates utilizing ultraviolet absorbing layer |
| US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
-
1989
- 1989-06-20 JP JP1158580A patent/JP2518404B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925500A (en) * | 1993-06-25 | 1999-07-20 | Polyfibron Technologies, Inc. | Method of making laser imaged printing plates utilizing ultraviolet absorbing layer |
| US7167050B2 (en) | 1999-08-10 | 2007-01-23 | Oki Electric Industry Co., Ltd. | Operational amplifier having large output current with low supply voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518404B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595350B1 (en) | Reproducing circuit for a magnetic head | |
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| JPH0323705A (ja) | イコライザ増幅回路 | |
| CN100472955C (zh) | 功率放大器 | |
| US6154333A (en) | Amplification circuit | |
| JP4443703B2 (ja) | 高入力インピーダンス回路 | |
| US2938963A (en) | Signal amplifier circuits | |
| JP3101688B2 (ja) | モニタ端子を有する読出回路およびこの回路を用いる磁気記録装置 | |
| JP2793071B2 (ja) | ポップ音防止回路 | |
| JP3362513B2 (ja) | 磁気記録再生装置 | |
| JPS5810186Y2 (ja) | 磁気録音再生装置の録音再生切換回路 | |
| JPH0280972A (ja) | 検波回路 | |
| KR0165251B1 (ko) | 주파수 드롭아우트 검출회로 및 방법 | |
| JP4144132B2 (ja) | Ｍｒヘッドの再生アンプ | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 | |
| JP2985835B2 (ja) | オペアンプおよびボルテージフォロア | |
| JPH041921B2 (ja) | ||
| JPS6227567B2 (ja) | ||
| JPS5982607A (ja) | ビデオヘツド回路 | |
| JPS5834964B2 (ja) | ゾウフクカイロ | |
| JPS61123005A (ja) | ヘツド切換え装置 | |
| JPH07287803A (ja) | エミツタ接地増幅回路、磁気ヘツド装置及び磁気記録再生装置 | |
| JPH0253205A (ja) | 磁気記録増幅器 | |
| JPS6290010A (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |