JPH0323897U - - Google Patents

Info

Publication number
JPH0323897U
JPH0323897U JP8376889U JP8376889U JPH0323897U JP H0323897 U JPH0323897 U JP H0323897U JP 8376889 U JP8376889 U JP 8376889U JP 8376889 U JP8376889 U JP 8376889U JP H0323897 U JPH0323897 U JP H0323897U
Authority
JP
Japan
Prior art keywords
word line
memory cell
limiter circuit
diodes
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8376889U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8376889U priority Critical patent/JPH0323897U/ja
Publication of JPH0323897U publication Critical patent/JPH0323897U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dram (AREA)

Description

【図面の簡単な説明】
第１図は本考案によるワード線リミツタ回路を
説明する回路図、第２図は本考案に用いる接合ダ
イオードを説明する断面図、第３図は従来のワー
ド線リミツタ回路を説明する回路図である。 １……ワード線昇圧回路、２……メモリセル、
３……ワード線リミツタ回路、４……接合ダイオ
ード、５……Ｐ型シリコン基板、６……Ｎ型ウエ
ル領域、７……Ｐ＋型アノード領域、８……Ｎ＋
型カソード領域である。

Claims (1)

  1. 【実用新案登録請求の範囲】 (1) １トランジスタ、１キヤパシタのメモリセ
    ルと前記メモリセルに接続されたワード線と前記
    ワード線の電位を書き込み時に昇圧するワード線
    昇圧回路とを具備し、前記ワード線昇圧回路と前
    記メモリセル間に電源Ｖｃｃからダイオードを複
    数個接続したことを特徴とするワード線リミツタ
    回路。 (2) 前記ダイオードの個数を最大電源Ｖｃｃ＋
    ２Ｖｔｎ（スレツシヨルド電位）になる様に設定
    したことを特徴とする請求項１記載のワード線リ
    ミツタ回路。
JP8376889U 1989-07-17 1989-07-17 Pending JPH0323897U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8376889U JPH0323897U (ja) 1989-07-17 1989-07-17

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8376889U JPH0323897U (ja) 1989-07-17 1989-07-17

Publications (1)

Publication Number Publication Date
JPH0323897U true JPH0323897U (ja) 1991-03-12

Family

ID=31631711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8376889U Pending JPH0323897U (ja) 1989-07-17 1989-07-17

Country Status (1)

Country Link
JP (1) JPH0323897U (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113195A (ja) * 1984-11-07 1986-05-31 Hitachi Ltd 半導体記憶装置
JPS63144555A (ja) * 1986-12-09 1988-06-16 Toshiba Corp 半導体集積回路
JPS63239673A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置
JPS6459100A (en) * 1987-08-28 1989-03-06 Seiko Instr & Electronics Deflecting magnet
JPH01173500A (ja) * 1987-12-28 1989-07-10 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61113195A (ja) * 1984-11-07 1986-05-31 Hitachi Ltd 半導体記憶装置
JPS63144555A (ja) * 1986-12-09 1988-06-16 Toshiba Corp 半導体集積回路
JPS63239673A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置
JPS6459100A (en) * 1987-08-28 1989-03-06 Seiko Instr & Electronics Deflecting magnet
JPH01173500A (ja) * 1987-12-28 1989-07-10 Toshiba Corp 不揮発性半導体記憶装置

Similar Documents

Publication Publication Date Title
EP0393863A3 (en) Semiconductor memory device
JPH0323897U (ja)
JPH0323898U (ja)
JPH0323896U (ja)
JPH0354866B2 (ja)
JPS6418352U (ja)
JPS59113811U (ja) 基準電圧源回路
JPS60130657U (ja) フオトトランジスタ
JPS63178351U (ja)
JPS58153462U (ja) トランジスタスタツク
JPS59154913U (ja) トランジスタ回路
JPH01123362U (ja)
JPS60193716U (ja) パワ−オンクリア信号発生回路
JPS5984855U (ja) 半導体記憶装置
JPH0416698U (ja)
JPS60160643U (ja) 半導体集積回路
JPS60136157U (ja) 半導体記憶装置
JPS6315065U (ja)
JPS6230359U (ja)
JPS6365312U (ja)
JPS62199826U (ja)
JPS61113555U (ja)
JPS60109131U (ja) ランダムアクセスメモリの保護回路
JPS63169711U (ja)
JPS62198597U (ja)