JPH0323996A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH0323996A JPH0323996A JP1157829A JP15782989A JPH0323996A JP H0323996 A JPH0323996 A JP H0323996A JP 1157829 A JP1157829 A JP 1157829A JP 15782989 A JP15782989 A JP 15782989A JP H0323996 A JPH0323996 A JP H0323996A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- memory
- memory lsi
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、メモリＬＳＩチップを多数個内蔵したＩＣメ
モリカードに関するものである。
モリカードに関するものである。
従来の技術
ＩＣメモリノノ−１・は、ＲＡＭ．ＲＯＭ等のメモリＬ
ＳＩを内蔵した携帯型情報記憶装置として多方面て利用
されている。近年、その用途の拡大に伴ない記憶容量の
大きい、すなわち大容量のＩＣメモリカードが要望され
るようになってきた。そのため、大容量のＩＣメモリノ
ノ一Ｆにおいては、多数個のメモリＬＳＩを一定面積の
プリント配線板に高密度に実装しなければならない。
ＳＩを内蔵した携帯型情報記憶装置として多方面て利用
されている。近年、その用途の拡大に伴ない記憶容量の
大きい、すなわち大容量のＩＣメモリカードが要望され
るようになってきた。そのため、大容量のＩＣメモリノ
ノ一Ｆにおいては、多数個のメモリＬＳＩを一定面積の
プリント配線板に高密度に実装しなければならない。
ところで、メモリＬＳＩの高密度な実装方法としては、
メモリＬＳＩのベアヂップの電極に、いわゆるフイルム
キャリア方式で導体リートを接合し、前記メモリＬＳＩ
ヂップをプリント配線板に平面的に並へて実装する方法
が効果的とされている。
メモリＬＳＩのベアヂップの電極に、いわゆるフイルム
キャリア方式で導体リートを接合し、前記メモリＬＳＩ
ヂップをプリント配線板に平面的に並へて実装する方法
が効果的とされている。
以下に従来のＩＣメモリノｌ−ドについて説明する。
第５図は従来のＩＣメモリノノードを示す部分断面図で
ある。第５図において、３１はケースで、プリント配線
３２を収納している。プリント配線板３２には導体配線
３３が形成されている。３４３４′はメモリＬＳＩチッ
プで、プリント配線板３２上に平面的に配置されている
。メモリＬＳＩチップ３４の電極３５には、フイルムキ
ャリア方式により、金属突起３６を介して導体り−１’
３ ７の一端部３７ａが接合されている。また導体り
ード３７の他端部３７ｂは、プリント配線板３２の導体
配線３３に接合されている。
ある。第５図において、３１はケースで、プリント配線
３２を収納している。プリント配線板３２には導体配線
３３が形成されている。３４３４′はメモリＬＳＩチッ
プで、プリント配線板３２上に平面的に配置されている
。メモリＬＳＩチップ３４の電極３５には、フイルムキ
ャリア方式により、金属突起３６を介して導体り−１’
３ ７の一端部３７ａが接合されている。また導体り
ード３７の他端部３７ｂは、プリント配線板３２の導体
配線３３に接合されている。
以上のようにペアチップ３４．３４’をプリント配線板
３２に実装しているのて、プリント配線板でのメモリＬ
ＳＩの占有面積は、比較的小さいものである。
３２に実装しているのて、プリント配線板でのメモリＬ
ＳＩの占有面積は、比較的小さいものである。
発明が解決しようとする課題
しかしながら」二記従来の構成では、メモリＬＳＩチッ
プがプリント配線板に平面的に配置されているので・、
メモリＬＳＩチップの数が多くなると、その占有面積も
拡大する。従って、一定面積を有するプリン１・配線板
に対し、実装できるメモリＬＳＩチップの数には自ずと
限界があった。また、メモリＬＳＩチップの数が増える
と、メモリＬＳＩチップの電極に接合された導体リード
間を電気的に接続するプリント配線板の導体配線の距離
が長くなり、従って、配線スペースが増えるので、プリ
ント配線板がコスト高になるとともに、信号の伝達速度
も遅くなるという課題を有していた。
プがプリント配線板に平面的に配置されているので・、
メモリＬＳＩチップの数が多くなると、その占有面積も
拡大する。従って、一定面積を有するプリン１・配線板
に対し、実装できるメモリＬＳＩチップの数には自ずと
限界があった。また、メモリＬＳＩチップの数が増える
と、メモリＬＳＩチップの電極に接合された導体リード
間を電気的に接続するプリント配線板の導体配線の距離
が長くなり、従って、配線スペースが増えるので、プリ
ント配線板がコスト高になるとともに、信号の伝達速度
も遅くなるという課題を有していた。
本発明は上記従来の課題を解決するもので、メモリＬＳ
Ｉの実装密度を飛躍的に高め、一定の面積を有するプリ
ン１・配線板に、多数のメモリＬＳＩチップを搭載して
大容量化を実現するとともに、配線スペースを減少して
プリント配線板のコストダウンを図り、信号伝達の高速
化をも実現できるＩＣメモリカードを提供することを目
的としている。
Ｉの実装密度を飛躍的に高め、一定の面積を有するプリ
ン１・配線板に、多数のメモリＬＳＩチップを搭載して
大容量化を実現するとともに、配線スペースを減少して
プリント配線板のコストダウンを図り、信号伝達の高速
化をも実現できるＩＣメモリカードを提供することを目
的としている。
課題を解決するための手段
この目的を達成するために本発明のＩＣメモリカードは
、プリント配線板と、前記プリン１・配線板に実装され
る複数個のメモリＬＳＩチップと、絶縁フイルム上に形
成・支持され、一端部が前記メモリＬＳＩチップの電極
と接合され、他端部が前記プリント配線板の導体配線に
接合される導体ノートとを有し、前記絶縁フイルムには
複数の位置決め孔を設け、前記絶縁フイルムの位置決め
孔に対応ずる前記プリント配線板の少なくとも２個所の
位置には位置決め孔を設け、前記プリント配線板に前記
メモリＬＳＩチップをその電極引出し方向が同一となる
方向に複数個積層するとともに、積層した各メモリＬＳ
Ｉチップの共通電極に接合された前記導体リードの他端
部を積層方向に重ね合わせて前記プリント配線板の導体
配線に接合する構威を有している。
、プリント配線板と、前記プリン１・配線板に実装され
る複数個のメモリＬＳＩチップと、絶縁フイルム上に形
成・支持され、一端部が前記メモリＬＳＩチップの電極
と接合され、他端部が前記プリント配線板の導体配線に
接合される導体ノートとを有し、前記絶縁フイルムには
複数の位置決め孔を設け、前記絶縁フイルムの位置決め
孔に対応ずる前記プリント配線板の少なくとも２個所の
位置には位置決め孔を設け、前記プリント配線板に前記
メモリＬＳＩチップをその電極引出し方向が同一となる
方向に複数個積層するとともに、積層した各メモリＬＳ
Ｉチップの共通電極に接合された前記導体リードの他端
部を積層方向に重ね合わせて前記プリント配線板の導体
配線に接合する構威を有している。
作用
この構成によって、メモリＬＳＩチップの占右面積が大
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリＬＳＩチップを実装して大容量化を実現で
きるとともに、積層した各チップ間の共通電極の導体リ
ートとうじを直接接合しているのて、配線スペースが減
少し、プリント配線板のコストダウンと信号伝達の高速
化を実現できる。
幅に縮小されるので、限られた面積のプリント配線板に
多数のメモリＬＳＩチップを実装して大容量化を実現で
きるとともに、積層した各チップ間の共通電極の導体リ
ートとうじを直接接合しているのて、配線スペースが減
少し、プリント配線板のコストダウンと信号伝達の高速
化を実現できる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるＩＣメモリカードの
一部を切欠いた斜視図であり、第２図は同しく部分断面
図であり、第３図は同じく電気回路のブロック図であり
、第４図は積層状態を示す部分斜視図である。
一部を切欠いた斜視図であり、第２図は同しく部分断面
図であり、第３図は同じく電気回路のブロック図であり
、第４図は積層状態を示す部分斜視図である。
第１図から第４図において、］はケースでプリント配線
板２を収納している。プリント配線板２は、メモリ回路
部３、コントロール回路部４、外部インターフエイス回
路部５て構戒されている。
板２を収納している。プリント配線板２は、メモリ回路
部３、コントロール回路部４、外部インターフエイス回
路部５て構戒されている。
メモリ回路部３は、複数のメモリＬＳＩチップ６て構成
され、メモリＬＳＩチップを２層に積層したものを多数
組プリント配線板２に搭載している。
され、メモリＬＳＩチップを２層に積層したものを多数
組プリント配線板２に搭載している。
コン１・１コール回路部４は、デコーダＩＣ等で構成さ
れ、アＩ・レス信号によるチップ選択・電源切５ ６ 換えによるバックアップコントロール等を行う。
れ、アＩ・レス信号によるチップ選択・電源切５ ６ 換えによるバックアップコントロール等を行う。
外部インターフェイス回路部５は、接続コネクタ８等で
構成され、接続コネクタ８は、他の機器や装置に取付け
られた接続部（図示せず）に結合され、プリント配線板
２に対して電源の供給と信号の授受とを行う。９はメモ
リ回路部３をバックアップする電池で、ボタン型リチウ
ム電池等を使用し、ケース１に収納されている。電池９
は、メモリ回路部３に対して接続コネクタ８から電源が
供給されない時に、バックアップ電源を供給する。
構成され、接続コネクタ８は、他の機器や装置に取付け
られた接続部（図示せず）に結合され、プリント配線板
２に対して電源の供給と信号の授受とを行う。９はメモ
リ回路部３をバックアップする電池で、ボタン型リチウ
ム電池等を使用し、ケース１に収納されている。電池９
は、メモリ回路部３に対して接続コネクタ８から電源が
供給されない時に、バックアップ電源を供給する。
次に、メモリＬＳＩチップ６の積層状態について述べる
。メモリＬＳＩチップ６は他のメモリＬＳＩチップ６′
の上に、それぞれの電極引出し配列が同一となる方向に
積層されている。１ｏ，１０゛はメモリＬＳＩチップ６
，６′のそれぞれの電極で、金属突起１１，１１゜を介
して、絶縁フィルム２０．２０’上に形成・支持された
導体リード１２．１２’の一端部１２ａ，１２’ａが接
続されている。そして電極１０．１０’はメモリＬＳＩ
チップ６，６゛の共通電極であるので、導体リード１２
゛の他端部１２′ｂの上に導体りードｌ２の他端部１２
ｂを重ねて、プリント配線板２の導体配線１６に接合さ
れている。１９．１９’は樹脂等で構成された絶縁材で
あり、メモリＬＳＩチップ６，６゛の電極１０．１０’
を保護するとともに、チップエツシと導体リードの一端
部１２ａ，１２′ａが直接接触するのを防ぎ、また、メ
モリＬＳＩチップ６の裏面と導体リートの一端１２′ａ
が直接接触するのを防止する。２１．２１ ’は絶縁フ
ィルム２０．２０’に設けた位置決め孔であり、２２は
プリント配線板２に設けた位置決め孔であり、それぞれ
各孔の位置は対応しており、例えばピン等を通すことに
よって容易に位置決めをし、導体リード１２．１２’の
他端部１２ｂ，１２′ｂを重ね合わせた時のずれを防止
する。
。メモリＬＳＩチップ６は他のメモリＬＳＩチップ６′
の上に、それぞれの電極引出し配列が同一となる方向に
積層されている。１ｏ，１０゛はメモリＬＳＩチップ６
，６′のそれぞれの電極で、金属突起１１，１１゜を介
して、絶縁フィルム２０．２０’上に形成・支持された
導体リード１２．１２’の一端部１２ａ，１２’ａが接
続されている。そして電極１０．１０’はメモリＬＳＩ
チップ６，６゛の共通電極であるので、導体リード１２
゛の他端部１２′ｂの上に導体りードｌ２の他端部１２
ｂを重ねて、プリント配線板２の導体配線１６に接合さ
れている。１９．１９’は樹脂等で構成された絶縁材で
あり、メモリＬＳＩチップ６，６゛の電極１０．１０’
を保護するとともに、チップエツシと導体リードの一端
部１２ａ，１２′ａが直接接触するのを防ぎ、また、メ
モリＬＳＩチップ６の裏面と導体リートの一端１２′ａ
が直接接触するのを防止する。２１．２１ ’は絶縁フ
ィルム２０．２０’に設けた位置決め孔であり、２２は
プリント配線板２に設けた位置決め孔であり、それぞれ
各孔の位置は対応しており、例えばピン等を通すことに
よって容易に位置決めをし、導体リード１２．１２’の
他端部１２ｂ，１２′ｂを重ね合わせた時のずれを防止
する。
以」二のように本実施例によれば、メモリＬＳＩチップ
６，６′を２個積層してプリント配線板２に搭載するこ
とによって、メモリＬＳＩチップ６，６′の占有面積を
半減ずることができ、一定面積のプリント配線板２に多
数のメモリＬＳＩチップを実装できるので、大容量のＩ
Ｃメモリカードを実現てきる。
６，６′を２個積層してプリント配線板２に搭載するこ
とによって、メモリＬＳＩチップ６，６′の占有面積を
半減ずることができ、一定面積のプリント配線板２に多
数のメモリＬＳＩチップを実装できるので、大容量のＩ
Ｃメモリカードを実現てきる。
さらに積層したメモリＬＳＩヂップ６，６′の共通電極
に接合された導体リート１２，１２’の他端部１２ｂ，
１２’ｂを重ね合わせてプリント配線板２の導体配線１
６に接合しているので、配線スペースが小さくなり、ブ
リン１・配線板２のコストダウンが図れるとともに、信
号伝達速度の速いＩＣメモリカードが実現できる。
に接合された導体リート１２，１２’の他端部１２ｂ，
１２’ｂを重ね合わせてプリント配線板２の導体配線１
６に接合しているので、配線スペースが小さくなり、ブ
リン１・配線板２のコストダウンが図れるとともに、信
号伝達速度の速いＩＣメモリカードが実現できる。
また、絶縁フィルム２０．２０’の位置決め孔２１．２
１’、これに対応したプリント配線板２の位置決め孔２
２にピン等を通して精度よく容易に積層が可能であり、
容易に積層階数の増加が可能となり、導体リード１２．
１２’の他端部１２ｂ１２゛ｂのずれによる短絡等を防
止でき、組立ての容易な信頼性の高いＩＣメモリカード
を実現できる。
１’、これに対応したプリント配線板２の位置決め孔２
２にピン等を通して精度よく容易に積層が可能であり、
容易に積層階数の増加が可能となり、導体リード１２．
１２’の他端部１２ｂ１２゛ｂのずれによる短絡等を防
止でき、組立ての容易な信頼性の高いＩＣメモリカード
を実現できる。
発明の効果
以上のとおり本発明は、プリント配線板と、前記プリン
ト配線板に実装される複数個のメモリＬＳＩチップと、
絶縁フィルム上で形成・支持され、一端部が前記メモリ
ＬＳＩチップの電極と接合され、他端部が前記プリント
配線板の導体配線に接合される導体リードを有し、前記
絶縁フィルムに複数の位置決め孔を設け、前記絶縁フィ
ルムの位置決め穴に対応する前記プリント配線板上の少
なくとも２個所の位置に位置決め穴を設け、前記プリン
ト配線板に前記メモリＬＳＩチップをその電極が同一に
なる方向に複数個積層するとともに、積層した各メモリ
ＬＳＩチップの共通電極に接合された前記導体リードの
他端部を積層方向に重ね合わせて前記プリント配線板の
導体配線に接合するこどにより、一定面積のプリント配
線板に、多数のメモリＬＳＩチップを実装できるので、
大容量のＩＣメモリカードを実現できる。また、プリン
ト配線板における配線がスペースが小さくなるため、プ
リント配線板のコストダウンを図れるとともに、信号の
伝達速度も速くなり、高速で情報処理することができる
ＩＣメモリノ１−ド９ １０ を実現てきる。さらに、容易にメモリＬＳＩチップを精
度よく積層し、位置ずれによる短絡等のない組立容易な
信頼性の高い優れたＩＣメモリカードを実現できるもの
である。
ト配線板に実装される複数個のメモリＬＳＩチップと、
絶縁フィルム上で形成・支持され、一端部が前記メモリ
ＬＳＩチップの電極と接合され、他端部が前記プリント
配線板の導体配線に接合される導体リードを有し、前記
絶縁フィルムに複数の位置決め孔を設け、前記絶縁フィ
ルムの位置決め穴に対応する前記プリント配線板上の少
なくとも２個所の位置に位置決め穴を設け、前記プリン
ト配線板に前記メモリＬＳＩチップをその電極が同一に
なる方向に複数個積層するとともに、積層した各メモリ
ＬＳＩチップの共通電極に接合された前記導体リードの
他端部を積層方向に重ね合わせて前記プリント配線板の
導体配線に接合するこどにより、一定面積のプリント配
線板に、多数のメモリＬＳＩチップを実装できるので、
大容量のＩＣメモリカードを実現できる。また、プリン
ト配線板における配線がスペースが小さくなるため、プ
リント配線板のコストダウンを図れるとともに、信号の
伝達速度も速くなり、高速で情報処理することができる
ＩＣメモリノ１−ド９ １０ を実現てきる。さらに、容易にメモリＬＳＩチップを精
度よく積層し、位置ずれによる短絡等のない組立容易な
信頼性の高い優れたＩＣメモリカードを実現できるもの
である。
第１図は本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図、第２図はその部分断面図、第
３図は同しく電気回路のブロック図、第４図は同しく積
層状態の一部を示す斜視図、第５図は従来のＩＣメモリ
ノノードにおける部分断面図である。 ２・・・・・・プリント配線板、６・・・・・・メモリ
ＬＳＩヂップ、１０・・・・・・電極、１２・・・・・
・導体リート、１２’ａ・・・・・・導体リードの一端
部、１２ｂ・・・・・・導体リートの他端部、１６・・
・・・・導体配線、２０・・・・・・絶縁フィルム、２
１・・・・・・位置決め孔、２２・・・・・・位置決め
孔。
一部を切り欠いた斜視図、第２図はその部分断面図、第
３図は同しく電気回路のブロック図、第４図は同しく積
層状態の一部を示す斜視図、第５図は従来のＩＣメモリ
ノノードにおける部分断面図である。 ２・・・・・・プリント配線板、６・・・・・・メモリ
ＬＳＩヂップ、１０・・・・・・電極、１２・・・・・
・導体リート、１２’ａ・・・・・・導体リードの一端
部、１２ｂ・・・・・・導体リートの他端部、１６・・
・・・・導体配線、２０・・・・・・絶縁フィルム、２
１・・・・・・位置決め孔、２２・・・・・・位置決め
孔。
Claims (1)
- プリント配線板と、前記プリント配線板に実装される
複数個のメモリＬＳＩチップと、絶縁フイルム上に形成
・支持され、一端部が前記メモリＬＳＩチップの電極と
接合され、他端部が前記プリント配線板の導体配線に接
合される導体リードとを有し、前記絶縁フイルムには複
数個の位置決め孔を設け、前記絶縁フイルムの位置決め
孔に対応する前記プリント配線板上の少なくとも２個所
の位置には位置決め孔を設け、前記プリント配線板に前
記メモリＬＳＩチップをその電極引出し方向が同一とな
る方向に複数個積層するとともに、積層した各メモリＬ
ＳＩチップの共通電極に接合された前記導体リードの他
端部を積層方向に重ね合わせて前記プリント配線板の導
体配線に接合したことを特徴とするＩＣメモリカード。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157829A JP2811758B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
| PCT/JP1989/000643 WO1990000117A1 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
| EP19890907813 EP0379592A4 (en) | 1988-06-29 | 1989-06-28 | Ic memory card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157829A JP2811758B2 (ja) | 1989-06-20 | 1989-06-20 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0323996A true JPH0323996A (ja) | 1991-01-31 |
| JP2811758B2 JP2811758B2 (ja) | 1998-10-15 |
Family
ID=15658235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157829A Expired - Lifetime JP2811758B2 (ja) | 1988-06-29 | 1989-06-20 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811758B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007057812A (ja) * | 2005-08-24 | 2007-03-08 | Lecip Corp | 装飾看板及び装飾看板におけるトランス |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188382A (ja) * | 1984-10-03 | 1986-05-06 | Seiko Epson Corp | カ−ドの製造方法 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JPS641269A (en) * | 1987-06-24 | 1989-01-05 | Hitachi Ltd | Semiconductor device |
-
1989
- 1989-06-20 JP JP1157829A patent/JP2811758B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188382A (ja) * | 1984-10-03 | 1986-05-06 | Seiko Epson Corp | カ−ドの製造方法 |
| JPS63317394A (ja) * | 1987-06-22 | 1988-12-26 | 大日本印刷株式会社 | Ｉｃカ−ド用ｉｃモジュ−ル |
| JPS641269A (en) * | 1987-06-24 | 1989-01-05 | Hitachi Ltd | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007057812A (ja) * | 2005-08-24 | 2007-03-08 | Lecip Corp | 装飾看板及び装飾看板におけるトランス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2811758B2 (ja) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6487078B2 (en) | Electronic module having a three dimensional array of carrier-mounted integrated circuit packages | |
| US6774473B1 (en) | Semiconductor chip module | |
| EP1327265B1 (en) | Electronic module having canopy-type carriers | |
| US20250300136A1 (en) | Semiconductor package having chip stack | |
| EP0379592A1 (en) | Ic memory card | |
| JPH0323996A (ja) | Ｉｃメモリカード | |
| JP2571021B2 (ja) | 半導体装置の接続アダプタ及び実装構造 | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JPH061095A (ja) | メモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JPH02217296A (ja) | Ｉｃメモリカード | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| CN115480620B (zh) | 一种存储器、存储设备以及电子设备 | |
| JPH118347A (ja) | 半導体装置 | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JPH04163988A (ja) | 電池内装型プリント配線板 | |
| EP1110175B1 (en) | Integrated circuit with electrical contact | |
| JPH0323999A (ja) | Ｉｃメモリカード | |
| JP3070191B2 (ja) | Ｉｃメモリカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070807 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080807 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090807 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |