JPH03240152A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03240152A JPH03240152A JP2033749A JP3374990A JPH03240152A JP H03240152 A JPH03240152 A JP H03240152A JP 2033749 A JP2033749 A JP 2033749A JP 3374990 A JP3374990 A JP 3374990A JP H03240152 A JPH03240152 A JP H03240152A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- arbiter
- master
- processing unit
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パーソナルコンピュータ、ワークステーショ
ン、オフィスコンピュータなどの情報処理装置に関する
。
ン、オフィスコンピュータなどの情報処理装置に関する
。
従来の情報処理装置におけるバス調停方式は、例えば、
その−例が特開昭62−80753号公報などに開示さ
れているような方式であった。
その−例が特開昭62−80753号公報などに開示さ
れているような方式であった。
上記従来技術では、特定のバスマスタが長時間バスを占
有したままバスの使用権を放棄しないという障害が起こ
り、それをタイマなどで検出した場合、原因がどこにあ
るのかを調べる手段について、あまり配慮がなされてい
ないという問題があった・ 本発明の目的は、このような問題を解決し、エラー処理
プログラムの中で上記のエラーの原因となっている場所
を特定する手段をハードウェアにより提供することにあ
る。
有したままバスの使用権を放棄しないという障害が起こ
り、それをタイマなどで検出した場合、原因がどこにあ
るのかを調べる手段について、あまり配慮がなされてい
ないという問題があった・ 本発明の目的は、このような問題を解決し、エラー処理
プログラムの中で上記のエラーの原因となっている場所
を特定する手段をハードウェアにより提供することにあ
る。
本発明は上記目的を達成するため、中央処理装置(MP
U)およびバスの使用権を調停するバスコントローラ中
のバスアービタに関して下記(1)(2)のハードウェ
ア手段を持つ。
U)およびバスの使用権を調停するバスコントローラ中
のバスアービタに関して下記(1)(2)のハードウェ
ア手段を持つ。
(1)バスアービタにおいて、CPU以外のバスマスタ
が一定の時間以上バスを占有しないように監視するタイ
マ、および特定のバスマスタがバス使用権を放棄しない
という障害が発生して、当該タイマにより検出された場
合、どのバスマスタがバスを使用中であったかという情
報を保存するための、MPUから直接アクセス可能なエ
ラー情報レジスタを設ける。上記エラー発生時、本バス
アービタはこのエラー情報レジスタのセットと同時に、
MPUに対し割り込みをかけ、このエラー情報レジスタ
の参照を要求する。このとき、バスアービタはMPUに
対するバス使用要求を取り下げる。
が一定の時間以上バスを占有しないように監視するタイ
マ、および特定のバスマスタがバス使用権を放棄しない
という障害が発生して、当該タイマにより検出された場
合、どのバスマスタがバスを使用中であったかという情
報を保存するための、MPUから直接アクセス可能なエ
ラー情報レジスタを設ける。上記エラー発生時、本バス
アービタはこのエラー情報レジスタのセットと同時に、
MPUに対し割り込みをかけ、このエラー情報レジスタ
の参照を要求する。このとき、バスアービタはMPUに
対するバス使用要求を取り下げる。
(2)あるいは、MPUにおいてバスの解放時間を監視
するタイマを設ける。バスアービタ内には、上述したと
同様のエラー情報レジスタを設ける。
するタイマを設ける。バスアービタ内には、上述したと
同様のエラー情報レジスタを設ける。
本タイマは2段階の構造になっており、この第一段階に
おいては、MPUがバスアービタに対して、以降他のバ
スマスタからのバス使用要求が来ていても、現在バスを
使用中のバスマスタがバスの使用を終了した時点で、い
ったんMPUにバス使用権を返させる要求を出す。第2
段階は、特定のバスマスタがバス使用権を放棄できない
という障害が起こったと判断した状態で、この時点でl
MPUは、強制的にバス使用権を獲得し、バスアービタ
内のエラー情報レジスタの参照を行なう。
おいては、MPUがバスアービタに対して、以降他のバ
スマスタからのバス使用要求が来ていても、現在バスを
使用中のバスマスタがバスの使用を終了した時点で、い
ったんMPUにバス使用権を返させる要求を出す。第2
段階は、特定のバスマスタがバス使用権を放棄できない
という障害が起こったと判断した状態で、この時点でl
MPUは、強制的にバス使用権を獲得し、バスアービタ
内のエラー情報レジスタの参照を行なう。
以上述べた手段では、MPUがバス使用権を有していな
い状態で障害が起こったときでも、その検出時にMPU
が強制的にバス使用権を獲得し、エラー情報をアクセス
できる。すなわち、特定のバスマスタがバス使用権を放
棄しなくなるという障害が起こった場合、装置全体を停
止せざるをえなかったシステムにおいて、ソフトウェア
による一連のエラー処理が可能となる。
い状態で障害が起こったときでも、その検出時にMPU
が強制的にバス使用権を獲得し、エラー情報をアクセス
できる。すなわち、特定のバスマスタがバス使用権を放
棄しなくなるという障害が起こった場合、装置全体を停
止せざるをえなかったシステムにおいて、ソフトウェア
による一連のエラー処理が可能となる。
以下、本発明の実施例を第1図、第2図、3図により説
明する。
明する。
第1図は、本発明第一の実施例のシステム構成を示した
ブロック図で、lは命令実行ユニットと共にメモリ管理
ユニットを備えた中央処理装置(MPU)、2.3はそ
れぞれMPUI中の命令実行ユニット、キャッシュメモ
リのヒツト判定機能を備えたメモリ管理ユニット(MM
U)を示す。
ブロック図で、lは命令実行ユニットと共にメモリ管理
ユニットを備えた中央処理装置(MPU)、2.3はそ
れぞれMPUI中の命令実行ユニット、キャッシュメモ
リのヒツト判定機能を備えたメモリ管理ユニット(MM
U)を示す。
4はバス権調停機能(バスアービタ)を備えたパスコン
トローラ、5は主記憶アクセスを制御するメモリコント
ローラ、6は主記憶装置(メインメモリ)、7はキャッ
シュメモリのアドレスアレイ、8はキャッシュメモリ、
9.10.11はそれぞれ外部バスマスタ、12はMP
Uにより制御されるアドレスバイパス用ドライバ、13
はアドレス用ラッチ、14はMPUにより制御されるデ
ータ用双方向ドライバ、15はキャッシュメモリ用アド
レスラッチ、工6はバスコントローラ4内部のバス監視
タイマ、エフはバスコントローラ4内部のエラー情報レ
ジスタ、19はアドレスとデータのマルチプレクスバス
、20はアドレスバス、21はデータバス、22はアド
レスアレイデータ、23はバスコントローラ4からMP
UIに対する割り込み信号、24はMPUIからバスコ
ントローラ4に対するバス解放信号、25はバスコント
ローラ4からMPUIに対するバス解放要求信号、26
はMPU1の出力するメモリアクセス制御信号、27.
28.29はそれぞれ外部バスマスタ9.10.11か
らバスコントローラ4へのバス解放要求信号、30.3
1.32はバスコントローラ4から外部バスマスタ9.
10.1工へのバス解放信号、33はキャッシュメモリ
用アドレスバス、36はMPUIからバスコントローラ
4への直接アクセスを指定するバスコントローラ選択信
号である。
トローラ、5は主記憶アクセスを制御するメモリコント
ローラ、6は主記憶装置(メインメモリ)、7はキャッ
シュメモリのアドレスアレイ、8はキャッシュメモリ、
9.10.11はそれぞれ外部バスマスタ、12はMP
Uにより制御されるアドレスバイパス用ドライバ、13
はアドレス用ラッチ、14はMPUにより制御されるデ
ータ用双方向ドライバ、15はキャッシュメモリ用アド
レスラッチ、工6はバスコントローラ4内部のバス監視
タイマ、エフはバスコントローラ4内部のエラー情報レ
ジスタ、19はアドレスとデータのマルチプレクスバス
、20はアドレスバス、21はデータバス、22はアド
レスアレイデータ、23はバスコントローラ4からMP
UIに対する割り込み信号、24はMPUIからバスコ
ントローラ4に対するバス解放信号、25はバスコント
ローラ4からMPUIに対するバス解放要求信号、26
はMPU1の出力するメモリアクセス制御信号、27.
28.29はそれぞれ外部バスマスタ9.10.11か
らバスコントローラ4へのバス解放要求信号、30.3
1.32はバスコントローラ4から外部バスマスタ9.
10.1工へのバス解放信号、33はキャッシュメモリ
用アドレスバス、36はMPUIからバスコントローラ
4への直接アクセスを指定するバスコントローラ選択信
号である。
本システムにおけるバス使用権の調停方式は、次のよう
である。外部バスマスタ9から11がバスを使用する場
合は、バス解放要求信号27から29によりバスコント
ローラ4に対しバス権を要求する。それを受けたバスコ
ントローラ4は、MPUIに対しバス解放要求信号25
によりバス権を要求する。MPUIがバス解放信号24
によりバスを解放すると、バスコントローラ4は内部で
優先制御を行ない、決められた優先順位に従って、バス
解放信号30から32を用いて外部バスマスタに対して
バス使用許可を出す。バスコントローラ4の内部にある
バス監視タイマ16は2段階の構造になっており、第一
段階を検出した状態においてバスコントローラ4は、他
のバスマスタからのバス使用要求が来ていても、現在バ
スを使用中のバスマスタがバスの使用を終了した時点で
、いったんMPU1にバス使用権を返すという制御を行
なう。
である。外部バスマスタ9から11がバスを使用する場
合は、バス解放要求信号27から29によりバスコント
ローラ4に対しバス権を要求する。それを受けたバスコ
ントローラ4は、MPUIに対しバス解放要求信号25
によりバス権を要求する。MPUIがバス解放信号24
によりバスを解放すると、バスコントローラ4は内部で
優先制御を行ない、決められた優先順位に従って、バス
解放信号30から32を用いて外部バスマスタに対して
バス使用許可を出す。バスコントローラ4の内部にある
バス監視タイマ16は2段階の構造になっており、第一
段階を検出した状態においてバスコントローラ4は、他
のバスマスタからのバス使用要求が来ていても、現在バ
スを使用中のバスマスタがバスの使用を終了した時点で
、いったんMPU1にバス使用権を返すという制御を行
なう。
第2段階は、特定のバスマスタがバス使用権を放棄でき
ないという障害が起こったと判断した状態で、この時点
で、バスコントローラ4は、現在バスを使用中のバスマ
スタがあるにもかかわらず、強制的にバス解放要求信号
25を無効化し、MPU1にバス権を返すという制御を
行なう。このとき、バスコントローラ4は内部のエラー
情報レジスタ17に、エラー要因に加えて、どのバスマ
スタがバスを使用中であったかという情報を保存し、同
時に、MPUIに対し割り込み信号23により、エラー
情報レジスタ17の参照を要求する。MPU1は、メモ
リアクセス制御信号26およびバスコントローラ選択信
号36により、マルチプレクスバス19を介してバスコ
ントローラ4をアクセスする。バスコントローラ4はア
ドレス、データ共にマルチプレクスバス19からとる。
ないという障害が起こったと判断した状態で、この時点
で、バスコントローラ4は、現在バスを使用中のバスマ
スタがあるにもかかわらず、強制的にバス解放要求信号
25を無効化し、MPU1にバス権を返すという制御を
行なう。このとき、バスコントローラ4は内部のエラー
情報レジスタ17に、エラー要因に加えて、どのバスマ
スタがバスを使用中であったかという情報を保存し、同
時に、MPUIに対し割り込み信号23により、エラー
情報レジスタ17の参照を要求する。MPU1は、メモ
リアクセス制御信号26およびバスコントローラ選択信
号36により、マルチプレクスバス19を介してバスコ
ントローラ4をアクセスする。バスコントローラ4はア
ドレス、データ共にマルチプレクスバス19からとる。
次に、本発明の第二の実施例について、第2図を用いて
説明する。第2図中、37はMPUIからバスコントロ
ーラ4に対するバス権返還要求信号、38は第一の実施
例においてバスコントローラ4内部にあったバス監視タ
イマ16のかわりに設けたMPUI内部のバス監視タイ
マである。
説明する。第2図中、37はMPUIからバスコントロ
ーラ4に対するバス権返還要求信号、38は第一の実施
例においてバスコントローラ4内部にあったバス監視タ
イマ16のかわりに設けたMPUI内部のバス監視タイ
マである。
外部バスマスタのバス権獲得方法は、第一の実施例と同
様である。ここでは、MPUIにバスの解放時間を監視
するバス監視タイマ38を設ける。
様である。ここでは、MPUIにバスの解放時間を監視
するバス監視タイマ38を設ける。
このバス監視タイマ38も2段階の構造になっており、
この第一段階においては、MPUIがバスコントローラ
4に対して以降他のバスマスタからのバス使用要求が来
ていても、現在バスを使用中のバスマスタがバスの使用
を終了した時点で、いったんMPU1にバス使用権を返
す要求をバス権返還要求信号37により出す。第2段階
は、特定のバスマスタがバス使用権を放棄できなり)と
し)つ障害が起こったと判断した状態で、この時点で、
MPUIは、強制的にバス解放信号24を無効化して、
強制的にバス使用権を獲得し、バスコントローラ4内の
エラー情報レジスタ17の参照を行なう。
この第一段階においては、MPUIがバスコントローラ
4に対して以降他のバスマスタからのバス使用要求が来
ていても、現在バスを使用中のバスマスタがバスの使用
を終了した時点で、いったんMPU1にバス使用権を返
す要求をバス権返還要求信号37により出す。第2段階
は、特定のバスマスタがバス使用権を放棄できなり)と
し)つ障害が起こったと判断した状態で、この時点で、
MPUIは、強制的にバス解放信号24を無効化して、
強制的にバス使用権を獲得し、バスコントローラ4内の
エラー情報レジスタ17の参照を行なう。
特定のバスマスタがバス使用権を放棄しなくなるという
障害が起こったときには、バス権を取っているバスマス
タがバスをドライブしたままの状態の場合がある。そこ
で、本発明においてバスコントローラ4は、マルチプレ
クスバス19と第3図のような接続を行なう。
障害が起こったときには、バス権を取っているバスマス
タがバスをドライブしたままの状態の場合がある。そこ
で、本発明においてバスコントローラ4は、マルチプレ
クスバス19と第3図のような接続を行なう。
第3図は、彫工図および第2図におけるマルチプレクス
バス19の部分の詳細を示したもので、107はマルチ
プレクスバス上位側、108はマルチプレクスバス下位
側、101,102はそれぞれマルチプレクスバス上位
側107、マルチプレクスバス下位側↓08に対応する
アドレスバイパス用ドライバ、103.104はそれぞ
れマルチプレクスバス上位側107、マルチプレクスパ
ス下位倒108に対応するアドレス用ラッチ、105.
106はそれぞれマルチプレクスバス上位側107、マ
ルチプレクスバス下位側108に対応するデータ用双方
向ドライバ、109はアドレスバス上位側、110はア
ドレスバス下位側、111はデータバス上位側、112
はデータバス下位側である。外部バスマスタ9は、MP
UIよりアドレス、データ共にバス幅が狭いバスマスタ
であり、このとき外部バスマスタ9が使用している部分
がマルチプレクスバス下位側108、使用していない部
分がマルチプレクスバス上位側107である。バスコン
トローラ4は、MPU1よりアドレス、データ共にマル
チプレクスバス上位倒107より取るので、特定のバス
マスタがバス使用権を放棄しなくなるという障害が起り
、バス権を取っているバスマスタがバスをドライブした
ままの状態の場合でも、MPUIは、マルチプレクスバ
ス19を介して、バスコントローラ4内のエラー情報レ
ジスタ17の参照を行なうことができる。
バス19の部分の詳細を示したもので、107はマルチ
プレクスバス上位側、108はマルチプレクスバス下位
側、101,102はそれぞれマルチプレクスバス上位
側107、マルチプレクスバス下位側↓08に対応する
アドレスバイパス用ドライバ、103.104はそれぞ
れマルチプレクスバス上位側107、マルチプレクスパ
ス下位倒108に対応するアドレス用ラッチ、105.
106はそれぞれマルチプレクスバス上位側107、マ
ルチプレクスバス下位側108に対応するデータ用双方
向ドライバ、109はアドレスバス上位側、110はア
ドレスバス下位側、111はデータバス上位側、112
はデータバス下位側である。外部バスマスタ9は、MP
UIよりアドレス、データ共にバス幅が狭いバスマスタ
であり、このとき外部バスマスタ9が使用している部分
がマルチプレクスバス下位側108、使用していない部
分がマルチプレクスバス上位側107である。バスコン
トローラ4は、MPU1よりアドレス、データ共にマル
チプレクスバス上位倒107より取るので、特定のバス
マスタがバス使用権を放棄しなくなるという障害が起り
、バス権を取っているバスマスタがバスをドライブした
ままの状態の場合でも、MPUIは、マルチプレクスバ
ス19を介して、バスコントローラ4内のエラー情報レ
ジスタ17の参照を行なうことができる。
本発明によれば、特定のバスマスタがバス使用権を放棄
しなくなるという障害が起こった場合、装置全体を停止
せざるを得なかったシステムにおいて、障害の原因究明
を始めとする一連のエラー処理をソフトウェア的に行な
うことを可能にするという効果がある。
しなくなるという障害が起こった場合、装置全体を停止
せざるを得なかったシステムにおいて、障害の原因究明
を始めとする一連のエラー処理をソフトウェア的に行な
うことを可能にするという効果がある。
本発明によれば、障害が起こった場合、装置全体を停止
させずに、エラーの原因となっている場所の特定や一連
のエラー処理をソフトウェア的に行なうことを可能にす
るという効果がある。この結果、保守、点検がやりやす
くなりシステム全体の信頼性も向上する。
させずに、エラーの原因となっている場所の特定や一連
のエラー処理をソフトウェア的に行なうことを可能にす
るという効果がある。この結果、保守、点検がやりやす
くなりシステム全体の信頼性も向上する。
第1図は本発明第一の実施例のシステム構成威を示すブ
ロック図、第2図は本発明の第二の実施例のシステム構
成を示すブロック図、第3図は第1図および第2図にお
ける本発明のマルチプレクスバスの部分の一実施例を示
す図である。 符号の説明 1・・・中央処理袋Wl(MPU) 、2・・・命令実
行ユニット、3・・・メモリ管理ユニット(MMU)
、4・・・バス権調停機能(バスアービタ)を備えたバ
スコントローラ、5・・・メモリコントローラ、6・・
・主記憶袋ff1(メインメモリ)、7・・・キャッシ
ュメモリのアドレスアレイ、8・・・キャッシュメモリ
、9.10.11・・・外部バスマスタ、12・・・ア
ドレスバイパス用ドライバ、13・・・アドレス用ラッ
チ、14・・・データ用双方向ドライバ、15・・・キ
ャッシュメモリ用アドレスラッチ、16・・・バス監視
タイマ、17・・・エラー情報レジスタ、19・・・マ
ルチプレクスバス、20・・・アドレスバス、21・・
・データバス、22・・・アドレスアレイデータ、23
・・・割り込み信号、24・・・バス解放信号、25・
・・バス解放要求信号、26・・・メモリアクセス制御
信号、27.28.29・・・バス解放要求信号、30
.31.32・・・バス解放信号、33・・・キャッシ
ュメモリ用アドレスバス、36・・・バスコントローラ
選択信号。
ロック図、第2図は本発明の第二の実施例のシステム構
成を示すブロック図、第3図は第1図および第2図にお
ける本発明のマルチプレクスバスの部分の一実施例を示
す図である。 符号の説明 1・・・中央処理袋Wl(MPU) 、2・・・命令実
行ユニット、3・・・メモリ管理ユニット(MMU)
、4・・・バス権調停機能(バスアービタ)を備えたバ
スコントローラ、5・・・メモリコントローラ、6・・
・主記憶袋ff1(メインメモリ)、7・・・キャッシ
ュメモリのアドレスアレイ、8・・・キャッシュメモリ
、9.10.11・・・外部バスマスタ、12・・・ア
ドレスバイパス用ドライバ、13・・・アドレス用ラッ
チ、14・・・データ用双方向ドライバ、15・・・キ
ャッシュメモリ用アドレスラッチ、16・・・バス監視
タイマ、17・・・エラー情報レジスタ、19・・・マ
ルチプレクスバス、20・・・アドレスバス、21・・
・データバス、22・・・アドレスアレイデータ、23
・・・割り込み信号、24・・・バス解放信号、25・
・・バス解放要求信号、26・・・メモリアクセス制御
信号、27.28.29・・・バス解放要求信号、30
.31.32・・・バス解放信号、33・・・キャッシ
ュメモリ用アドレスバス、36・・・バスコントローラ
選択信号。
Claims (1)
- 【特許請求の範囲】 1、中央処理装置と少なくとももう一つのバス使用権を
獲得しうるバスマスタを有し、それらのバス使用権を調
停するバスアービタを備えた情報処理装置において、C
PU以外のバスマスタが一定の時間以上バスを占有しな
いように監視するタイマを備えたことを特徴とする情報
処理装置。 2、上記監視タイマは、2段階の構造になっており、タ
イマが第1段階を検出した状態において上記バスアービ
タは、他のバスマスタからのバス使用要求が来ていても
、現在バスを使用中のバスマスタがバスの使用を終了し
た時点で、いったん上記中央処理装置にバス使用権を返
すという制御を行なうことを特徴とする請求項1記載の
情報処理装置。 3、上記監視タイマが第2段階を検出した状態において
上記バスアービタが、現在バスを使用中のバスマスタが
あるにもかかわらず、強制的に上記中央処理装置に対す
るバス解放要求を無効化し、上記中央処理装置にバス権
を返し、このとき、上記バスアービタがエラー要因と、
どのバスマスタがバスを使用中であったかという情報を
保存し、同時に、上記中央処理装置に対し割り込みをか
け、その割り込み要求により、中央処理装置がエラー情
報の参照を行なうことを特徴とする請求項1記載の情報
処理装置。 4、上記の機能を備えた監視タイマを中央処理装置内に
有することを特徴とする請求項1、2又は3記載の情報
処理装置。 5、請求項4記載の中央処理装置は、監視タイマの第一
段階においては、バスアービタに対して、以降他のバス
マスタからのバス使用要求が来ていても、現在バスを使
用中のバスマスタがバスの使用を終了した時点で、いっ
たん中央処理装置にバス使用権を返させる要求を出し、
第2段階は、強制的にバス使用権を獲得し、バスアービ
タ内のエラー情報の参照を行なうことを特徴とする情報
処理装置。 6、請求項3又は5記載の中央処理装置がバスアービタ
内のエラー情報の参照を行なうとき、バス権を取ってい
るバスマスタがバスをドライブしたままの状態の場合で
あってもかまわないように、バスアービタをアクセスす
るバスとして、他のバスマスタが使用しないバス上のビ
ットを用いることを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033749A JP2993694B2 (ja) | 1990-02-16 | 1990-02-16 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2033749A JP2993694B2 (ja) | 1990-02-16 | 1990-02-16 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240152A true JPH03240152A (ja) | 1991-10-25 |
| JP2993694B2 JP2993694B2 (ja) | 1999-12-20 |
Family
ID=12395070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2033749A Expired - Fee Related JP2993694B2 (ja) | 1990-02-16 | 1990-02-16 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2993694B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195272A (ja) * | 1992-12-22 | 1994-07-15 | Nec Corp | バス調停回路 |
| JP2000347986A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | マイコン、バス調停方法、バススレーブ装置およびバス共有システム装置 |
| US8468283B2 (en) | 2006-06-01 | 2013-06-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Arbiter diagnostic apparatus and method |
-
1990
- 1990-02-16 JP JP2033749A patent/JP2993694B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06195272A (ja) * | 1992-12-22 | 1994-07-15 | Nec Corp | バス調停回路 |
| JP2000347986A (ja) * | 1999-06-03 | 2000-12-15 | Matsushita Electric Ind Co Ltd | マイコン、バス調停方法、バススレーブ装置およびバス共有システム装置 |
| US8468283B2 (en) | 2006-06-01 | 2013-06-18 | Telefonaktiebolaget Lm Ericsson (Publ) | Arbiter diagnostic apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2993694B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0559409B1 (en) | A method and apparatus for performing a bus arbitration protocol in a data processing system | |
| JPH03240152A (ja) | 情報処理装置 | |
| US5293496A (en) | Inhibit write apparatus and method for preventing bus lockout | |
| JPH03244054A (ja) | 記憶保護方式 | |
| JPH0635747A (ja) | デバッグ支援装置 | |
| JPS619747A (ja) | バス制御装置 | |
| JPH0830549A (ja) | バス制御装置 | |
| JPH113310A (ja) | ダイレクトメモリアクセスリクエスト制御装置 | |
| JP2946561B2 (ja) | マルチプロセッサシステム | |
| JPH1139266A (ja) | マルチプロセッサ装置 | |
| JPH02219157A (ja) | コンピュータシステム内のバスアービタ | |
| JP2837893B2 (ja) | マイクロコンピュータ装置 | |
| JP2846999B2 (ja) | マイクロプロセッサ | |
| JPH03252831A (ja) | Dma転送によるras情報収集方法 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPS6125265A (ja) | デ−タ処理装置 | |
| JPH03100736A (ja) | パトロール診断装置 | |
| JPH0317757A (ja) | データ処理装置 | |
| JPS62152056A (ja) | 情報処理装置 | |
| JPH0437948A (ja) | 排他制御方式 | |
| JPS61216051A (ja) | 記憶装置アクセス制御方式 | |
| JPH0782447B2 (ja) | Dmaデータ転送制御装置 | |
| JPH05233526A (ja) | Dma制御方式 | |
| JPH0581169A (ja) | バス制御システム | |
| JPH06259275A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |