JPH03240221A - 多結晶半導体薄膜形成方法 - Google Patents
多結晶半導体薄膜形成方法Info
- Publication number
- JPH03240221A JPH03240221A JP3612990A JP3612990A JPH03240221A JP H03240221 A JPH03240221 A JP H03240221A JP 3612990 A JP3612990 A JP 3612990A JP 3612990 A JP3612990 A JP 3612990A JP H03240221 A JPH03240221 A JP H03240221A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- amorphous
- semiconductor thin
- polycrystalline
- grain size
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、多結晶半導体薄膜の形成方法に関し、より詳
細には１、例えば高性能の薄膜トランジスタ（ＴＰＴ）
等の半導体装置を作り得る、大粒径の多結晶半導体薄膜
の形成方法に関する［従来の技術］ 従来、非晶質基板等の基体上に多結晶半導体薄膜を成長
させる結晶形成技術の分野における一つの方法として、
基体上にあらかじめ形成された非晶質半導体薄膜を融点
以下の温度で低温アニールすることにより固相成長させ
る方法が提案されている。
細には１、例えば高性能の薄膜トランジスタ（ＴＰＴ）
等の半導体装置を作り得る、大粒径の多結晶半導体薄膜
の形成方法に関する［従来の技術］ 従来、非晶質基板等の基体上に多結晶半導体薄膜を成長
させる結晶形成技術の分野における一つの方法として、
基体上にあらかじめ形成された非晶質半導体薄膜を融点
以下の温度で低温アニールすることにより固相成長させ
る方法が提案されている。
この技術について、多結晶ｓｉ′Ｆ！ｉ膜を例として説
明する。
明する。
まず、非晶質基板である５ｉＣｈ上に、非晶質Ｓｉ薄膜
層を形成する。この非晶質Ｓｉ層の形成方法としては、
多結晶Ｓｉ薄膜層にＳｉをイオン注入して非晶質化する
方法、化学気相法でＳＥＬの熱分解を用いて非晶質Ｓｉ
薄膜を形成する方法、電子ビーム蒸着法、スパッタ法、
あるいはグロー放電によるＳ １１（４の分解を利用し
た非晶質５ｉＷＪ膜の形成方法等が知られている。
層を形成する。この非晶質Ｓｉ層の形成方法としては、
多結晶Ｓｉ薄膜層にＳｉをイオン注入して非晶質化する
方法、化学気相法でＳＥＬの熱分解を用いて非晶質Ｓｉ
薄膜を形成する方法、電子ビーム蒸着法、スパッタ法、
あるいはグロー放電によるＳ １１（４の分解を利用し
た非晶質５ｉＷＪ膜の形成方法等が知られている。
このようにして得られた前記非晶質Ｓｉ薄膜層を窒素雰
囲気中で６００℃の温度で数時間から数十時間熱処理を
施すと、非晶質Ｓｉ層中に結晶核が発生し、熱処理時間
の経過とともにその大きさが増大し、結晶粒が互いに衝
突するまでに成長して、そこに粒界が形成される。大粒
径の多結晶Ｓｉ薄膜を形成させる方法としては、例えば
Ｓｉイオン注入によって作製された厚さｌ０００人はど
の非晶質Ｓｉ層を用いると、６００℃、 １００時間の
窒素雰囲気中での熱処理によって、その粒径は５μｍに
も成長する（Ｔ、Ｎｏｇｕｃｈｉ、 ）１．Ｈａｙａｓ
ｈｉ ａｎｄ Ｈ，Ｏｈｓｈｉｍａ、 １９８７Ｍａｔ
、 Ｒｅｓ、 Ｓｏｃ、Ｓｙｍｐ、 Ｐｒｏｃ、、
１０６． Ｐｏ１ｙｓｉｌｉｃｏｎａｎｄ Ｉｎｔｅｒ
ｆａｃｅｓ、 ２９３． （Ｅｌｓｅｖｉｅｒ ５ｃｉ
ｅｎｃｅ Ｐｕｂｌｉ−ｓｈｉｎｇ、 Ｎｅｗ Ｙｏｒ
ｋ、 １９８８））。
囲気中で６００℃の温度で数時間から数十時間熱処理を
施すと、非晶質Ｓｉ層中に結晶核が発生し、熱処理時間
の経過とともにその大きさが増大し、結晶粒が互いに衝
突するまでに成長して、そこに粒界が形成される。大粒
径の多結晶Ｓｉ薄膜を形成させる方法としては、例えば
Ｓｉイオン注入によって作製された厚さｌ０００人はど
の非晶質Ｓｉ層を用いると、６００℃、 １００時間の
窒素雰囲気中での熱処理によって、その粒径は５μｍに
も成長する（Ｔ、Ｎｏｇｕｃｈｉ、 ）１．Ｈａｙａｓ
ｈｉ ａｎｄ Ｈ，Ｏｈｓｈｉｍａ、 １９８７Ｍａｔ
、 Ｒｅｓ、 Ｓｏｃ、Ｓｙｍｐ、 Ｐｒｏｃ、、
１０６． Ｐｏ１ｙｓｉｌｉｃｏｎａｎｄ Ｉｎｔｅｒ
ｆａｃｅｓ、 ２９３． （Ｅｌｓｅｖｉｅｒ ５ｃｉ
ｅｎｃｅ Ｐｕｂｌｉ−ｓｈｉｎｇ、 Ｎｅｗ Ｙｏｒ
ｋ、 １９８８））。
この方法により得られる多結晶Ｓｉ薄膜の表面は平坦で
あり、ＭＯＳトランジスタやダイオードなどの電子素子
を通常の半導体プロセスを用いて形成することが可能で
ある。しかも、この多結晶Ｓｉ薄膜の平均粒径はＬＰＣ
ＶＤ法で形成した多結晶Ｓｉ等に比べてかなり大きいた
め、これらの電子素子の特性も比較的良好なものが得ら
れる。例えば、この多結晶Ｓｉ薄膜上に形成されたｎＭ
ＯｓＭＯＳトランジスタリア移動度は１００ｃｍ２／Ｌ
ｓｅｃを越えるものが観測され、イオン注入法を用いる
この方法は電子素子作製上極めて有用な大粒径多結晶Ｓ
ｉ薄膜の形成方法である。
あり、ＭＯＳトランジスタやダイオードなどの電子素子
を通常の半導体プロセスを用いて形成することが可能で
ある。しかも、この多結晶Ｓｉ薄膜の平均粒径はＬＰＣ
ＶＤ法で形成した多結晶Ｓｉ等に比べてかなり大きいた
め、これらの電子素子の特性も比較的良好なものが得ら
れる。例えば、この多結晶Ｓｉ薄膜上に形成されたｎＭ
ＯｓＭＯＳトランジスタリア移動度は１００ｃｍ２／Ｌ
ｓｅｃを越えるものが観測され、イオン注入法を用いる
この方法は電子素子作製上極めて有用な大粒径多結晶Ｓ
ｉ薄膜の形成方法である。
［発明が解決しようとする課題１
しかしながら、上記従来例によると、大粒径の多結晶Ｓ
ｉ薄膜を得るには、５ｉ０２などの下地基体上に非晶質
Ｓｉ薄膜あるいは多結晶Ｓｉ薄膜を形成した後に、イオ
ン注入という一工程を必ず通過しなくてはならない。こ
の工程は、工業的に生産する場合、生産効率を高め、製
造コストを低減するという目的にとって極めて重大な障
害となる。さらに、この方法により形成された大粒径多
結晶Ｓｉ薄膜の粒径は、大きいといえどもたかだか５μ
ｍであり、この多結晶Ｓｉ薄膜上に形成した電子素子の
特性は良好であるものの十分な値を示しているわけでは
ない。
ｉ薄膜を得るには、５ｉ０２などの下地基体上に非晶質
Ｓｉ薄膜あるいは多結晶Ｓｉ薄膜を形成した後に、イオ
ン注入という一工程を必ず通過しなくてはならない。こ
の工程は、工業的に生産する場合、生産効率を高め、製
造コストを低減するという目的にとって極めて重大な障
害となる。さらに、この方法により形成された大粒径多
結晶Ｓｉ薄膜の粒径は、大きいといえどもたかだか５μ
ｍであり、この多結晶Ｓｉ薄膜上に形成した電子素子の
特性は良好であるものの十分な値を示しているわけでは
ない。
本発明は上記従来技術の有する課題を解決するもので、
大粒径の多結晶半導体薄膜をイオン注入法を用いずに形
成することができる多結晶半導体薄膜の形成方法を提供
することを目的とするものである。
大粒径の多結晶半導体薄膜をイオン注入法を用いずに形
成することができる多結晶半導体薄膜の形成方法を提供
することを目的とするものである。
〔課題を解決するための手段］
本発明によれば、非晶質半導体薄膜を該非晶質半導体薄
膜の融点以下の温度における熱処理による固相成長によ
って結晶化させる多結晶半導体薄膜形成方法において、
前記非晶質半導体薄膜堆積時の雰囲気中の酸素原子濃度
を低減しつつ、かつ前記非晶質半導体薄膜を堆積させる
下地基体材料の温度を３００に以下に制御して前記非晶
質半導体Ｗｉ膜を堆積させた後、熱処理による固相成長
を行なうことにより、イオン注入工程を経ることなく、
大粒径の多結晶半導体薄膜を形成させることができるも
のである。
膜の融点以下の温度における熱処理による固相成長によ
って結晶化させる多結晶半導体薄膜形成方法において、
前記非晶質半導体薄膜堆積時の雰囲気中の酸素原子濃度
を低減しつつ、かつ前記非晶質半導体薄膜を堆積させる
下地基体材料の温度を３００に以下に制御して前記非晶
質半導体Ｗｉ膜を堆積させた後、熱処理による固相成長
を行なうことにより、イオン注入工程を経ることなく、
大粒径の多結晶半導体薄膜を形成させることができるも
のである。
以下、本発明の作用と構成を本発明をなすに際して得た
知見とともに説明する。
知見とともに説明する。
非晶質半導体薄膜の結晶化は、アニールにより非晶質中
にランダムに発生した結晶核の固相成長に基づいている
ため、形成された多結晶半導体薄膜の結晶粒径は、非晶
質半導体中に形成される結晶核の密度と大きな相関があ
る。大粒径結晶を得るためには、結晶核の密度を小さく
しなければならず、そのために結晶核の発生速度が遅く
、結晶成長速度の速い非晶質半導体層を形成させれば良
い。
にランダムに発生した結晶核の固相成長に基づいている
ため、形成された多結晶半導体薄膜の結晶粒径は、非晶
質半導体中に形成される結晶核の密度と大きな相関があ
る。大粒径結晶を得るためには、結晶核の密度を小さく
しなければならず、そのために結晶核の発生速度が遅く
、結晶成長速度の速い非晶質半導体層を形成させれば良
い。
本発明者は、この点に鑑み鋭意検討した結果、非晶質Ｓ
ｉ薄膜形成時の下地基体温度を低温化して核発生速度を
遅くするとともに、前記非晶質Ｓｉ薄膜中の酸素原子濃
度を十分低く押えることにより、次いで行なわれる非晶
質Ｓｔの融点以下の熱処理により大粒径の多結晶Ｓｉ薄
膜を形成することが可能である事実を発見した。
ｉ薄膜形成時の下地基体温度を低温化して核発生速度を
遅くするとともに、前記非晶質Ｓｉ薄膜中の酸素原子濃
度を十分低く押えることにより、次いで行なわれる非晶
質Ｓｔの融点以下の熱処理により大粒径の多結晶Ｓｉ薄
膜を形成することが可能である事実を発見した。
以下にその詳細について述べる。
非晶質物質中では、表面エネルギー不利を克服した核が
生成し、その後、Ｓｉ原子の非晶質相から結晶相への相
転移が生ずるわけであるが、この核形成には、均一核形
成と不均一核形成とがあり、前者は均一物質中（例えば
非晶質Ｓｉ膜内部）の核形成であり、このような核形成
が生じるか否かは、主に表面エネルギー不利を克服して
大きくなれるか否かにかかっている。一方、後者の不均
一核形成では、異物との接触によって核発生が促される
ものであり、その活性化エネルギーは、後者のほうが前
者より低い。すなわち、不均一核形成が均一核形成より
起こりやすい。実際、非晶質Ｓｉ薄膜における核生成は
、主に下地界面近傍の不均一核形成に律速されている。
生成し、その後、Ｓｉ原子の非晶質相から結晶相への相
転移が生ずるわけであるが、この核形成には、均一核形
成と不均一核形成とがあり、前者は均一物質中（例えば
非晶質Ｓｉ膜内部）の核形成であり、このような核形成
が生じるか否かは、主に表面エネルギー不利を克服して
大きくなれるか否かにかかっている。一方、後者の不均
一核形成では、異物との接触によって核発生が促される
ものであり、その活性化エネルギーは、後者のほうが前
者より低い。すなわち、不均一核形成が均一核形成より
起こりやすい。実際、非晶質Ｓｉ薄膜における核生成は
、主に下地界面近傍の不均一核形成に律速されている。
ここで、非晶質Ｓｉ薄膜堆積時の基板温度を低温化する
と、下地基体との界面近傍で起こる不均一核形成の活性
化エネルギーが高くなり、核形成速度が抑制される効果
がある。一方、非晶質Ｓｉ薄膜の固相成長速度は、非晶
質Ｓｉ薄膜中の酸素原子濃度に大きく依存している。第
２図は、ＬＰＣＶＤ法により ５４０℃で堆積した非晶
質Ｓｉ薄膜を窒素雰囲気中、 ６００℃で熱処理したと
きの結晶成長速度と、非晶質Ｓｉ薄膜中の酸素原子濃度
との相関を示すものである。該図かられかるとおり、非
晶質Ｓｉ薄膜中の酸素原子は、Ｓｉ原子の非晶質相から
結晶相への相転移を妨げる働きがあり、結晶成長速度を
遅くする作用がある。特に非晶質Ｓｉ薄膜中の酸素原子
濃度がＩ Ｘ １０２１０２Ｏ’を越える領域に入ると
、大粒径核形成にとって有利となる結晶成長速度が得難
くなる。固相成長により大粒径の多結晶Ｓ１を得るため
には、非晶質Ｓｉ薄膜中の酸度原子濃度をＩ Ｘ １０
”ｃｍ−’以下に保つことにより結晶成長速度を速め、
かつ下地基体温度を低温にして核形成速度を抑制するこ
とが重要である。
と、下地基体との界面近傍で起こる不均一核形成の活性
化エネルギーが高くなり、核形成速度が抑制される効果
がある。一方、非晶質Ｓｉ薄膜の固相成長速度は、非晶
質Ｓｉ薄膜中の酸素原子濃度に大きく依存している。第
２図は、ＬＰＣＶＤ法により ５４０℃で堆積した非晶
質Ｓｉ薄膜を窒素雰囲気中、 ６００℃で熱処理したと
きの結晶成長速度と、非晶質Ｓｉ薄膜中の酸素原子濃度
との相関を示すものである。該図かられかるとおり、非
晶質Ｓｉ薄膜中の酸素原子は、Ｓｉ原子の非晶質相から
結晶相への相転移を妨げる働きがあり、結晶成長速度を
遅くする作用がある。特に非晶質Ｓｉ薄膜中の酸素原子
濃度がＩ Ｘ １０２１０２Ｏ’を越える領域に入ると
、大粒径核形成にとって有利となる結晶成長速度が得難
くなる。固相成長により大粒径の多結晶Ｓ１を得るため
には、非晶質Ｓｉ薄膜中の酸度原子濃度をＩ Ｘ １０
”ｃｍ−’以下に保つことにより結晶成長速度を速め、
かつ下地基体温度を低温にして核形成速度を抑制するこ
とが重要である。
下地基体温度としては、第１図の約１０００人の非晶質
Ｓｉ薄膜堆積時の下地基体温度とその後の６００℃、
１００時間の熱処理により固相成長させた多結晶Ｓｉ薄
膜の平均粒径との相関図に示すように、３００に以下の
場合に平均粒径が１０−以上の大粒径多結晶Ｓｉを成長
させることができる。この時の非晶質Ｓｉ薄膜中の酸素
原子濃度はＩ Ｘ １０”ｃｍ−′以下で行なっている
。
Ｓｉ薄膜堆積時の下地基体温度とその後の６００℃、
１００時間の熱処理により固相成長させた多結晶Ｓｉ薄
膜の平均粒径との相関図に示すように、３００に以下の
場合に平均粒径が１０−以上の大粒径多結晶Ｓｉを成長
させることができる。この時の非晶質Ｓｉ薄膜中の酸素
原子濃度はＩ Ｘ １０”ｃｍ−′以下で行なっている
。
非晶質Ｓｉ薄膜中の酸素原子濃度を制御するには、非晶
質Ｓｉ薄膜堆積時の雰囲気中の酸素原子濃度を制御すれ
ば良く、特に堆積装置のチャンバーからの脱ガスを制御
すれば良い。このためには、例えば、チャンバー材とし
てステンレスを使用し、このチャンバー表面の凹凸を電
解研磨等により平坦化した後、酸化不働態膜を形成させ
れば良い。これにより、チャンバー内の酸素原子濃度は
限りなく低く抑えられ、結果として、非晶質Ｓｉ薄膜中
に取り込まれる酸素原子濃度の低減が図られる。
質Ｓｉ薄膜堆積時の雰囲気中の酸素原子濃度を制御すれ
ば良く、特に堆積装置のチャンバーからの脱ガスを制御
すれば良い。このためには、例えば、チャンバー材とし
てステンレスを使用し、このチャンバー表面の凹凸を電
解研磨等により平坦化した後、酸化不働態膜を形成させ
れば良い。これにより、チャンバー内の酸素原子濃度は
限りなく低く抑えられ、結果として、非晶質Ｓｉ薄膜中
に取り込まれる酸素原子濃度の低減が図られる。
〔実施例］
以下、本発明を実施例により具体的に説明する。
実施例１
下地基板として石英製の基板を用い、この石英基板上に
電子ビーム蒸着法により１０００人の非晶質５ｉｙｉ膜
を形成させた。この時の石英基板の温度は２７３Ｋ、バ
ックグラウンド真空度はｌＸｌ０−１０Ｔｏｒｒとした
。また、電子ビーム蒸着装置のチャンバー材は５ＩＩＳ
３１６Ｌを用い、チャンバーからのガス放出を抑える
ために、電解研磨により表面凹凸（Ｒｍａｘ）を０．２
μｍ程度に抑えた後、ドライ酸化により表面に緻密なＣ
ｒａｓｈを主体とする酸化不働態膜を形成させた。（Ｔ
、Ｏｈｍｉ、 ｅｔ ａｌ、、 ”Ｏｕｔｇａｓ−Ｆｒ
ｅｅ Ｃｏｒｒｏｓｉｏｎ−Ｒｅｓｉｓｔａｎｔ ５ｕ
ｒｆａｃｅ Ｐａ５ｓｉｖａｔｉｏｎｏｆ ５ｔａｉｎ
ｌｅｓｓ ５ｔｅｅｌ ｆｏｒ Ａｄｖａｎｃｅｄ Ｌ
ＩＬＳＩ Ｐｒｏｃｅ−ｓｓｉｎｇ Ｅｑｕｉｐｍｅｎ
ｔ”、 Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ、１
７４ｔｈ。
電子ビーム蒸着法により１０００人の非晶質５ｉｙｉ膜
を形成させた。この時の石英基板の温度は２７３Ｋ、バ
ックグラウンド真空度はｌＸｌ０−１０Ｔｏｒｒとした
。また、電子ビーム蒸着装置のチャンバー材は５ＩＩＳ
３１６Ｌを用い、チャンバーからのガス放出を抑える
ために、電解研磨により表面凹凸（Ｒｍａｘ）を０．２
μｍ程度に抑えた後、ドライ酸化により表面に緻密なＣ
ｒａｓｈを主体とする酸化不働態膜を形成させた。（Ｔ
、Ｏｈｍｉ、 ｅｔ ａｌ、、 ”Ｏｕｔｇａｓ−Ｆｒ
ｅｅ Ｃｏｒｒｏｓｉｏｎ−Ｒｅｓｉｓｔａｎｔ ５ｕ
ｒｆａｃｅ Ｐａ５ｓｉｖａｔｉｏｎｏｆ ５ｔａｉｎ
ｌｅｓｓ ５ｔｅｅｌ ｆｏｒ Ａｄｖａｎｃｅｄ Ｌ
ＩＬＳＩ Ｐｒｏｃｅ−ｓｓｉｎｇ Ｅｑｕｉｐｍｅｎ
ｔ”、 Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ、１
７４ｔｈ。
Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ５ｏｃｉｅｔｙ、
Ｆａｌｌ Ｍｅｅｔｉｎｇ、 論文Ｎｏ、 ３９６
． ｐｐ５７９−５８０． Ｏｃｔ、 、 １９
８８）得られた非晶質Ｓｉ薄膜中の酸素原子濃度は１×
１０”ａｍ−３であった。
Ｆａｌｌ Ｍｅｅｔｉｎｇ、 論文Ｎｏ、 ３９６
． ｐｐ５７９−５８０． Ｏｃｔ、 、 １９
８８）得られた非晶質Ｓｉ薄膜中の酸素原子濃度は１×
１０”ａｍ−３であった。
次に、この非晶質Ｓｉ薄膜に窒素雰囲気中、６００℃、
１００時間の熱処理を施し、固相成長させたところ、
平均粒径１０−の多結晶Ｓｉ薄膜が得られた。
１００時間の熱処理を施し、固相成長させたところ、
平均粒径１０−の多結晶Ｓｉ薄膜が得られた。
得られた多結晶Ｓｉ薄膜上に、チャネル長１０ＪＪＩ１
１、チャネル幅３０）１ｍのｐＭＯｓ電界効果型トラン
ジスタ（９ＭＯ５ＦＥＴ）を作製した。得られたｐＭＯ
ＳＦＥＴは、第３図のドレイン電流−電圧特性に示すよ
うに、良好なトランジスタ特性を示した。尚、このトラ
ンジスタのホールのキャリア移動度は、およそ１００ｃ
ｍ２／Ｖ−ｓｅｃであった。この値は、同じプロセスに
より作製したバルクＳｉウェハのｐＭＯ３ＦＥＴのキャ
リア移動度の約４０％であり、固相成長により形成した
多結晶Ｓｉとしては非常に良好な値である。これは、結
晶粒径が大粒径化したために、チャネル内の結晶粒界の
数が減少したためと考えられる。
１、チャネル幅３０）１ｍのｐＭＯｓ電界効果型トラン
ジスタ（９ＭＯ５ＦＥＴ）を作製した。得られたｐＭＯ
ＳＦＥＴは、第３図のドレイン電流−電圧特性に示すよ
うに、良好なトランジスタ特性を示した。尚、このトラ
ンジスタのホールのキャリア移動度は、およそ１００ｃ
ｍ２／Ｖ−ｓｅｃであった。この値は、同じプロセスに
より作製したバルクＳｉウェハのｐＭＯ３ＦＥＴのキャ
リア移動度の約４０％であり、固相成長により形成した
多結晶Ｓｉとしては非常に良好な値である。これは、結
晶粒径が大粒径化したために、チャネル内の結晶粒界の
数が減少したためと考えられる。
実施例２
石英基板上にグロー放電を用いたプラズマＣＶＤ法によ
り ３００にで１０００人の非晶質Ｓｉ薄膜を堆積させ
、次いで６３０℃、 １００時間の熱処理を窒素雰囲気
中で行なうことにより多結晶Ｓ１薄膜を形成した。非晶
質Ｓｉ薄膜の堆積条件は以下のとおりである。
り ３００にで１０００人の非晶質Ｓｉ薄膜を堆積させ
、次いで６３０℃、 １００時間の熱処理を窒素雰囲気
中で行なうことにより多結晶Ｓ１薄膜を形成した。非晶
質Ｓｉ薄膜の堆積条件は以下のとおりである。
５ｉＨ４−５０ｓｃｃｍ 圧力−・０．５Ｔｏ
ｒｒｒｆ周波数・１３．５６ＭＨｚ ｒｆパワー・・
・Ｏ，ＯＩＷ／ｃｍ２チャンバーは実施例１と同様な酸
化不働態膜を形成させ内面処理を施し、チャンバー内壁
面からの脱ガスを減らしたもので、非晶質Ｓｉ膜中に含
有される酸素濃度はｌＸｌ０”原子／ｃｍ３であった。
ｒｒｒｆ周波数・１３．５６ＭＨｚ ｒｆパワー・・
・Ｏ，ＯＩＷ／ｃｍ２チャンバーは実施例１と同様な酸
化不働態膜を形成させ内面処理を施し、チャンバー内壁
面からの脱ガスを減らしたもので、非晶質Ｓｉ膜中に含
有される酸素濃度はｌＸｌ０”原子／ｃｍ３であった。
上記多結晶Ｓｉ薄膜の結晶粒径は略１０μｍ程度であり
、この多結晶Ｓｉ薄膜上に形成されたｎ Ｍ ＯＳ Ｆ
ＥＴのキャリア移動度は１９０ｃｍ”／Ｖ・ｓｅｃと良
好なものであった。
、この多結晶Ｓｉ薄膜上に形成されたｎ Ｍ ＯＳ Ｆ
ＥＴのキャリア移動度は１９０ｃｍ”／Ｖ・ｓｅｃと良
好なものであった。
［発明の効果１
以上説明したように、本発明の多結晶半導体薄膜形成方
法を行なうことにより、イオン注入という生産効率を低
下させ、製造コストを上げる原因となっていた工程を通
らずに、しかも大粒径で電子素子としての電気的特性の
優れた多結晶半導体薄膜を形成できるようになった。
法を行なうことにより、イオン注入という生産効率を低
下させ、製造コストを上げる原因となっていた工程を通
らずに、しかも大粒径で電子素子としての電気的特性の
優れた多結晶半導体薄膜を形成できるようになった。
第１図は非晶質Ｓｉ薄膜を堆積させる時の下地基板温度
と熱処理により多結晶化したときの平均粒径との相関関
係を示すグラフ、第２図は非晶質Ｓｉ薄膜中の酸素原子
濃度と結晶成長速度の関係を示すグラフ、第３図は本発
明に従って形成した大粒径多結晶Ｓｉ薄膜を用いて作製
したｐＭＯｓＦＥＴのＩｄ−１／ｄ特性を示す図である
。
と熱処理により多結晶化したときの平均粒径との相関関
係を示すグラフ、第２図は非晶質Ｓｉ薄膜中の酸素原子
濃度と結晶成長速度の関係を示すグラフ、第３図は本発
明に従って形成した大粒径多結晶Ｓｉ薄膜を用いて作製
したｐＭＯｓＦＥＴのＩｄ−１／ｄ特性を示す図である
。
Claims (1)
- 非晶質半導体薄膜を該非晶質半導体薄膜の融点以下の
温度における熱処理による固相成長によって結晶化させ
る多結晶半導体薄膜形成方法において、前記非晶質半導
体薄膜堆積時の雰囲気中の酸素原子濃度を低減しつつ、
かつ前記非晶質半導体薄膜を堆積させる下地基体材料の
温度を３００Ｋ以下に制御して前記非晶質半導体薄膜を
堆積させた後、熱処理による固相成長を行なうことを特
徴とする多結晶半導体薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3612990A JP2655924B2 (ja) | 1990-02-19 | 1990-02-19 | 多結晶半導体薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3612990A JP2655924B2 (ja) | 1990-02-19 | 1990-02-19 | 多結晶半導体薄膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03240221A true JPH03240221A (ja) | 1991-10-25 |
| JP2655924B2 JP2655924B2 (ja) | 1997-09-24 |
Family
ID=12461177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3612990A Expired - Fee Related JP2655924B2 (ja) | 1990-02-19 | 1990-02-19 | 多結晶半導体薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655924B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243576A (ja) * | 1992-02-28 | 1993-09-21 | Casio Comput Co Ltd | 半導体装置 |
-
1990
- 1990-02-19 JP JP3612990A patent/JP2655924B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05243576A (ja) * | 1992-02-28 | 1993-09-21 | Casio Comput Co Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2655924B2 (ja) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897513B2 (en) | Perovskite-type material forming methods, capacitor dielectric forming methods, and capacitor constructions | |
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| US7927937B2 (en) | Fabrication of large grain polycrystalline silicon film by nano aluminum-induced crystallization of amorphous silicon | |
| JPH04133313A (ja) | 半導体作製方法 | |
| JP2003031806A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| US5470619A (en) | Method of the production of polycrystalline silicon thin films | |
| JP2008514003A (ja) | ポリシリコンゲルマニウムゲートスタック及びその形成方法 | |
| JP2000091542A (ja) | Ｄｒａｍセルキャパシタの製造方法 | |
| JPH02207537A (ja) | 薄膜半導体装置の製造方法 | |
| KR100578104B1 (ko) | 코발트-질소 박막을 이용한 코발트 다이실리사이드에피층의 형성방법 | |
| US5893747A (en) | Method of manufacturing a polysilicon film of a semiconductor device | |
| KR100611108B1 (ko) | 박막 형성 방법 | |
| JPH06283422A (ja) | 多結晶半導体膜およびこれを用いた薄膜トランジスタ並びに多結晶半導体膜の製造方法 | |
| JPH03240221A (ja) | 多結晶半導体薄膜形成方法 | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| JPH02260521A (ja) | 多結晶Ｓｉ半導体薄膜形成物品およびその作製方法 | |
| JPH05121440A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001223359A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06140327A (ja) | 多結晶シリコン薄膜およびその形成法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH10313099A (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
| JP3153202B2 (ja) | 半導体装置の作製方法 | |
| JPH02258690A (ja) | 半導体薄膜の形成方法 | |
| JPH0485922A (ja) | シリコン薄膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |