JPH0329316A - 半導体薄膜の形成方法 - Google Patents
半導体薄膜の形成方法Info
- Publication number
- JPH0329316A JPH0329316A JP16342989A JP16342989A JPH0329316A JP H0329316 A JPH0329316 A JP H0329316A JP 16342989 A JP16342989 A JP 16342989A JP 16342989 A JP16342989 A JP 16342989A JP H0329316 A JPH0329316 A JP H0329316A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous
- film
- thin film
- region
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、半導体薄膜の形成方法に係り、より詳細には
、たとえばＴＰＴ （薄膜トランジスタ）等の半導体装
置を高性能に作り得る、大粒径かっ粒界位置の制御され
た半導体薄膜の形成方法に関する。
、たとえばＴＰＴ （薄膜トランジスタ）等の半導体装
置を高性能に作り得る、大粒径かっ粒界位置の制御され
た半導体薄膜の形成方法に関する。
［従来の技術コ
従来、大粒径の多結晶Ｓｉ半導体ｇｉ膜形成に関する技
術としては、非晶質Ｓｉ薄膜を固相成長させ、大粒径の
多結晶Ｓｉ薄膜を形成し、薄膜トランジスタに供する技
術が報告されている（ＴＮｏｇｕｃｈｉ， Ｔ．Ｏｈｓ
ｈｉｍａ ＆ Ｔ．Ｈａｙａｓｈｉ ： Ｐｏｌｙｓｉ
ｌｉｃｏｎＦｉｌｍｓ ａｎｄ Ｉｎｔｅｒｆａｃｅｓ
， Ｂｏｓｔｏｎ， １９８７， Ｍａｔｅｒ，Ｒｅｓ
， Ｓｏｃ， Ｓｙｍｐ， Ｐｒｏｃ， Ｖｏｌ， １
０６， ｐ．２９３（Ｅｌｓｅｃｉｅｒ Ｓｃｉｅｎｃ
ｅ Ｐｕｂｌｉｓｈｉｎｇ， Ｎｅｗ Ｙｏｒｋ，１９
８８ ））． その詳細を以下に述べる。
術としては、非晶質Ｓｉ薄膜を固相成長させ、大粒径の
多結晶Ｓｉ薄膜を形成し、薄膜トランジスタに供する技
術が報告されている（ＴＮｏｇｕｃｈｉ， Ｔ．Ｏｈｓ
ｈｉｍａ ＆ Ｔ．Ｈａｙａｓｈｉ ： Ｐｏｌｙｓｉ
ｌｉｃｏｎＦｉｌｍｓ ａｎｄ Ｉｎｔｅｒｆａｃｅｓ
， Ｂｏｓｔｏｎ， １９８７， Ｍａｔｅｒ，Ｒｅｓ
， Ｓｏｃ， Ｓｙｍｐ， Ｐｒｏｃ， Ｖｏｌ， １
０６， ｐ．２９３（Ｅｌｓｅｃｉｅｒ Ｓｃｉｅｎｃ
ｅ Ｐｕｂｌｉｓｈｉｎｇ， Ｎｅｗ Ｙｏｒｋ，１９
８８ ））． その詳細を以下に述べる。
この技術においては、まず、基板上に非晶買Ｓｉ層を形
成する。なお、非晶質Ｓｉ層の形成技術としては、多結
晶Ｓｔ層にＳｉイオンを注入して非晶質化する方法、化
学気相法でＳｉＨ４を熱分解して非晶質Ｓｉ層を形成す
る方法、あるいは、電子ビーム蒸着法でＳｉを室温に保
った基板上に堆積する方法等が知られている。
成する。なお、非晶質Ｓｉ層の形成技術としては、多結
晶Ｓｔ層にＳｉイオンを注入して非晶質化する方法、化
学気相法でＳｉＨ４を熱分解して非晶質Ｓｉ層を形成す
る方法、あるいは、電子ビーム蒸着法でＳｉを室温に保
った基板上に堆積する方法等が知られている。
その後、該非晶質Ｓｉ層をＮ２雰囲気中、６００℃で数
時間から数十時間熱処理を施すと、非晶質Ｓｉ層中に結
晶核が発生し、熱処理時間とともにその大きさが増大し
、結晶粒が互いに衝突するまで成長し、そこに粒界が形
成される。例えば、１０００入ほどのＳｉイオン注入に
よって作成された非晶質ｓｔＮは、６００℃，１００時
間のＮ２雰囲気中の熱処理によってその粒径は５μｍ程
にも成長する。
時間から数十時間熱処理を施すと、非晶質Ｓｉ層中に結
晶核が発生し、熱処理時間とともにその大きさが増大し
、結晶粒が互いに衝突するまで成長し、そこに粒界が形
成される。例えば、１０００入ほどのＳｉイオン注入に
よって作成された非晶質ｓｔＮは、６００℃，１００時
間のＮ２雰囲気中の熱処理によってその粒径は５μｍ程
にも成長する。
かかる大きな粒径の多結晶Ｓｉ層上に作成された薄膜ト
ランジスタのキャリア移動度は１００ｃｍ’／ｖｓｅｃ
を越えるものが観測され、素子作成上きわめて有月な粒
径拡大方法である。
ランジスタのキャリア移動度は１００ｃｍ’／ｖｓｅｃ
を越えるものが観測され、素子作成上きわめて有月な粒
径拡大方法である。
［発明が解決しようとする課題］
しかし、前記従来例を実際に追試し、つぶさに検討する
と、以下の問題点が存在することを本発明者は解明した
． （１）６００℃未満の温度では、非晶買Ｓｉ層は結晶化
せず、低温化が困難である。例えば、５５０℃で２００
０時間熱処理しても、非晶質のままで、結晶核の発生は
皆無である。６００℃という温度は、一般に、非晶買Ｓ
ｉ薄膜トランジスタに用いられるガラスの耐熱温度を越
えており、従って、耐熱性に優れた高価な石英ガラスを
用いざるを得ない。
と、以下の問題点が存在することを本発明者は解明した
． （１）６００℃未満の温度では、非晶買Ｓｉ層は結晶化
せず、低温化が困難である。例えば、５５０℃で２００
０時間熱処理しても、非晶質のままで、結晶核の発生は
皆無である。６００℃という温度は、一般に、非晶買Ｓ
ｉ薄膜トランジスタに用いられるガラスの耐熱温度を越
えており、従って、耐熱性に優れた高価な石英ガラスを
用いざるを得ない。
（２）熱処理を開始し、完全に多結晶化するのに数十時
間もの長時間を必要とする．これは、熱処理を開始して
から、結晶核が発生するまでの潜伏時ｆｉｓ’Ｊ （
Ｉｎｄｕｃｔｉｏｎ ｐｅｒｉｏｄ）が十時間にも及ぶ
こと、また、結晶核から結晶粒が増大する成長速度がき
わめて遅いためと考えられる。例えば、Ｓｔ”イオン注
入で作成した非晶質Ｓｉは、６００℃で１０時間程度の
（ Ｉｎｄｕｃｔｉｏｈ ｐｅｒｉｏｄ）が観察されて
おり、さらに、完全に膜全体が結晶化を完了するには、
熱処理を開拍してから、１００時間もの長時間を必要と
する。
間もの長時間を必要とする．これは、熱処理を開始して
から、結晶核が発生するまでの潜伏時ｆｉｓ’Ｊ （
Ｉｎｄｕｃｔｉｏｎ ｐｅｒｉｏｄ）が十時間にも及ぶ
こと、また、結晶核から結晶粒が増大する成長速度がき
わめて遅いためと考えられる。例えば、Ｓｔ”イオン注
入で作成した非晶質Ｓｉは、６００℃で１０時間程度の
（ Ｉｎｄｕｃｔｉｏｈ ｐｅｒｉｏｄ）が観察されて
おり、さらに、完全に膜全体が結晶化を完了するには、
熱処理を開拍してから、１００時間もの長時間を必要と
する。
以上２つの問題は、工業的に生産する場合、生産効率を
高め、製造コストを低減するという意味できわめて重要
な障害であり、克服するべきものであることは自明であ
る。
高め、製造コストを低減するという意味できわめて重要
な障害であり、克服するべきものであることは自明であ
る。
（３）更に、非晶買Ｓｉ中の核形成はランダムな位置に
発生し、核の成長の後に粒同志が衝突して粒界が生ずる
が、その粒界位置も当然のことながらランダムな位置と
なり制御されるものではない．事実、Ｓｉ″注入を行い
、多結晶Ｓｉ層を非晶質化したのち６００℃程度の熱処
理を行うと、最大５μｍもの大粒径の多結晶層が得られ
るが、その粒径分布は広く１μｍ〜５μｍに分布してお
り、素子作製上この分布は、素子特性のバラッキとなっ
て表出することになり、実用上多犬の困難となる。
発生し、核の成長の後に粒同志が衝突して粒界が生ずる
が、その粒界位置も当然のことながらランダムな位置と
なり制御されるものではない．事実、Ｓｉ″注入を行い
、多結晶Ｓｉ層を非晶質化したのち６００℃程度の熱処
理を行うと、最大５μｍもの大粒径の多結晶層が得られ
るが、その粒径分布は広く１μｍ〜５μｍに分布してお
り、素子作製上この分布は、素子特性のバラッキとなっ
て表出することになり、実用上多犬の困難となる。
たとえば、チャンネル長１０μｍの電界効果型トランジ
スターを４インチ基板の該大粒径多結晶Ｓｉ層に作製し
た際には、電子易動度は１１０ｃｍ２／ｖ−ｓｅｃに対
して±１０ｃｍ２／ｖ・ｓｅｃのバラツキがあり、更に
そのしきい値は±０．５Ｖ以上のバラツキとなり、！＃
結晶Ｓｉ基板上に作製したものに比べてバラッキが著し
く大きく、集積化して回路を構成する上で大きな障害と
なる． 本発明は、上記従来例の有する３つの問題点を解決する
ものであり、本発明の目的は 固相再結晶化後の粒径分
布を低減させるために、固相中における核発生位置を制
御し、なおかつ再結晶化過程の高速化・低温化を同時に
行うことができ、その結果、高性能デバイスを作製しう
る結晶Ｓｉ半導体薄膜を堤供することにある。
スターを４インチ基板の該大粒径多結晶Ｓｉ層に作製し
た際には、電子易動度は１１０ｃｍ２／ｖ−ｓｅｃに対
して±１０ｃｍ２／ｖ・ｓｅｃのバラツキがあり、更に
そのしきい値は±０．５Ｖ以上のバラツキとなり、！＃
結晶Ｓｉ基板上に作製したものに比べてバラッキが著し
く大きく、集積化して回路を構成する上で大きな障害と
なる． 本発明は、上記従来例の有する３つの問題点を解決する
ものであり、本発明の目的は 固相再結晶化後の粒径分
布を低減させるために、固相中における核発生位置を制
御し、なおかつ再結晶化過程の高速化・低温化を同時に
行うことができ、その結果、高性能デバイスを作製しう
る結晶Ｓｉ半導体薄膜を堤供することにある。
［課題を解決するための手段コ
本発明の半導体薄膜の形成方法は、Ｓｎを含有する非晶
質Ｓｉ膜の所望の位置に、結晶戒長して単結晶となる核
が唯一形成され得るに充分微小な領域であって、該領域
とは異る該非晶質Ｓｉ膜におげるＳｎ原子密度よりもＳ
ｎ原子密度の高い領域を設け、 前記領域には単一の核より成長した結晶体が形成され該
領域とは異なる前記非晶質Ｓｉ＠では核が発生しない温
度で熱処理を行い、 前記結晶体を基に前記非晶質Ｓｉ膜を固相にて結晶成長
させることを特徴とする。
質Ｓｉ膜の所望の位置に、結晶戒長して単結晶となる核
が唯一形成され得るに充分微小な領域であって、該領域
とは異る該非晶質Ｓｉ膜におげるＳｎ原子密度よりもＳ
ｎ原子密度の高い領域を設け、 前記領域には単一の核より成長した結晶体が形成され該
領域とは異なる前記非晶質Ｓｉ＠では核が発生しない温
度で熱処理を行い、 前記結晶体を基に前記非晶質Ｓｉ膜を固相にて結晶成長
させることを特徴とする。
本発明における下地材料としては、必ずしも高い耐熱性
を必要とせず、例えば安価なガラスを用いることができ
る。
を必要とせず、例えば安価なガラスを用いることができ
る。
Ｓｎを添加した非晶質Ｓｉ半導体膜の形成方法としては
、たとえば、Ｓ ｉ Ｈ４の熱化学気相法で６００℃に
て微細な粒径（＜５００人）を有する多結晶層を下地材
料上に堆積し、この多結晶層に例えばイオン注入法によ
りＳｎイオンを注入する方法、あるいは電子ビーム蒸着
、グロー放電法、スバッタ７去等があげられる． 本発明では、Ｓｎを添加した非晶買Ｓｉ半導体膜を熱処
理することにより多結晶化する。熱処理はＳｎを添加し
た非晶質Ｓｉ半導体膜の融点以下の固相領域における温
度で行なう。
、たとえば、Ｓ ｉ Ｈ４の熱化学気相法で６００℃に
て微細な粒径（＜５００人）を有する多結晶層を下地材
料上に堆積し、この多結晶層に例えばイオン注入法によ
りＳｎイオンを注入する方法、あるいは電子ビーム蒸着
、グロー放電法、スバッタ７去等があげられる． 本発明では、Ｓｎを添加した非晶買Ｓｉ半導体膜を熱処
理することにより多結晶化する。熱処理はＳｎを添加し
た非晶質Ｓｉ半導体膜の融点以下の固相領域における温
度で行なう。
なお、Ｓｎの添加量としては、ＩＸ１０２２原子ｃｍ−
３以下が好ましい。ＩＸＩＯ”原子ｃｍ−’を超えると
熱処理後β一Ｓｎが析出することがあり、半導体装置を
設ける場合好ましくないからである。Ｓｎの添加量の下
限としては、ＩＸＩＯ”原子ｃｍ−’が好ましい。それ
以下では本発明に示す様な効果は発現しないことがある
。
３以下が好ましい。ＩＸＩＯ”原子ｃｍ−’を超えると
熱処理後β一Ｓｎが析出することがあり、半導体装置を
設ける場合好ましくないからである。Ｓｎの添加量の下
限としては、ＩＸＩＯ”原子ｃｍ−’が好ましい。それ
以下では本発明に示す様な効果は発現しないことがある
。
［作 用］
以下に本発明の作用を本発明をなすに際して得た知見と
ともに説明する。
ともに説明する。
本発明者は、前記課題を解決するために、すなわち、低
温化と成長速度の増速とを達成するために、非晶ＸＳｉ
層に不純物を添加することを試みた。Ｓｉの結晶成長に
影響を与える不純物としては、Ｐ，Ｂ，Ａｓ等の一般に
電気的特性を変え得るドナー、アクセブター不純物が知
られている。
温化と成長速度の増速とを達成するために、非晶ＸＳｉ
層に不純物を添加することを試みた。Ｓｉの結晶成長に
影響を与える不純物としては、Ｐ，Ｂ，Ａｓ等の一般に
電気的特性を変え得るドナー、アクセブター不純物が知
られている。
特に、Ｐが異常粒成長を促進することは周知のことであ
る。（Ｙ．Ｗａｄａ ＆ Ｓ．Ｎｉｓｈｉｍａｔｓｕ，
Ｊ．Ｅｌｅｃｔｒｏ−ｃｈｅｍｉ， Ｓａｃ， Ｖｏ
ｌ， １２５， Ｎｏ．９， ｐ．１４９９）．しかし
、本発明者は長期間鋭意研究を重ねあらゆる種類の不純
物を試験した結果、上記のドナー、アクセブター不純物
は、その固溶限に近いほど、濃く導入したときにのみ結
晶化速度の増大が観察され、その場合には、半導体活性
層としては不適なｎ＋あるいはｐ０層となってしまい、
素子作成は困難であることを見い出した。
る。（Ｙ．Ｗａｄａ ＆ Ｓ．Ｎｉｓｈｉｍａｔｓｕ，
Ｊ．Ｅｌｅｃｔｒｏ−ｃｈｅｍｉ， Ｓａｃ， Ｖｏ
ｌ， １２５， Ｎｏ．９， ｐ．１４９９）．しかし
、本発明者は長期間鋭意研究を重ねあらゆる種類の不純
物を試験した結果、上記のドナー、アクセブター不純物
は、その固溶限に近いほど、濃く導入したときにのみ結
晶化速度の増大が観察され、その場合には、半導体活性
層としては不適なｎ＋あるいはｐ０層となってしまい、
素子作成は困難であることを見い出した。
そこで、本発明者が注目したのはいわゆる中性不純物（
■族不純物）である。しかし、単に中性不純物であると
いうだけでは不十分であり、その融点が低く、Ｓｉに対
して高い固溶限界を持ち、また、Ｓｉのバンドギャップ
中にドーバントレベルを作らないことはもとより、深い
再結合単位も作らず、キャリア寿命が充分長いことが必
要である。
■族不純物）である。しかし、単に中性不純物であると
いうだけでは不十分であり、その融点が低く、Ｓｉに対
して高い固溶限界を持ち、また、Ｓｉのバンドギャップ
中にドーバントレベルを作らないことはもとより、深い
再結合単位も作らず、キャリア寿命が充分長いことが必
要である。
以上の要件を満足する不純物を本発明者は鋭意探究した
ところ、Ｓｎが好ましいのではないかと考え、Ｓｎにつ
いて各種実験を重ねたところ、結晶化開始温度を低減し
得、また短時間に大粒径の多結晶膜を形成できた． 更に結晶化開始温度は、Ｓｎの添加量に依存することを
発見し、該現象を利用し局所的にＳｉ中のＳｎ濃度を変
化させ、核発生箇所を制御することができた。
ところ、Ｓｎが好ましいのではないかと考え、Ｓｎにつ
いて各種実験を重ねたところ、結晶化開始温度を低減し
得、また短時間に大粒径の多結晶膜を形成できた． 更に結晶化開始温度は、Ｓｎの添加量に依存することを
発見し、該現象を利用し局所的にＳｉ中のＳｎ濃度を変
化させ、核発生箇所を制御することができた。
第１図に、Ｓｎイオンを多結晶Ｓｉ層に注入し非晶質化
した場合の結晶化温度（結晶化開始温度）の注入量依存
性を示す。Ｓｉ層の厚みはｔｏｏｏ入、Ｓｎの注入エネ
ルギーは１１０ｋｅｖでＳｉ層のほぼ中央にその飛程が
位置する様にした。Ｓｎ注入量をＩ Ｘ １ ０１５ｃ
ｍ−２から１ｘ １ ０ ”ｃ ｍ−”へ増大させた場
合、Ｓｎ注入によって非晶買化したＳｉ層中に結晶核が
出現する温度は６００℃から５００℃へ１００℃低減ざ
れる。この温度は熱処理後の透過電子顕微鏡による観察
によって確認された，Ｓｎ注入量を１×１ ０ １７ｃ
ｍ−’以上にすると、注入時にβ一Ｓｎの微結晶が析
出してしまうため、注入量は１×１ ０ １７ｃ ｍ−
’未満が好ましい。
した場合の結晶化温度（結晶化開始温度）の注入量依存
性を示す。Ｓｉ層の厚みはｔｏｏｏ入、Ｓｎの注入エネ
ルギーは１１０ｋｅｖでＳｉ層のほぼ中央にその飛程が
位置する様にした。Ｓｎ注入量をＩ Ｘ １ ０１５ｃ
ｍ−２から１ｘ １ ０ ”ｃ ｍ−”へ増大させた場
合、Ｓｎ注入によって非晶買化したＳｉ層中に結晶核が
出現する温度は６００℃から５００℃へ１００℃低減ざ
れる。この温度は熱処理後の透過電子顕微鏡による観察
によって確認された，Ｓｎ注入量を１×１ ０ １７ｃ
ｍ−’以上にすると、注入時にβ一Ｓｎの微結晶が析
出してしまうため、注入量は１×１ ０ １７ｃ ｍ−
’未満が好ましい。
第２図に、局所的Ｓｎ高濃度領域形成による核発生箇所
の制御を示す。
の制御を示す。
下地材料上にＳｎ添加された非晶質Ｓｉ層を形成し、そ
の膜内に局所的にＳｎ濃度が高い領域を所望の間隔を置
いて形成する（第２図（Ａ））。
の膜内に局所的にＳｎ濃度が高い領域を所望の間隔を置
いて形成する（第２図（Ａ））。
この基体を固相で熱処理し固相再結晶させる際、Ｓｎ低
濃度領域が結晶化する温度よりも低いＳｎ高濃度領域の
みが結晶化する温度で熱処理を施すと、Ｓｉ核がＳｎ高
濃度領域にのみ発生し、更に熱処理を経続すると核発生
のないＳｎ低濃度領域にまで結晶が伸長し、しまいには
隣接するＳｎ高濃度領域から発生した結晶粒と中間で衝
突し、非晶質Ｓｉ領域は消失し、衝突位置に粒界が形成
される（第２図（Ｂ））。
濃度領域が結晶化する温度よりも低いＳｎ高濃度領域の
みが結晶化する温度で熱処理を施すと、Ｓｉ核がＳｎ高
濃度領域にのみ発生し、更に熱処理を経続すると核発生
のないＳｎ低濃度領域にまで結晶が伸長し、しまいには
隣接するＳｎ高濃度領域から発生した結晶粒と中間で衝
突し、非晶質Ｓｉ領域は消失し、衝突位置に粒界が形成
される（第２図（Ｂ））。
Ｓｔの結晶核｛よ、Ｓｎ高密度部より発生し、低密度部
まで結晶は車−のドメインを維持して成長する。これは
一たび発生した結晶核が成長する活性化エネルギーは、
表面エネルギー不利を乗り越えて核発生するための活性
化エネルギーより低いためである。
まで結晶は車−のドメインを維持して成長する。これは
一たび発生した結晶核が成長する活性化エネルギーは、
表面エネルギー不利を乗り越えて核発生するための活性
化エネルギーより低いためである。
［実施例コ
ガラス基板上に減圧化学気相法（ＣＶＤ）によりＳｉＨ
４の熱分解で多結晶Ｓｉ薄膜を１０００人堆積した。形
成温度は６２０℃であり、その粒径は５００人以下であ
った。
４の熱分解で多結晶Ｓｉ薄膜を１０００人堆積した。形
成温度は６２０℃であり、その粒径は５００人以下であ
った。
Ｓｎイオン注入は２回行った。まず、全面にＳｎ”を、
注入ｉｔ ｘ １ ０ ”ｃ ｍ−’、注入エネルギー
１ １ ０ｋｅｙで注入し前記多結晶Ｓｉ薄膜全体を非
晶質化した。更にレジストを塗付し通常のりソグラフィ
を用いて１μｍ径の穴を５μｍ、１０μｍｌａＪ隔に格
子点状に配した。該バターニングされたレジストをマス
クにして２回目のＳｎイオン注入を行った。注入量はＩ
Ｘ １ ０ｌ６ｃｍ−”注入エネルギーは５０ｋｅｖ
とした．レジストマスクをハクリした後、Ｎ２中５００
℃で５０時間熱処理を行ったところ、１０００人の平坦
な膜のまま、結晶粒界がほぼ５μｍ、１０μｍ間隔の格
子状に整列し、粒径の分布は平均５μｍ、１０μｍに対
して、±１μｍであることが透過電子顕微鏡観察によっ
て判明した，５００℃、５０時間という熱処理では、２
回目のＳｎｉ加しないＳｉ非晶質層は全く結晶核が発生
せず、本実施例においてＳｎ添加によって核発生のため
の潜伏時間の短縮と成長速度の増大が威されていた。
注入ｉｔ ｘ １ ０ ”ｃ ｍ−’、注入エネルギー
１ １ ０ｋｅｙで注入し前記多結晶Ｓｉ薄膜全体を非
晶質化した。更にレジストを塗付し通常のりソグラフィ
を用いて１μｍ径の穴を５μｍ、１０μｍｌａＪ隔に格
子点状に配した。該バターニングされたレジストをマス
クにして２回目のＳｎイオン注入を行った。注入量はＩ
Ｘ １ ０ｌ６ｃｍ−”注入エネルギーは５０ｋｅｖ
とした．レジストマスクをハクリした後、Ｎ２中５００
℃で５０時間熱処理を行ったところ、１０００人の平坦
な膜のまま、結晶粒界がほぼ５μｍ、１０μｍ間隔の格
子状に整列し、粒径の分布は平均５μｍ、１０μｍに対
して、±１μｍであることが透過電子顕微鏡観察によっ
て判明した，５００℃、５０時間という熱処理では、２
回目のＳｎｉ加しないＳｉ非晶質層は全く結晶核が発生
せず、本実施例においてＳｎ添加によって核発生のため
の潜伏時間の短縮と成長速度の増大が威されていた。
出発材料のＳｉ層は、堆積されたままで非晶質であって
ももちろん良い．減圧ＣＶＤ法により５５０℃で、ある
いはグロー放電法による水素を含んだ非晶質Ｓｉを出発
材料としても同等の効果がある。イオン注入は集束イオ
ン注入法を用いマスクレスにて行っても良い。
ももちろん良い．減圧ＣＶＤ法により５５０℃で、ある
いはグロー放電法による水素を含んだ非晶質Ｓｉを出発
材料としても同等の効果がある。イオン注入は集束イオ
ン注入法を用いマスクレスにて行っても良い。
本発明によって、４インチガラス基板上に５μｍ，±１
μｍの粒径分布をもつＳｎ添加Ｓｉ薄膜に通常のＩＣプ
ロセスを用いて多数個のチャンネル長３μｍの電界効果
トランジスターを１００個作製したところ、電子易勤度
２００±１０ｃｍ２／ｖ・ｓｅｃ，しきい値のバラツキ
は１．５±０．２Ｖであった。トランジスタのチャネル
部分には、粒界が存在しない様に配置することが可能な
ため（あらかじめ粒界位置が判っている）素子特性の高
性能化、狭分布が実現された。
μｍの粒径分布をもつＳｎ添加Ｓｉ薄膜に通常のＩＣプ
ロセスを用いて多数個のチャンネル長３μｍの電界効果
トランジスターを１００個作製したところ、電子易勤度
２００±１０ｃｍ２／ｖ・ｓｅｃ，しきい値のバラツキ
は１．５±０．２Ｖであった。トランジスタのチャネル
部分には、粒界が存在しない様に配置することが可能な
ため（あらかじめ粒界位置が判っている）素子特性の高
性能化、狭分布が実現された。
［発明の効果］
局所的にＳｎ添加非晶質Ｓｉ中に高濃度Ｓｎ添加領域を
形成することによって、平坦、薄膜のまま粒界位置制御
され、粒径分布の少ないＳｉ結晶薄膜が低温でかつ生産
性良く形成される。あらかじめ粒界位置を設定できるた
め、デバイスの性能に悪影響を与える粒界を回避してデ
バイスを作製できるため、素子特性の高性能化、バラツ
キの狭小化が可能となった。
形成することによって、平坦、薄膜のまま粒界位置制御
され、粒径分布の少ないＳｉ結晶薄膜が低温でかつ生産
性良く形成される。あらかじめ粒界位置を設定できるた
め、デバイスの性能に悪影響を与える粒界を回避してデ
バイスを作製できるため、素子特性の高性能化、バラツ
キの狭小化が可能となった。
第１図はｓｂ注入量と結晶化塩度との関係を示すグラフ
である。第２図は本発明の実施態様例を示す概念図であ
る。 第 図 Ｓｎ ａ入１（ｃ１２ｉ 第２図
である。第２図は本発明の実施態様例を示す概念図であ
る。 第 図 Ｓｎ ａ入１（ｃ１２ｉ 第２図
Claims (5)
- （１）Ｓｎを含有する非晶質Ｓｉ膜の所望の位置に、結
晶成長して単結晶となる核が唯一形成され得るに充分微
小な領域であって、該領域とは異る該非晶質Ｓｉ膜にお
けるＳｎ原子密度よりもＳｎ原子密度の高い領域を設け
、 前記領域には単一の核より成長した結晶体が形成され該
領域とは異なる前記非晶質Ｓｉ膜では核が発生しない温
度で熱処理を行い、 前記結晶体を基に前記非晶質Ｓｉ膜を固相にて結晶成長
させることを特徴とする半導体薄膜の形成方法。 - （２）前記Ｓｎ原子密度の高い領域を有する前記非晶質
Ｓｉ膜は、多結晶Ｓｉ膜全面にイオン注入を行うことに
より多結晶Ｓｉ膜を非晶質化し、次いで前記微小領域の
みにイオン注入を行って形成することを特徴とする請求
項１記載の半導体薄膜の形成方法。 - （３）非晶質Ｓｉ膜が下地材料上に形成され、１回目の
イオン注入は、下地材料と非晶質Ｓｉ膜との界面に打込
イオン濃度が極大となる投影飛程が来るように高エネル
ギーで行い、２回目のイオン注入は局所的に非晶質Ｓｉ
膜の膜厚方向中央部に投影飛程が来るように低エネルギ
ーで行うことを特徴とする請求項２記載の半導体薄膜の
形成方法。 - （４）前記Ｓｎ原子密度の高い領域を単数設ける請求項
１乃至請求項３のいずれか１項に記載の半導体薄膜の形
成方法。 - （５）前記Ｓｎ原子密度の高い領域を複数設ける請求項
１乃至請求項３のいずれか１項に記載の半導体薄膜の形
成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16342989A JPH0329316A (ja) | 1989-06-26 | 1989-06-26 | 半導体薄膜の形成方法 |
| DE69033153T DE69033153T2 (de) | 1989-03-31 | 1990-03-30 | Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht |
| EP90303480A EP0390608B1 (en) | 1989-03-31 | 1990-03-30 | Method for forming semiconductor thin-film and resulting semiconductor thin-film |
| US08/241,678 US5531182A (en) | 1989-03-31 | 1994-05-12 | Method of making a semiconductor thin-film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16342989A JPH0329316A (ja) | 1989-06-26 | 1989-06-26 | 半導体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0329316A true JPH0329316A (ja) | 1991-02-07 |
Family
ID=15773732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16342989A Pending JPH0329316A (ja) | 1989-03-31 | 1989-06-26 | 半導体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0329316A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155124A (ja) * | 1989-11-14 | 1991-07-03 | Nippon Sheet Glass Co Ltd | 半導体膜の製造方法 |
| US5424015A (en) * | 1992-09-29 | 1995-06-13 | Yamashita Rubber Kabushiki Kaisha | Method and device for manufacturing rubber bend pipe |
| KR100291970B1 (ko) * | 1993-06-22 | 2001-09-17 | 야마자끼 순페이 | 반도체디바이스및그제조방법 |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| JP2015156430A (ja) * | 2014-02-20 | 2015-08-27 | 国立大学法人名古屋大学 | 半導体結晶の製造方法、半導体結晶及び半導体デバイス |
-
1989
- 1989-06-26 JP JP16342989A patent/JPH0329316A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155124A (ja) * | 1989-11-14 | 1991-07-03 | Nippon Sheet Glass Co Ltd | 半導体膜の製造方法 |
| US5424015A (en) * | 1992-09-29 | 1995-06-13 | Yamashita Rubber Kabushiki Kaisha | Method and device for manufacturing rubber bend pipe |
| KR100291970B1 (ko) * | 1993-06-22 | 2001-09-17 | 야마자끼 순페이 | 반도체디바이스및그제조방법 |
| US6319761B1 (en) | 1993-06-22 | 2001-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US6713330B1 (en) | 1993-06-22 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor |
| US7547915B2 (en) | 1994-06-09 | 2009-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having SiOxNy film |
| US8330165B2 (en) | 1994-06-09 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2015156430A (ja) * | 2014-02-20 | 2015-08-27 | 国立大学法人名古屋大学 | 半導体結晶の製造方法、半導体結晶及び半導体デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0390608B1 (en) | Method for forming semiconductor thin-film and resulting semiconductor thin-film | |
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| US6913649B2 (en) | System and method for forming single-crystal domains using crystal seeds | |
| JPS6310573A (ja) | 半導体装置の製造方法 | |
| JPH03290924A (ja) | 結晶性シリコン膜の製造方法および結晶性シリコン半導体の製造方法 | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| JPH04139728A (ja) | 多結晶電界効果トランジスタの製造方法 | |
| JPS5856406A (ja) | 半導体膜の製造方法 | |
| KR20020027775A (ko) | 인이 도핑된 비정질 막의 금속 유도 결정화 방법 | |
| JPH02260521A (ja) | 多結晶Ｓｉ半導体薄膜形成物品およびその作製方法 | |
| JP2687393B2 (ja) | 半導体装置の製造方法 | |
| JP2695466B2 (ja) | 結晶成長方法 | |
| JP3266185B2 (ja) | 多結晶半導体薄膜の製造方法 | |
| JPH01187873A (ja) | 半導体装置の製造方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP2680114B2 (ja) | 結晶性半導体薄膜の形成方法 | |
| JP2001223359A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02258690A (ja) | 半導体薄膜の形成方法 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JPH0547660A (ja) | 半導体薄膜の固相成長方法 | |
| JPH02143414A (ja) | 単結晶膜の形成方法 | |
| JP2603351B2 (ja) | 結晶成長方法及び該方法によって得られた結晶物品 | |
| JPH04373171A (ja) | 半導体素子の作製方法 | |
| JP2749945B2 (ja) | 固相結晶成長法 |