JPH0324096B2 - - Google Patents
Info
- Publication number
- JPH0324096B2 JPH0324096B2 JP9853285A JP9853285A JPH0324096B2 JP H0324096 B2 JPH0324096 B2 JP H0324096B2 JP 9853285 A JP9853285 A JP 9853285A JP 9853285 A JP9853285 A JP 9853285A JP H0324096 B2 JPH0324096 B2 JP H0324096B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- inductive load
- base
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はＰ形を基板としてバイポーラ構造の
半導体集積回路に係り、動に出力プツシユプル形
の誘導負荷駆動半導体集積回路装置に関するもの
である。
半導体集積回路に係り、動に出力プツシユプル形
の誘導負荷駆動半導体集積回路装置に関するもの
である。
〔従来の技術〕
従来の誘導負荷駆動半導体集積回路の一例を第
２図に示し説明すると、この第２図は従来のプツ
シユプル形出力回路を示すもであるから、図にお
いて、１００は電源電位、２００，３００は
“Ｈ”，“Ｌ”のレベル信号が印加される入力端子、
４００は接地電位、５００は出力端子である。
２図に示し説明すると、この第２図は従来のプツ
シユプル形出力回路を示すもであるから、図にお
いて、１００は電源電位、２００，３００は
“Ｈ”，“Ｌ”のレベル信号が印加される入力端子、
４００は接地電位、５００は出力端子である。
１はコレクタが電源電位１００に接続され、エ
ミツタが出力端子５００に接続されるNPNトラ
ンジスタ、２はコレクタが出力端子５００に接続
され、エミツタが接地電位４００に接続される
NPNトランジスタ、３はコレクタがNPNトラン
ジスタ１のベースに接続され、エミツタが電源電
位１００に接続されるPNPトランジスタ、４は
PNPトランジスタ３のベース領域をコレクタに、
分離または基板領域をベースに、NPNトランジ
スタ２のコレクタ領域をエミツタにそれぞれ形成
される寄生のNPNトランジスタ、７は入力端子
２００からの信号により、PNPトランジスタ３
を駆動する駆動回路、８は入力端子３００からの
信号によりNPNトランジスタ２を駆動する駆動
回路、９は出力端子５００に接続された誘導負
荷、１０はこの誘導負荷９の一方の端子電位を電
源電位１００と接地電位４００に切り換えるスイ
ツチ回路である。
ミツタが出力端子５００に接続されるNPNトラ
ンジスタ、２はコレクタが出力端子５００に接続
され、エミツタが接地電位４００に接続される
NPNトランジスタ、３はコレクタがNPNトラン
ジスタ１のベースに接続され、エミツタが電源電
位１００に接続されるPNPトランジスタ、４は
PNPトランジスタ３のベース領域をコレクタに、
分離または基板領域をベースに、NPNトランジ
スタ２のコレクタ領域をエミツタにそれぞれ形成
される寄生のNPNトランジスタ、７は入力端子
２００からの信号により、PNPトランジスタ３
を駆動する駆動回路、８は入力端子３００からの
信号によりNPNトランジスタ２を駆動する駆動
回路、９は出力端子５００に接続された誘導負
荷、１０はこの誘導負荷９の一方の端子電位を電
源電位１００と接地電位４００に切り換えるスイ
ツチ回路である。
第３図は上記寄生のNPNトランジスタ４の構
造を示す説明図である。
造を示す説明図である。
この第３図において、２および３はそれぞれ第
２図に示すNPNトランジスタ２およびPNPトラ
ンジスタ３を示し、１１はＰ形基板、１２はＰ形
分離、１３はＮ形フローテイングコレクタ、１
４，１５，１６はそれぞれNPNトランジスタ２
のベース、エミツタ、コレクタ、２０，２１はＮ
形エピタキシヤル層を示す。また１７，１８，１
９はそれぞれPNPトランジスタ３のベース、コ
レクタ、エミツタを示す。そして、この第３図に
おいて、Ｎ形のエピタキシヤル層２０をコレクタ
に、Ｐ形分離１２をベースに、Ｎ形エピタキシヤ
ル層２１をエミツタにした寄生のNPNトランジ
スタが形成される。
２図に示すNPNトランジスタ２およびPNPトラ
ンジスタ３を示し、１１はＰ形基板、１２はＰ形
分離、１３はＮ形フローテイングコレクタ、１
４，１５，１６はそれぞれNPNトランジスタ２
のベース、エミツタ、コレクタ、２０，２１はＮ
形エピタキシヤル層を示す。また１７，１８，１
９はそれぞれPNPトランジスタ３のベース、コ
レクタ、エミツタを示す。そして、この第３図に
おいて、Ｎ形のエピタキシヤル層２０をコレクタ
に、Ｐ形分離１２をベースに、Ｎ形エピタキシヤ
ル層２１をエミツタにした寄生のNPNトランジ
スタが形成される。
つぎにこの第２図に示す回路の動作を説明する
と、この回路は誘導負荷９の電流の方向を切り換
えることにより、その磁極を反転させることを目
的としている。
と、この回路は誘導負荷９の電流の方向を切り換
えることにより、その磁極を反転させることを目
的としている。
まず、スイツチ回路１０を電源電位１００と
し、入力端子３００，２００からの信号をそれぞ
れ入力とする駆動回路８，７によりNPNトラン
ジスタ２を“オン”状態にし、PNPトランジス
タ３を“オフ”状態、つまり、NPNトランジス
タ１を”オフ”状態とすれば、電流は、電源電位
１００−スイツチ回路１０−誘導負荷９−NPN
トランジスタ２−接地電位４００の経路を通して
接地へ流れる。
し、入力端子３００，２００からの信号をそれぞ
れ入力とする駆動回路８，７によりNPNトラン
ジスタ２を“オン”状態にし、PNPトランジス
タ３を“オフ”状態、つまり、NPNトランジス
タ１を”オフ”状態とすれば、電流は、電源電位
１００−スイツチ回路１０−誘導負荷９−NPN
トランジスタ２−接地電位４００の経路を通して
接地へ流れる。
つぎに、スイツチ回路１０を接地電位４００と
し、入力端子２００，３００からの信号をそれぞ
れ入力とする駆動回路７，８により、PNPトラ
ンジスタ３を“オン”状態、つまりNPNトラン
ジスタ１を“オン”状態、NPNトランジスタ２
を”オフ”状態とするで、前述と反対に電流は、
NPNトランジスタ１−誘導負荷９−スイツチ回
路１０−接地電位４００の経路を通して接地へ流
れる。
し、入力端子２００，３００からの信号をそれぞ
れ入力とする駆動回路７，８により、PNPトラ
ンジスタ３を“オン”状態、つまりNPNトラン
ジスタ１を“オン”状態、NPNトランジスタ２
を”オフ”状態とするで、前述と反対に電流は、
NPNトランジスタ１−誘導負荷９−スイツチ回
路１０−接地電位４００の経路を通して接地へ流
れる。
このように、電流の方向を変えることにより、
誘導負荷９の極性を変えることができる。
誘導負荷９の極性を変えることができる。
しかし、誘導負荷を急激に”オフ”状態にする
場合には、負荷の両端を同電位、例えば“Ｌ”，
“Ｌ”にする必要がある。
場合には、負荷の両端を同電位、例えば“Ｌ”，
“Ｌ”にする必要がある。
前述のような従来の誘導負荷半導体回路では、
NPNトランジスタ１”オフ”、NPNトランジス
タ２“オン”、つまり、出力端子５００が“Ｌ”
の時、スイツチ回路１０を“電源”の状態からス
イツチ回路１０を“接地”とすることにより、誘
導負荷９の両端が“Ｌ”レベルとなる状態が可能
である。しかし、このとき、誘導負荷９の誘導成
分の逆起電力により、出力端子５００に得られる
出力は負電位になり、このため、寄生のNPNト
ランジスタ４のベース・エミツタが順バイアス状
態となり、ベース電流が供給され、寄生のNPN
トランジスタ４が“オン”となる。したがつて、
PNPトランジスタ３のベースを駆動し、NPNト
ランジスタ１を“オン”させる。この状態では、
出力は負電位、つまり、NPNトランジスタ１の
エミツタは負電位、コレクタは電源電位となり、
コレクタ・エミツタ間に大電力が印加されてお
り、その電源電位と電流値によつては、ASO
（Area of Safety Operation）領域を越え、破壊
にいたる場合もあるという問題点があつた。
NPNトランジスタ１”オフ”、NPNトランジス
タ２“オン”、つまり、出力端子５００が“Ｌ”
の時、スイツチ回路１０を“電源”の状態からス
イツチ回路１０を“接地”とすることにより、誘
導負荷９の両端が“Ｌ”レベルとなる状態が可能
である。しかし、このとき、誘導負荷９の誘導成
分の逆起電力により、出力端子５００に得られる
出力は負電位になり、このため、寄生のNPNト
ランジスタ４のベース・エミツタが順バイアス状
態となり、ベース電流が供給され、寄生のNPN
トランジスタ４が“オン”となる。したがつて、
PNPトランジスタ３のベースを駆動し、NPNト
ランジスタ１を“オン”させる。この状態では、
出力は負電位、つまり、NPNトランジスタ１の
エミツタは負電位、コレクタは電源電位となり、
コレクタ・エミツタ間に大電力が印加されてお
り、その電源電位と電流値によつては、ASO
（Area of Safety Operation）領域を越え、破壊
にいたる場合もあるという問題点があつた。
この発明は以上の点に鑑み、このような問題を
解決すると共にかかる欠点を除去すべくなされた
もので、その目的は前述のように、誘導負荷を急
峻に”オフ”状態とし、出力が負電位になつた場
合でもPNPトランジスタ３、NPNトランジスタ
１が“オン”することなく、したがつて、NPN
トランジスタ１が破壊することのない誘導負荷駆
動半導体集積回路装置を提供することにある。
解決すると共にかかる欠点を除去すべくなされた
もので、その目的は前述のように、誘導負荷を急
峻に”オフ”状態とし、出力が負電位になつた場
合でもPNPトランジスタ３、NPNトランジスタ
１が“オン”することなく、したがつて、NPN
トランジスタ１が破壊することのない誘導負荷駆
動半導体集積回路装置を提供することにある。
この発明による誘導負荷駆動半導体集積回路装
置は、第１の電位点と出力端との間に接続される
第１のトランジスタと、上記出力端と第２電位点
との間に接続される第２のトランジスタと、上記
第１のトランジスタのベース・コレクタ間に接続
される第３のトランジスタと、この第３のトラン
ジスタのベース領域をコレクタに形成し上記第２
のトランジスタのコレクタ領域をエミツタに形成
しかつ分離領域または基板をベースに形成される
第４の寄生トランジスタと、上記第３のトランジ
スタのベース・エミツタ間に接続される第５のト
ランジスタと、この第５のトランジスタのベース
領域をコレクタに形成し上記第２のトランジスタ
のコレクタ領域をエミツタに形成しかつ分離領域
または基板をベースに形成される第６の寄生トラ
ンジスタとを備えてなるようにしたものである。
置は、第１の電位点と出力端との間に接続される
第１のトランジスタと、上記出力端と第２電位点
との間に接続される第２のトランジスタと、上記
第１のトランジスタのベース・コレクタ間に接続
される第３のトランジスタと、この第３のトラン
ジスタのベース領域をコレクタに形成し上記第２
のトランジスタのコレクタ領域をエミツタに形成
しかつ分離領域または基板をベースに形成される
第４の寄生トランジスタと、上記第３のトランジ
スタのベース・エミツタ間に接続される第５のト
ランジスタと、この第５のトランジスタのベース
領域をコレクタに形成し上記第２のトランジスタ
のコレクタ領域をエミツタに形成しかつ分離領域
または基板をベースに形成される第６の寄生トラ
ンジスタとを備えてなるようにしたものである。
〔作用〕
この発明においては、出力端子が負位となつた
場合には第４の寄生のNPNトランジスタが“オ
ン”すると同様に第６の寄生のNPNトランジス
タが“オン”する。そのため、第５のPNPトラ
ンジスタのベースを駆動して“オン”状態とし、
上記第４の寄生のトランジスタのコレクタに電流
を供給し、この供給電流を第４の寄生のトランジ
スタのコレクタ電流より大きくすることにより、
第３のPNPトランジスタを“オン”させないよ
うに作用する。
場合には第４の寄生のNPNトランジスタが“オ
ン”すると同様に第６の寄生のNPNトランジス
タが“オン”する。そのため、第５のPNPトラ
ンジスタのベースを駆動して“オン”状態とし、
上記第４の寄生のトランジスタのコレクタに電流
を供給し、この供給電流を第４の寄生のトランジ
スタのコレクタ電流より大きくすることにより、
第３のPNPトランジスタを“オン”させないよ
うに作用する。
以下、図面に基づきこの発明の実施例を詳細に
説明する。
説明する。
第１図はこの発明による誘導負荷駆動半導体集
積回路の一実施例を示す回路図である。
積回路の一実施例を示す回路図である。
この第１図において第２図と同一符号のものは
相当部分を示し、５はPNPトランジスタ３のベ
ース・エミツタ間に接続されたPNPトランジス
タ、６はこのPNPトランジスタ５のベース領域
をコレクタに、NPNトランジスタ２のコレクタ
領域をエミツタに、分離領域または基板をベース
にそれぞれ形成されるNPNトランジスタである。
相当部分を示し、５はPNPトランジスタ３のベ
ース・エミツタ間に接続されたPNPトランジス
タ、６はこのPNPトランジスタ５のベース領域
をコレクタに、NPNトランジスタ２のコレクタ
領域をエミツタに、分離領域または基板をベース
にそれぞれ形成されるNPNトランジスタである。
つぎにこの第１図に示す実施例の動作を説明す
る。この回路は誘導負荷９の電流の方向を反転す
ることにより、その磁極（極性）を反転すること
を目的とする。
る。この回路は誘導負荷９の電流の方向を反転す
ることにより、その磁極（極性）を反転すること
を目的とする。
まず、スイツチ回路１０を電源電位１００側と
し、誘導負荷９の一方を高電位とする。このと
き、入力端子２００からの入力は駆動回路７を通
してPNPトランジスタ３を”オフ”させること
により、NPNトランジスタ１を”オフ”状態と
する。これと同時に、入力端子３００からの入力
は駆動回路８を通してNPNトランジスタ２を
“オン”状態として出力端子５００を低電位とす
る。
し、誘導負荷９の一方を高電位とする。このと
き、入力端子２００からの入力は駆動回路７を通
してPNPトランジスタ３を”オフ”させること
により、NPNトランジスタ１を”オフ”状態と
する。これと同時に、入力端子３００からの入力
は駆動回路８を通してNPNトランジスタ２を
“オン”状態として出力端子５００を低電位とす
る。
これによつて、電流は、電源電位１００−スイ
ツチ回路１０−誘導負荷９−NPNトランジスタ
２−接地電位４００を経路を通して流れ、誘導負
荷９の磁極（極性）を一定とする。
ツチ回路１０−誘導負荷９−NPNトランジスタ
２−接地電位４００を経路を通して流れ、誘導負
荷９の磁極（極性）を一定とする。
つぎに、スイツチ回路１０を接地電位４００側
とし、誘導負荷９の一方の低電位とする。このと
き、入力端子２００からの入力は駆動回路７を通
してPNPトランジスタ３とNPNトランジスタ１
を“オン”状態とする。これと同時に、入力端子
３００からの入力は駆動回路８を通してNPNト
ランジスタ２を”オフ”状態とし、出力端子５０
０を高電位とする。
とし、誘導負荷９の一方の低電位とする。このと
き、入力端子２００からの入力は駆動回路７を通
してPNPトランジスタ３とNPNトランジスタ１
を“オン”状態とする。これと同時に、入力端子
３００からの入力は駆動回路８を通してNPNト
ランジスタ２を”オフ”状態とし、出力端子５０
０を高電位とする。
これによつて、電流は逆に、電源電位１００−
NPNトランジスタ１−誘導負荷９−スイツチ回
路１０−接地電位４００の経路を流れ、誘導負荷
９の極性は上記の場合とは逆の極性となる。
NPNトランジスタ１−誘導負荷９−スイツチ回
路１０−接地電位４００の経路を流れ、誘導負荷
９の極性は上記の場合とは逆の極性となる。
このような極性逆転は直流モータの回転方向を
逆転する場合などに使用されるが、このモータの
例でいえば、急峻に回転を停止させる場合があ
る。この状態は、負荷の両端を同電位とすること
で、誘導負荷９に蓄積されたエネルギーを放出さ
せれば、可能である。この状態を第２図を参照し
ていえば、スイツチ回路１０を接地側に切り換
え、NPNトランジスタ２を“オン”状態とし、
NPNトランジスタ１を”オフ”状態、つまり、
“Ｌ”レベルとした状態である。
逆転する場合などに使用されるが、このモータの
例でいえば、急峻に回転を停止させる場合があ
る。この状態は、負荷の両端を同電位とすること
で、誘導負荷９に蓄積されたエネルギーを放出さ
せれば、可能である。この状態を第２図を参照し
ていえば、スイツチ回路１０を接地側に切り換
え、NPNトランジスタ２を“オン”状態とし、
NPNトランジスタ１を”オフ”状態、つまり、
“Ｌ”レベルとした状態である。
ここで、誘導負荷のスイツチ回路１０側が
“Ｈ”、反対の出力端子５００側が“Ｌ”レベルの
状態からこの両側を“Ｌ”レベルの状態とした場
合には、誘導負荷９によつて発生する逆起電力に
より、出力端子５００側の方が負電圧となり、誘
導負荷９に、接地電位４００から寄生のNPNト
ランジスタ４のベース・エミツタ間を通して電流
が供給され、また、スイツチ回路１０側は正電圧
が発生し、電流は誘導負荷９から接地電位４００
へ供給される。
“Ｈ”、反対の出力端子５００側が“Ｌ”レベルの
状態からこの両側を“Ｌ”レベルの状態とした場
合には、誘導負荷９によつて発生する逆起電力に
より、出力端子５００側の方が負電圧となり、誘
導負荷９に、接地電位４００から寄生のNPNト
ランジスタ４のベース・エミツタ間を通して電流
が供給され、また、スイツチ回路１０側は正電圧
が発生し、電流は誘導負荷９から接地電位４００
へ供給される。
この電流経路によつて逆起電力で発生した誘導
負荷９のエネルギーは放出され、この誘導負荷９
がモータの場合には急峻に停止する。
負荷９のエネルギーは放出され、この誘導負荷９
がモータの場合には急峻に停止する。
このとき、寄生のNPNトランジスタ４が“オ
ン”されることにより、PNPトランジスタ３の
ベース電流が流れようとするが、寄生のNPNト
ランジスタ６も寄生のNPNトランジスタ４と同
じ構造であるため、“オン”状態となり、PNPト
ランジスタ５のベースに電流を流す。これによつ
て、PNPトランジスタ５は“オン”状態となり、
PNPトランジスタ３のベースに電流を供給し、
寄生のNPNトランジスタ４のコレクタ電流より
もPNPトランジスタ５のコレクタ電流を大きく
設計することにより、PNPトランジスタ３が
“オン”することなく、第２図に示す従来回路の
ような問題点は発生しない。
ン”されることにより、PNPトランジスタ３の
ベース電流が流れようとするが、寄生のNPNト
ランジスタ６も寄生のNPNトランジスタ４と同
じ構造であるため、“オン”状態となり、PNPト
ランジスタ５のベースに電流を流す。これによつ
て、PNPトランジスタ５は“オン”状態となり、
PNPトランジスタ３のベースに電流を供給し、
寄生のNPNトランジスタ４のコレクタ電流より
もPNPトランジスタ５のコレクタ電流を大きく
設計することにより、PNPトランジスタ３が
“オン”することなく、第２図に示す従来回路の
ような問題点は発生しない。
なお、NPNトランジスタ１および２はカスケ
ード接続されてもよい。また、PNPトランジス
タ５を省略して、寄生のNPNトランジスタ６の
コレクタと、PNPトランジスタ３のコレクタと
NPNトランジスタ１のベース間にＮ層を設けて
も同様な利点を得るが、この場合は寄生のNPN
トランジスタ６のコレクタ電流はPNPトランジ
スタ３のコレクタ電流よりも大きく設計する必要
がある。
ード接続されてもよい。また、PNPトランジス
タ５を省略して、寄生のNPNトランジスタ６の
コレクタと、PNPトランジスタ３のコレクタと
NPNトランジスタ１のベース間にＮ層を設けて
も同様な利点を得るが、この場合は寄生のNPN
トランジスタ６のコレクタ電流はPNPトランジ
スタ３のコレクタ電流よりも大きく設計する必要
がある。
以上説明したように、この発明によれば、複雑
な手段を用いることなく、ベース領域未接続の
PNPトランジスタを追加するだけで簡単な回路
構成によつて、チツプに対する占有面積も最小限
で従来回路の問題点を解決することができ、ま
た、寄生動作を利用して誤動作を防止することが
できるので、実用上の効果は極めて大である。
な手段を用いることなく、ベース領域未接続の
PNPトランジスタを追加するだけで簡単な回路
構成によつて、チツプに対する占有面積も最小限
で従来回路の問題点を解決することができ、ま
た、寄生動作を利用して誤動作を防止することが
できるので、実用上の効果は極めて大である。
第１図はこの発明による誘導負荷駆動半導体集
積回路装置の一実施例を示す回路図、第２図は従
来の誘導負荷駆動半導体集積回路装置の一例を示
す回路図、第３図は寄生トランジスタの構造を示
す説明図である。 １，２……NPNトランジスタ、３，５……
PNPトランジスタ、４，６……寄生のNPNトラ
ンジスタ、７，８……駆動回路、９……誘導負
荷、１０……スイツチ回路、１００……電源電
位、２００，３００……入力端子、４００……接
地電位、５００……出力端子。
積回路装置の一実施例を示す回路図、第２図は従
来の誘導負荷駆動半導体集積回路装置の一例を示
す回路図、第３図は寄生トランジスタの構造を示
す説明図である。 １，２……NPNトランジスタ、３，５……
PNPトランジスタ、４，６……寄生のNPNトラ
ンジスタ、７，８……駆動回路、９……誘導負
荷、１０……スイツチ回路、１００……電源電
位、２００，３００……入力端子、４００……接
地電位、５００……出力端子。
Claims (1)
- １ Ｐ形を基板としたバイポーラ構造の半導体集
積回路において、第１電位点と出力端との間に接
続される第１のトランジスタと、前記第出力端と
第２電位点との間に接続される第２のトランジス
タと、前記第１のトランジスタのベース・コレク
タ間に接続される第３のトランジスタと、この第
３のトランジスタのベース領域をコレクタに形成
し前記第２のトランジスタのコレクタ領域をエミ
ツタに形成しかつ分離領域または基板をベースに
形成される第４の寄生トランジスタと、前記第３
のトランジスタのベース・エミツタ間に接続され
る第５のトランジスタと、この第５のトランジス
タのベース領域をコレクタに形成し前記第２のト
ランジスタのコレクタ領域をエミツタに形成しか
つ分離領域または基板をベースに形成される第６
の寄生トランジスタとを備えてなることを特徴と
する誘導負荷駆動半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9853285A JPS61255122A (ja) | 1985-05-07 | 1985-05-07 | 誘導負荷駆動半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9853285A JPS61255122A (ja) | 1985-05-07 | 1985-05-07 | 誘導負荷駆動半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255122A JPS61255122A (ja) | 1986-11-12 |
| JPH0324096B2 true JPH0324096B2 (ja) | 1991-04-02 |
Family
ID=14222286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9853285A Granted JPS61255122A (ja) | 1985-05-07 | 1985-05-07 | 誘導負荷駆動半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255122A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2690776B2 (ja) * | 1989-04-06 | 1997-12-17 | 三菱電機株式会社 | 半導体装置 |
-
1985
- 1985-05-07 JP JP9853285A patent/JPS61255122A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255122A (ja) | 1986-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309347A (en) | H-bridge circuit with protection against crossover conduction | |
| US5083048A (en) | Bimos tri-state output buffer | |
| US6972475B2 (en) | Semiconductor device | |
| JP3006845B2 (ja) | 電圧降下の小さい極性反転保護手段を有するブリッジ回路 | |
| JP4128700B2 (ja) | 誘導性負荷駆動回路 | |
| US4612452A (en) | Control circuit for the switching of inductive loads having a push-pull output stage | |
| US5032745A (en) | Current sensing of DC or a stepper motor | |
| JP3064457B2 (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JPH0324096B2 (ja) | ||
| JPH0220056A (ja) | 半導体装置 | |
| EP0574815A1 (en) | Bi-directional load current drive circuit | |
| JPS6223060Y2 (ja) | ||
| JPH0691193B2 (ja) | 半導体装置 | |
| JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
| JPH07105707B2 (ja) | ３ステ−ト回路 | |
| JPS59103425A (ja) | スイツチングデバイス | |
| JPS61185960A (ja) | 伝導度変調素子 | |
| JPS61142763A (ja) | バイポ−ラ半導体集積回路 | |
| JPS5837698B2 (ja) | トランジスタカイロソウチ | |
| JPS61231882A (ja) | モ−タ駆動回路 | |
| JPH04355696A (ja) | ファンモータドライバ回路およびモータ制御装置 | |
| JPH07135299A (ja) | 半導体集積回路装置 | |
| JPH0479608A (ja) | スイッチング駆動回路 | |
| JPS61191280A (ja) | ブラシモ−タ−の駆動制御回路 | |
| JPH059035U (ja) | 駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| EXPY | Cancellation because of completion of term |