JPH03241176A - 半導体製造工場の建屋レイアウト構造 - Google Patents
半導体製造工場の建屋レイアウト構造Info
- Publication number
- JPH03241176A JPH03241176A JP3467290A JP3467290A JPH03241176A JP H03241176 A JPH03241176 A JP H03241176A JP 3467290 A JP3467290 A JP 3467290A JP 3467290 A JP3467290 A JP 3467290A JP H03241176 A JPH03241176 A JP H03241176A
- Authority
- JP
- Japan
- Prior art keywords
- section
- building
- semiconductor
- semiconductor manufacturing
- manufacturing factory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明ａ半導体製造工場の！ａ屋クレイアウト構造関
し、特に被処理半導体ウェハに対するＦＡ機能構造を提
供するものである。
し、特に被処理半導体ウェハに対するＦＡ機能構造を提
供するものである。
第３図は従来の半導体製造工場の建屋レイアウト構造の
平面図で１図にかいて、Ｃ１１）は写真製版プロセス部
、０．１は化学処理プロセス部、（Ｌｌｌ’を拡散プロ
セス部、圓は成膜プロセス部、＠はイオン注入プロセス
部、ａａは被処理半導体ウェハの各物流方向を示す。
平面図で１図にかいて、Ｃ１１）は写真製版プロセス部
、０．１は化学処理プロセス部、（Ｌｌｌ’を拡散プロ
セス部、圓は成膜プロセス部、＠はイオン注入プロセス
部、ａａは被処理半導体ウェハの各物流方向を示す。
第４図は第３図の側面工υ見た建屋レイアウト構造を示
す。図にかいて、（ロ）は半１体つエノ・プロセス部、
明はユーテイリイテイ部、ＣＬ嶋ｒｉ空ｔ１１部を示す
。次に、被処理半透体ウェハの物流について第３図を用
いて説明する。被処理半導体ウェハは半導体製造工場に
投入された後、拡散プロセス部αＱから写真製版プロセ
ス部（ロ）を経て、イオン注入プロセス部＠から化学処
理プロセス部（至）又は、成膜プロセス部ａ４から写真
製版プロセス部０又は。
す。図にかいて、（ロ）は半１体つエノ・プロセス部、
明はユーテイリイテイ部、ＣＬ嶋ｒｉ空ｔ１１部を示す
。次に、被処理半透体ウェハの物流について第３図を用
いて説明する。被処理半導体ウェハは半導体製造工場に
投入された後、拡散プロセス部αＱから写真製版プロセ
ス部（ロ）を経て、イオン注入プロセス部＠から化学処
理プロセス部（至）又は、成膜プロセス部ａ４から写真
製版プロセス部０又は。
拡散プロセスｓ叫から写真製版プロセス部Ｑｌ）を経て
成膜プロセス部α４から写真製版プロセス部（ロ）とい
う処理工Ｓを順次進んで行く。
成膜プロセス部α４から写真製版プロセス部（ロ）とい
う処理工Ｓを順次進んで行く。
従来の半導体製造工場にシいて、ウェハプロセス工程が
進むにつれて化学処理、写真製版、拡散。
進むにつれて化学処理、写真製版、拡散。
敗膜、イオン注入などの各プロセス部は建屋横方向へ繰
υ返し設置されてかや、被処理半這体ウエハは後戻りを
しないようにｌｌ或される。
υ返し設置されてかや、被処理半這体ウエハは後戻りを
しないようにｌｌ或される。
［発明が解決しようとするｆｆ１９１
従来の半導体製造工場の建屋レイアウト構造は以上の様
に１１１１或されていたので、建屋が横方向に大きく拡
がシ、写真製版など何回も使用されるプロセス部にＤい
ては設置場所の装置の処理負荷が少なく、他の場所の装
置が負荷オーバーになってもＦＡＫ工っての半導体ウェ
ハの物流が困雌でその部分ヘウエハを送ることが不可で
あるなど半導体製造に柔軟性が無いなどの問題点があっ
た。
に１１１１或されていたので、建屋が横方向に大きく拡
がシ、写真製版など何回も使用されるプロセス部にＤい
ては設置場所の装置の処理負荷が少なく、他の場所の装
置が負荷オーバーになってもＦＡＫ工っての半導体ウェ
ハの物流が困雌でその部分ヘウエハを送ることが不可で
あるなど半導体製造に柔軟性が無いなどの問題点があっ
た。
この発明は上記の様な問題点を解消するためになされた
もので、製造工場を小さくでさるとともに各プロセス部
を集合させ半導体製造に柔軟性を持たせることのできる
半導体製造工場の建屋レイアウトｔ！ｌ得ることを目的
とする。
もので、製造工場を小さくでさるとともに各プロセス部
を集合させ半導体製造に柔軟性を持たせることのできる
半導体製造工場の建屋レイアウトｔ！ｌ得ることを目的
とする。
この発明に係る半導体製造工場の建屋レイアウト構造は
、建ｍを上面から見た場合円形もしくは５角以上の多角
形にするとともに、各半導体プロセスをパイチャートの
ごとく配置するＬうにしたものである。
、建ｍを上面から見た場合円形もしくは５角以上の多角
形にするとともに、各半導体プロセスをパイチャートの
ごとく配置するＬうにしたものである。
この発明にかける半導体製造工場の建屋レイアウト構造
は、被処理半導体ウエノ・の物Ｒ，を単純化して建屋ス
ペースを小さく出来るＯ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体製造工場のＩ屋の
平面図で、図にかいて、（１）は化学処理プロセス部、
（２）は写真製版プロセス部、（３）は拡散プロセス部
、（４）は成膜プロセス部、（５）はイオン注入プロセ
ス部、（６）は被処理半導体ウニ／・を各プロセス部へ
配分するＦＡ機能部である。
は、被処理半導体ウエノ・の物Ｒ，を単純化して建屋ス
ペースを小さく出来るＯ 〔実施例〕 以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例である半導体製造工場のＩ屋の
平面図で、図にかいて、（１）は化学処理プロセス部、
（２）は写真製版プロセス部、（３）は拡散プロセス部
、（４）は成膜プロセス部、（５）はイオン注入プロセ
ス部、（６）は被処理半導体ウニ／・を各プロセス部へ
配分するＦＡ機能部である。
第２図は第１図の半導・体製造工場の側面図で、図にか
いて、（８）は半導体ウニ／％プロセス部、（９）はユ
ーテイリイテイ部、（７）は空調部である。
いて、（８）は半導体ウニ／％プロセス部、（９）はユ
ーテイリイテイ部、（７）は空調部である。
被処理半導体ウニノ・が製造工場に投入され、被処理半
導体ウニノ・は化学処理プロセス部ｆｌ）から写真製版
プロセス５（２）を経て、拡散プロセス部（３）から成
膜プロセス部（４）からイオン注入プロセス５（５）で
順次処理されていくが、各プロセス部がパイチャートの
ごとく配置されている為、中央に設置されたＦＡ機能部
（６）を被処理半導体ウニノ）ｒｉ経由するのみで済み
、又、各プロセス部に設置された装置はプロセス上流用
出来ないものを除いてどのプロセス工程のものも処理出
来稼動率は向上する０なか、上記実施例にかいては半導
体プロセスをＳ屋の１階分だけについて示したが、中央
のＦＡ機能を複数階に延長させても良い。
導体ウニノ・は化学処理プロセス部ｆｌ）から写真製版
プロセス５（２）を経て、拡散プロセス部（３）から成
膜プロセス部（４）からイオン注入プロセス５（５）で
順次処理されていくが、各プロセス部がパイチャートの
ごとく配置されている為、中央に設置されたＦＡ機能部
（６）を被処理半導体ウニノ）ｒｉ経由するのみで済み
、又、各プロセス部に設置された装置はプロセス上流用
出来ないものを除いてどのプロセス工程のものも処理出
来稼動率は向上する０なか、上記実施例にかいては半導
体プロセスをＳ屋の１階分だけについて示したが、中央
のＦＡ機能を複数階に延長させても良い。
また、上記実施例では建屋の構造を円形構造とした場合
を示したが、円形に限定するものではなく例えば５角形
以上の多角形状としても同等の効果がある。
を示したが、円形に限定するものではなく例えば５角形
以上の多角形状としても同等の効果がある。
以上の様にこの発明によれば、半導体製造工場を円形も
しくは５角形以上の多角形状にし、各クエハプロセスヲ
ハイチャートのごとく配置したので、プロセス装置の有
効活用及び稼動″４を向上させて、建屋敷地面積を小さ
くすることが出来るという効果が得られる。
しくは５角形以上の多角形状にし、各クエハプロセスヲ
ハイチャートのごとく配置したので、プロセス装置の有
効活用及び稼動″４を向上させて、建屋敷地面積を小さ
くすることが出来るという効果が得られる。
第１図はこの発明一実施例による半導体製造工場の建屋
レイアウト構造を示す平面図、第２図は第１図側面図、
第３図は従来の半導体製造工場の建屋レイアウト構造を
示す平面図、第４図は第３図の＠面図を示す０ 図にかいて、（１）は化学処理プロセス部、（２）は写
真製版プロセス部、（３）は拡散プロセス部、（４）ｉ
成膜プロセス部、（５）はイオン注入プロセス部、（６
）はＦＡ機能部、（７）は空調部、（８）は半導体クエ
７％プロセス部、（９）ｒ！ユーテイリイテイ部を示す
。
レイアウト構造を示す平面図、第２図は第１図側面図、
第３図は従来の半導体製造工場の建屋レイアウト構造を
示す平面図、第４図は第３図の＠面図を示す０ 図にかいて、（１）は化学処理プロセス部、（２）は写
真製版プロセス部、（３）は拡散プロセス部、（４）ｉ
成膜プロセス部、（５）はイオン注入プロセス部、（６
）はＦＡ機能部、（７）は空調部、（８）は半導体クエ
７％プロセス部、（９）ｒ！ユーテイリイテイ部を示す
。
Claims (1)
- 半導体製造工場の建屋レイアウト構造において、前記建
屋の構造が上面から見た場合円形もしくは５角形以上の
多角形状とし、その中央部分には被処理半導体ウェハを
各半導体プロセス部へ配送するＦＡ機能部とし、その周
辺の半導体製造プロセス部分は各工程毎にパイチャート
のごとく分離され配置されていることを特徴とする半導
体製造工場の建屋レイアウト構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3467290A JP2692325B2 (ja) | 1990-02-15 | 1990-02-15 | 半導体製造工場の建屋レイアウト構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3467290A JP2692325B2 (ja) | 1990-02-15 | 1990-02-15 | 半導体製造工場の建屋レイアウト構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03241176A true JPH03241176A (ja) | 1991-10-28 |
| JP2692325B2 JP2692325B2 (ja) | 1997-12-17 |
Family
ID=12420919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3467290A Expired - Fee Related JP2692325B2 (ja) | 1990-02-15 | 1990-02-15 | 半導体製造工場の建屋レイアウト構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692325B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099599A (en) * | 1996-05-08 | 2000-08-08 | Industrial Technology Research Institute | Semiconductor device fabrication system |
| US6748704B2 (en) | 2000-10-19 | 2004-06-15 | Renesas Technology Corp. | Factory layout |
| CN105735686A (zh) * | 2014-11-20 | 2016-07-06 | 中国中元国际工程有限公司 | 超大型联合厂房及其平面布置方法 |
-
1990
- 1990-02-15 JP JP3467290A patent/JP2692325B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6099599A (en) * | 1996-05-08 | 2000-08-08 | Industrial Technology Research Institute | Semiconductor device fabrication system |
| US6748704B2 (en) | 2000-10-19 | 2004-06-15 | Renesas Technology Corp. | Factory layout |
| CN105735686A (zh) * | 2014-11-20 | 2016-07-06 | 中国中元国际工程有限公司 | 超大型联合厂房及其平面布置方法 |
| CN105735686B (zh) * | 2014-11-20 | 2018-05-15 | 中国中元国际工程有限公司 | 超大型联合厂房及其平面布置方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2692325B2 (ja) | 1997-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5795356A (en) | Microelectronic component fabrication facility, and process for making and using the facility | |
| US6748704B2 (en) | Factory layout | |
| US5058491A (en) | Building and method for manufacture of integrated circuits | |
| US5350336A (en) | Building and method for manufacture of integrated semiconductor circuit devices | |
| US6099599A (en) | Semiconductor device fabrication system | |
| EP2613340A1 (en) | Device manufacturing apparatus and method therefor | |
| JPS6124250A (ja) | 半導体集積回路装置 | |
| CN1106887A (zh) | 用于在超净条件下进行制造的组合式建筑物和传送结构 | |
| US6264550B1 (en) | Clean room and method of remodeling clean room | |
| JP2004055823A (ja) | 半導体集積回路 | |
| JPH03241176A (ja) | 半導体製造工場の建屋レイアウト構造 | |
| US6328768B1 (en) | Semiconductor device manufacturing line | |
| JPS63184330A (ja) | フオトレジストのベ−ク装置 | |
| KR101579510B1 (ko) | 기판 처리 설비 | |
| US6190424B1 (en) | Process for fabricating two different types of wafers in a semiconductor wafer production line | |
| US6287067B1 (en) | Processing unit and processing unit structure by assembling thereof | |
| JPH05251337A (ja) | レジストパターンの形成方法 | |
| JP3429964B2 (ja) | 基板処理装置 | |
| JPH06302667A (ja) | チャンバシステム | |
| JP3787599B2 (ja) | クリーンルーム建築物 | |
| Seo et al. | ON-TIME DELIVERY ACHIEVEMENT OF HIGH PRIORITY ORDERS IN ORDER-DRIVEN FABRICATIONS. | |
| JPS63108746A (ja) | プログラマブルロジツクアレイ | |
| JP3347460B2 (ja) | 生産ラインにおけるクリーンルーム構築方法 | |
| JP3275700B2 (ja) | クリーンルームを備えた構造物 | |
| Campbell et al. | A model of a 300mm wafer fabrication line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |