JPH0324156B2 - - Google Patents
Info
- Publication number
- JPH0324156B2 JPH0324156B2 JP59098279A JP9827984A JPH0324156B2 JP H0324156 B2 JPH0324156 B2 JP H0324156B2 JP 59098279 A JP59098279 A JP 59098279A JP 9827984 A JP9827984 A JP 9827984A JP H0324156 B2 JPH0324156 B2 JP H0324156B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- outputs
- phase
- output
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/902—Compensation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/911—Phase locked loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/907—Specific control circuit element or device
- Y10S388/912—Pulse or frequency counter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Direct Current Motors (AREA)
Description
〔産業上の利用分野〕
本発明は直流サーボモータの位相追尾方式の制
御装置に関し、更に詳述すれば縮小、拡大機能を
備えた複写機の走査部の駆動源となる直流サーボ
モータ用に好適な制御装置を提案するものであ
る。 〔従来技術〕 電子式複写装置においては感光ドラムの周速度
と原稿走査速度とを同期させる必要がある。従つ
て縮小、拡大機能を有する複写機にあつては感光
ドラム、原稿走査部共通の駆動源となるモータと
被動部との間にギヤ式の変速装置を介装し、倍率
に応じたギヤ比を選択することによつてこの同期
をとる構成としていた。しかしながら近時縮小、
拡大の倍率の種類が多くなる傾向にあり、これを
ギヤ式の変速装置に対応せんとすると変速装置が
大型化するので、原稿走査専用にサーボモータを
設けることにより複写装置の小型化を図つてい
る。このサーボモータの制御装置としては正確な
速度制御が行なえること、或いは立上り特性に優
れていること等が要求され、例えば特開昭58−
103893号、特開昭58−111059号、特開昭58−
58559号等のものが公知である。これらの公知の
装置においては制御モードを切り替え、或いは速
度指令値を数値入力する等、サーボ機構の動作制
御にデイジタル技術を使用する反面、サーボルー
プにはアナログのアンプ、位相補償回路などを使
用するというデイジタル／アナログ混在の制御方
式をとつている。このためにデイジタル／アナロ
グ変換器を要し、またサーボループにゲイン調
整、位相補償を行うための多数のコンデンサ、抵
抗等の回路素子を要し部品点数が多く回路が複雑
になるという難点がある。またこれに付随してこ
れらの回路素子の定数を調整するための調整箇処
を必要とし、或いは予め精密な計算を行つてお
き、高精度の回路素子を使用する必要があるとい
う難点もある。更にまた、同様の回路を用いる場
合であつてもモータ、負荷が異なる場合にはそれ
に応じた回路定数に改める必要があるという煩わ
しさがある。 〔目的〕 本発明はこのような従来技術の問題点を解決す
べくなされたものであつて、サーボループもデイ
ジタル化し、しかも平滑な回転が得られる直流サ
ーボモータの制御装置を提供することを目的とす
る。 〔構成〕 本発明に係る直流サーボモータの制御装置は任
意にその周期を設定できる位相基準信号の発生部
と、位相基準信号と直流サーボモータの回転速度
信号との位相差を検出してデイジタル信号を出力
し、この出力値の全変化幅に対する位相差検出可
能範囲を任意に設定する手段を備える位相制御部
と、任意にその出力パルス幅を設定できる速度基
準信号の発生部と、速度基準信号により前記回転
速度信号の周期を検出してデイジタル信号を出力
し、この出力値の全変化幅に対する周期検出可能
範囲を任意に設定する手段を備える速度制御部
と、位相制御部及び速度制御部の出力を加算する
全加算器と、全加算器の演算結果に応じたモータ
回転速度制御信号を出力する信号変換部とを具備
することを特徴とする。またこれに伴せてオープ
ンループの運転も可能ならしめるべく前記全加算
器出力に替わる数値の設定手段を備えたことを特
徴とする。 〔実施例〕 以下本発明をその実施例を示す図面に基づいて
説明する。第１図は本発明の１実施例を示すブロ
ツク図であつて、図中１は例えば複写機の原稿走
査用の直流サーボモータであり、スイツチトラン
ジスタTR１，TR４のオンにより正転し、スイ
ツチトランジスタTR２，TR３のオンにより逆
転するようになつている。モータ１には回転速度
検出用に回転エンコーダ２が直結されており、そ
の回転数に比例する周波数の信号ｊ〔第４図ｊ参
照〕を出力し、該信号ｊは位相制御部６のラツチ
６４、速度制御部８の誤差カウンタ８３及びラツ
チ８４、並びに速度基準信号発生部７のダウンカ
ウンタ７２に与えられる。 ３はこの装置の動作基準信号となるクロツクパ
ルスａ〔第３図ａ〕を出力する水晶発振器であり、
クロツクパルスａは位相基準信号発生部５のダウ
ンカウンタ５２、位相制御部６の誤差カウンタ用
クロツク発生器６２、前記ダウンカウンタ７２、
速度制御部８の誤差カウンタ用クロツク発生器８
２、並びにパルス幅変調器１０のカウンタ１０１
及びＤフリツプフロツプ１０３に与えられる。 ４はマイクロコンピユータ又はROM（読出し
専用メモリ）からなり、複写機の動作順序により
原稿走査部を所定の速度で駆動するための所要の
数値を、位相基準信号発生部５のレジスタ５１、
位相制御部６のレジスタ６１、速度基準信号発生
部７のレジスタ７１、速度制御部８のレジスタ８
１及びモータ制御信号出力部１１のレジスタ１１
１に設定するための制御器である。 次に位相基準信号発生部５について説明する。
この回路はモータ１が目標速度で回転している場
合の回転エンコーダ２の出力信号ｊの周期Ｔに等
しい周期Tp（＝Ｔ）の信号を1/2分周器５３から
得て、これを位相制御部６の誤差カウンタ６３へ
与えるためのものである。即ちレジスタ５１には
上記周期Ｔに相応する数値が制御器４によつて設
定され、これを保持する。ダウンカウンタ５２は
プリセツト可能なものであつてクロツクパルスａ
をダウンカウントし、ボロー信号を出すと、レジ
スタ５１の設定値数を読込んでこれがプリセツト
される。そしてこれと同時に上記ボロー信号は1/
２分周器５３出力を反転させる。位相基準信号発
生部５は以上のような動作を反復する。従つて1/
２分周器５３出力ｉ〔第４図ｉ〕の周期Tpはクロ
ツクパルスａの周期とレジスタ５１の設定数値と
の積の２倍となる。 次に位相制御部６について説明する。この回路
はモータ１の回転の位相誤差を検出して、この位
相を位相基準信号発生部５の出力信号ｉの位相に
合せしめるためのものであり、７ビツトのレジス
タ６１、第２図に詳細な構成を示すクロツク発生
器６２、８ビツトの誤差カウンタ６３及び８ビツ
トのラツチ６４からなる。 クロツク発生器６２は発振器３のクロツクパル
スａからレジスタ６１に設定した数値に関連する
パルス数を間引きしたクロツク信号ｈ〔第３図ｈ〕
を作成してこれを誤差カウンタ６３へ与え、誤差
カウンタ６３が計数する速度を制御する働きをす
るものである。以下第２図、第３図に基づきその
構成と動作を説明する。 発振器３の出力のクロツクパルスａは1/2分周
器６０１にて分周され信号ｂ〔第３図ｂ〕となり、
４ビツトのカウンタ６０２へ与えられる。カウン
タ６０２の４ビツトの出力20、21、22、23は４ビ
ツトのＤフリツプフロツプ６０３の対応ビツト
D0、D1、D2、D3に与えられる。Ｄフリツプフロ
ツプ６０３にはクロツクパルスａが与えられてい
るのでその出力は１クロツク分遅れることにな
る。またＤフリツプフロツプ６０３の出力は反転
出力0、1、2、3を利用する。第３図ｃ，ｅ
はカウンタ６０２の20、22の出力を示し、第３図
ｄ，ｆはこれらより１クロツク分遅れて、反転さ
れたＤフリツプフロツプ６０３出力0、2を示
している。 カウンタ６０２の４ビツトの出力20、21、22、
23はAND・ORインバータゲート６０４の３入力
ANDゲート６１０，６１１，６１２，６１３の
各１入力となつており、Ｄフリツプフロツプ６０
３の出力0、1、2、3も３入力ANDゲート
６１０，６１１，６１２，６１３の各１入力とな
つている。 レジスタ６１には４ビツトの数値Ｎ（０、１、
２…15）と３ビツトの数値ｎ（０、１、２、３、
４）とが設定される。数値Ｎの20、21、22、23は
ANDゲート６１３，６１２，６１１，６１０の
残りの１入力となつており、ANDゲート６１０
〜６１３出力は４入力NORゲート６１４の入力
となつている。NORゲート６１４出力、つまり
AND・ORインバータゲート６０４出力ｇ〔第３
図ｇ〕はNANDゲート６０５の１入力となつて
いる。クロツクパルスａはインバータ６１５にて
反転されてNANDゲート６０５の他入力となつ
ている。第３図ｇにしめすNORゲート６１４出
力ｇはＮ＝10（20、21、22、23＝０、１、０、１）
の場合の例である。そしてNANDゲート６０５
からは第３ｈに示す信号ｈが得られる。上記した
回路の動作の１周期は、４つのANDゲート６１
０〜６１３の各３入力のうちの１入力（Ｎ）が固
定されているので1/2分周器６０１出力を計数す
るカウンタ６０２の４出力、Ｄフリツプフロツプ
６０３の４出力にて定まり、クロツクパルスａの
32周期分（第３図にＡを付して示す範囲）とな
る。そしてAND・ORインバータゲート６０４の
上記構成はクロツクパルス32発からＮ発を間引く
べきものとなつている。即ち第３図ｈのNAND
ゲート６０５出力信号ｈはクロツクパルス32発か
ら平均的に10発を間引いたものとなるのである。 レジスタ６１に設定された他方の数値ｎはデコ
ーダ６０６に入力され、第１表に示す如くｎの数
が１の数に相当する如き４ビツトのデータに変換
される。
御装置に関し、更に詳述すれば縮小、拡大機能を
備えた複写機の走査部の駆動源となる直流サーボ
モータ用に好適な制御装置を提案するものであ
る。 〔従来技術〕 電子式複写装置においては感光ドラムの周速度
と原稿走査速度とを同期させる必要がある。従つ
て縮小、拡大機能を有する複写機にあつては感光
ドラム、原稿走査部共通の駆動源となるモータと
被動部との間にギヤ式の変速装置を介装し、倍率
に応じたギヤ比を選択することによつてこの同期
をとる構成としていた。しかしながら近時縮小、
拡大の倍率の種類が多くなる傾向にあり、これを
ギヤ式の変速装置に対応せんとすると変速装置が
大型化するので、原稿走査専用にサーボモータを
設けることにより複写装置の小型化を図つてい
る。このサーボモータの制御装置としては正確な
速度制御が行なえること、或いは立上り特性に優
れていること等が要求され、例えば特開昭58−
103893号、特開昭58−111059号、特開昭58−
58559号等のものが公知である。これらの公知の
装置においては制御モードを切り替え、或いは速
度指令値を数値入力する等、サーボ機構の動作制
御にデイジタル技術を使用する反面、サーボルー
プにはアナログのアンプ、位相補償回路などを使
用するというデイジタル／アナログ混在の制御方
式をとつている。このためにデイジタル／アナロ
グ変換器を要し、またサーボループにゲイン調
整、位相補償を行うための多数のコンデンサ、抵
抗等の回路素子を要し部品点数が多く回路が複雑
になるという難点がある。またこれに付随してこ
れらの回路素子の定数を調整するための調整箇処
を必要とし、或いは予め精密な計算を行つてお
き、高精度の回路素子を使用する必要があるとい
う難点もある。更にまた、同様の回路を用いる場
合であつてもモータ、負荷が異なる場合にはそれ
に応じた回路定数に改める必要があるという煩わ
しさがある。 〔目的〕 本発明はこのような従来技術の問題点を解決す
べくなされたものであつて、サーボループもデイ
ジタル化し、しかも平滑な回転が得られる直流サ
ーボモータの制御装置を提供することを目的とす
る。 〔構成〕 本発明に係る直流サーボモータの制御装置は任
意にその周期を設定できる位相基準信号の発生部
と、位相基準信号と直流サーボモータの回転速度
信号との位相差を検出してデイジタル信号を出力
し、この出力値の全変化幅に対する位相差検出可
能範囲を任意に設定する手段を備える位相制御部
と、任意にその出力パルス幅を設定できる速度基
準信号の発生部と、速度基準信号により前記回転
速度信号の周期を検出してデイジタル信号を出力
し、この出力値の全変化幅に対する周期検出可能
範囲を任意に設定する手段を備える速度制御部
と、位相制御部及び速度制御部の出力を加算する
全加算器と、全加算器の演算結果に応じたモータ
回転速度制御信号を出力する信号変換部とを具備
することを特徴とする。またこれに伴せてオープ
ンループの運転も可能ならしめるべく前記全加算
器出力に替わる数値の設定手段を備えたことを特
徴とする。 〔実施例〕 以下本発明をその実施例を示す図面に基づいて
説明する。第１図は本発明の１実施例を示すブロ
ツク図であつて、図中１は例えば複写機の原稿走
査用の直流サーボモータであり、スイツチトラン
ジスタTR１，TR４のオンにより正転し、スイ
ツチトランジスタTR２，TR３のオンにより逆
転するようになつている。モータ１には回転速度
検出用に回転エンコーダ２が直結されており、そ
の回転数に比例する周波数の信号ｊ〔第４図ｊ参
照〕を出力し、該信号ｊは位相制御部６のラツチ
６４、速度制御部８の誤差カウンタ８３及びラツ
チ８４、並びに速度基準信号発生部７のダウンカ
ウンタ７２に与えられる。 ３はこの装置の動作基準信号となるクロツクパ
ルスａ〔第３図ａ〕を出力する水晶発振器であり、
クロツクパルスａは位相基準信号発生部５のダウ
ンカウンタ５２、位相制御部６の誤差カウンタ用
クロツク発生器６２、前記ダウンカウンタ７２、
速度制御部８の誤差カウンタ用クロツク発生器８
２、並びにパルス幅変調器１０のカウンタ１０１
及びＤフリツプフロツプ１０３に与えられる。 ４はマイクロコンピユータ又はROM（読出し
専用メモリ）からなり、複写機の動作順序により
原稿走査部を所定の速度で駆動するための所要の
数値を、位相基準信号発生部５のレジスタ５１、
位相制御部６のレジスタ６１、速度基準信号発生
部７のレジスタ７１、速度制御部８のレジスタ８
１及びモータ制御信号出力部１１のレジスタ１１
１に設定するための制御器である。 次に位相基準信号発生部５について説明する。
この回路はモータ１が目標速度で回転している場
合の回転エンコーダ２の出力信号ｊの周期Ｔに等
しい周期Tp（＝Ｔ）の信号を1/2分周器５３から
得て、これを位相制御部６の誤差カウンタ６３へ
与えるためのものである。即ちレジスタ５１には
上記周期Ｔに相応する数値が制御器４によつて設
定され、これを保持する。ダウンカウンタ５２は
プリセツト可能なものであつてクロツクパルスａ
をダウンカウントし、ボロー信号を出すと、レジ
スタ５１の設定値数を読込んでこれがプリセツト
される。そしてこれと同時に上記ボロー信号は1/
２分周器５３出力を反転させる。位相基準信号発
生部５は以上のような動作を反復する。従つて1/
２分周器５３出力ｉ〔第４図ｉ〕の周期Tpはクロ
ツクパルスａの周期とレジスタ５１の設定数値と
の積の２倍となる。 次に位相制御部６について説明する。この回路
はモータ１の回転の位相誤差を検出して、この位
相を位相基準信号発生部５の出力信号ｉの位相に
合せしめるためのものであり、７ビツトのレジス
タ６１、第２図に詳細な構成を示すクロツク発生
器６２、８ビツトの誤差カウンタ６３及び８ビツ
トのラツチ６４からなる。 クロツク発生器６２は発振器３のクロツクパル
スａからレジスタ６１に設定した数値に関連する
パルス数を間引きしたクロツク信号ｈ〔第３図ｈ〕
を作成してこれを誤差カウンタ６３へ与え、誤差
カウンタ６３が計数する速度を制御する働きをす
るものである。以下第２図、第３図に基づきその
構成と動作を説明する。 発振器３の出力のクロツクパルスａは1/2分周
器６０１にて分周され信号ｂ〔第３図ｂ〕となり、
４ビツトのカウンタ６０２へ与えられる。カウン
タ６０２の４ビツトの出力20、21、22、23は４ビ
ツトのＤフリツプフロツプ６０３の対応ビツト
D0、D1、D2、D3に与えられる。Ｄフリツプフロ
ツプ６０３にはクロツクパルスａが与えられてい
るのでその出力は１クロツク分遅れることにな
る。またＤフリツプフロツプ６０３の出力は反転
出力0、1、2、3を利用する。第３図ｃ，ｅ
はカウンタ６０２の20、22の出力を示し、第３図
ｄ，ｆはこれらより１クロツク分遅れて、反転さ
れたＤフリツプフロツプ６０３出力0、2を示
している。 カウンタ６０２の４ビツトの出力20、21、22、
23はAND・ORインバータゲート６０４の３入力
ANDゲート６１０，６１１，６１２，６１３の
各１入力となつており、Ｄフリツプフロツプ６０
３の出力0、1、2、3も３入力ANDゲート
６１０，６１１，６１２，６１３の各１入力とな
つている。 レジスタ６１には４ビツトの数値Ｎ（０、１、
２…15）と３ビツトの数値ｎ（０、１、２、３、
４）とが設定される。数値Ｎの20、21、22、23は
ANDゲート６１３，６１２，６１１，６１０の
残りの１入力となつており、ANDゲート６１０
〜６１３出力は４入力NORゲート６１４の入力
となつている。NORゲート６１４出力、つまり
AND・ORインバータゲート６０４出力ｇ〔第３
図ｇ〕はNANDゲート６０５の１入力となつて
いる。クロツクパルスａはインバータ６１５にて
反転されてNANDゲート６０５の他入力となつ
ている。第３図ｇにしめすNORゲート６１４出
力ｇはＮ＝10（20、21、22、23＝０、１、０、１）
の場合の例である。そしてNANDゲート６０５
からは第３ｈに示す信号ｈが得られる。上記した
回路の動作の１周期は、４つのANDゲート６１
０〜６１３の各３入力のうちの１入力（Ｎ）が固
定されているので1/2分周器６０１出力を計数す
るカウンタ６０２の４出力、Ｄフリツプフロツプ
６０３の４出力にて定まり、クロツクパルスａの
32周期分（第３図にＡを付して示す範囲）とな
る。そしてAND・ORインバータゲート６０４の
上記構成はクロツクパルス32発からＮ発を間引く
べきものとなつている。即ち第３図ｈのNAND
ゲート６０５出力信号ｈはクロツクパルス32発か
ら平均的に10発を間引いたものとなるのである。 レジスタ６１に設定された他方の数値ｎはデコ
ーダ６０６に入力され、第１表に示す如くｎの数
が１の数に相当する如き４ビツトのデータに変換
される。
【表】
そしてデコーダ６０６の４ビツトの出力「１、
２、３、４」はダイレクトセツト可能なフリツプ
フロツプ４つを接続してなるカウンタ６０７のロ
ーアクテイブのダイレクトセツト端子に与えられ
る。NANDゲート６０５の出力はカウンタ６０
７の初段のフリツプフロツプのトリガ端子Ｔへ与
えられ、またインバータ６１６を介してNAND
ゲート６０８に与えられる。カウンタ６０７の４
つのフリツプフロツプの各出力もNANDゲート
６０８に与えられる。上述の構成によりカウンタ
６０７は１／2nの分周器となり、NANDゲート
６０５の出力をカウントすることになる。 その結果NANDゲート６０８からはクロツク
パルスａの周波数をf0とすると 32−Ｎ／32・１／2n・f0 の周波数のパルス信号が得られる。この信号が誤
差カウンタ６３へ入力される。 さて誤差カウンタ６３は８ビツトのカウンタで
あつて、位相基準信号発生部５の出力ｉの立上り
時点でクロツク発生器６２の出力パルスの計数を
開始する。 計数内容は第４図ｋに示すように増加していき
フルカウント値の255になると、カウントを停止
して255にホールドされ、信号ｉがローレベルに
なると“０”にリセツトされる。このような誤差
カウンタ６３の計数内容ｋはラツチ６４に与えら
れているが、この計数内容ｋは回転エンコーダ２
の出力ｊの立上りタイミングでラツチ６４にラツ
チされる。従つてラツチ６４にラツチされる値ｌ
〔第４図ｌ〕は位相基準となる信号ｉの立上りと
回転エンコーダ２の出力信号ｊの立上りとの時間
差、即ち位相差測定値Δθ1、Δθ2…に相当する。
誤差カウンタ６３の計数内容ｋの勾配又はそれが
０から255になる迄の時間αはレジスタ６１の設
定する値Ｎ、ｎにて定まるが、これはＮ、ｎにて
位相差の検出可能範囲が定まることを意味する。 換言すれば単位位相差あたりの出力数値の変化
幅、即ち位相制御部のゲインがＮ、ｎによつて可
変であるということになる。 次に速度基準信号発生部７と速度制御部８とに
つき説明する。レジスタ７１は回転エンコーダ２
が目標速度にあるときの出力信号周期Ｔに対応す
る数値を制御部４から受けてこれを保持し、ダウ
ンカウンタ７２へ与える。ダウンカウンタ７２は
第５図ｊに示す回転エンコーダ２の出力ｊの立上
りにてレジスタ７１の設定数値をプリセツトし、
クロツクパルスａのダウンカウントを開始する。
また出力ｊの立上りに同期して誤差カウンタ８３
は０にリセツトされ待機状態になる〔第５図ｏ〕。
レジスタ７１の設定数値分ダウンカウントして
〔この時間を第５図ｏに示すようにTvとする〕ボ
ロー信号ｍ〔第５図ｍ〕を出力するとカウンタ７
２はカウントを停止し、また誤差カウンタ８３へ
これを発してクロツク発生器８２出力の計数を開
始せしめる。計数内容は第５図ｏに示すように増
加していく。誤差カウンタ８３は８ビツト構成で
あり、０からフルカウント255まで計数するとカ
ウントを停止して255をホールドする。なおダウ
ンカウンタ７２のボロー信号ｍはパルス幅変調器
１０のNORゲートG4のローアクテイブ端子にも
与えられる。 而してこのようなカウントの間に回転エンコー
ダ２の出力ｊが立上ると誤差カウンタ８３の計数
内容が第５図ｐに示すようにラツチ８４にラツチ
され、誤差カウンタは“０”にリセツトされる。 而してレジスタ８１及びクロツク発生器８２の
構成、動作は位相制御部６におけるレジスタ６１
及びクロツク発生器６２のそれと同様であり、レ
ジスタ８１に設定したＮ、ｎによつて誤差カウン
タ８３の計数内容の勾配又はそれが０から255に
なる迄の時間βが定まることは勿論である。なお
モータ１の速度が高まつて回転エンコーダ２の出
力信号ｊの周期が狭まつて来ると誤差カウンタ８
３のカウント中又はダウンカウンタ７２のカウン
ト中に次の立上りが現れることになるが、この場
合においても誤差カウンタ８３のラツチ“０”リ
セツトは同様に行われる。 而して前記レジスタ７１に設定する値はダウン
カウンタ７２のカウント時間Tvが Tv＝Ｔ−β／２ となるように選択される。これはモータ１が目標
速度にある場合に誤差カウンタ８３がフルカウン
ト値255の1/2の128程度計数する迄の時間とする
ためである。これによつて回転エンコーダ２の出
力信号ｊの立上りの都度更新されるラツチ８４の
内容ｐとしてはモータ１の目標速度における信号
ｊの周期Ｔを中心に （Ｔ＋β／２）〜（Ｔ−β／２） の範囲に対して０〜255までの数値が得られる。
この数値は第５図ｍに示す速度基準信号を基準と
する信号ｊの周期を表わす。 そして前述のようにＮ、ｎによつてβが決定で
きるが、これは単位周波数偏差当たりの出力数値
の変化幅、つまり速度制御部のゲインがＮ、ｎに
よつて可変であること又は周波数（速度）偏差の
全変化幅に対するその検出可能範囲が可変である
ことを意味する。 なお第５図は中央部分に目標速度内の状態を、
左側部分にそれよりも低速の、右側部分にそれよ
りも高速の状態を示す。 ９はキヤリー付の８ビツトの全加算器であり位
相制御部６の出力数値Dp、即ちラツチ６４のラ
ツチ内容と、速度制御部８の出力数値Dv、即ち
ラツチ８４のラツチ内容、の最上位ビツト
（MSB）のみをインバータ９１にて反転させた数
値（＝Dv−128）を加算する。第６図はその加算
値Ｓ（＝Dp＋Dv−128）を示している。この図は
横軸にDvを、縦軸にＳをとりこれらと45°をなす
方向にDpをとつて示している。ハツチングを付
した領域がＳとして存在し得る領域であり８ビツ
ト演算におけるオーバフロー部分S1、アンダーフ
ロー部分S2はキヤリー出力（これらの領域におい
てキヤリーが“１”となる）及びDvのMSBにて
判別される（S1ではMSB＝１、S2ではMSB＝
０）。 パルス幅変調器１０の８ビツト数値比較器１０
２には全加算器９の加算結果Ｓが入力されAND
ゲートG1，G3にはそのキヤリー出力が与えられ
る。また速度制御部８からはDvのMSBがゲート
G1のローアクテイブ端子及びゲートG3の他端子
へ与えられる。ゲートG1の出力及び誤差カウン
タ８３のキヤリー出力（255まで計数すると“１”
になる）がNORゲートG2に与えられ、該NORゲ
ートG2の出力をＤフリツプフロツプ１０３のロ
ーアクテイブのダイレクトセツト端子Ｓに与えて
いる。ゲートG3の出力はNORゲートG4のもう１
つの入力となつており、その出力をＤフリツプフ
ロツプ１０３のローアクテイブのダイレクトリセ
ツト端子Ｒに与えている。 さて８ビツトのカウンタ１０１は発振器３のク
ロツクパルスａを常時カウントしており、その出
力は０〜255の値をサイクリツクにとることにな
る。この出力は数値比較器１０２に入力されここ
でＳと比較され、Ｓがカウント１０１出力以上で
ある場合に“１”を出力し、未満の場合に“０”
を出力する。従つて数値比較器１０２出力はその
周期がカウンタ１０１のカウントサイクルに一致
し、パルス幅がＳに比例するものとなり、この出
力はＤフリツプフロツプのデータ端子Ｄに与えら
れる。このＤフリツプフロツプ１０３のトリガ端
子Ｔにはクロツクパルスａが与えられているか
ら、結局このＤフリツプフロツプは数値比較器１
０２の出力波形を波形整形し、回路遅延によるノ
イズを除去する。 而して全加算器にオーバフロー又はアンダーフ
ローが生じた場合はＳが255から０に又は０から
255に急変し、これにより数値比較器１０２の出
力パルスの幅も急変して制御系が不安定になる不
都合がある。またモータ１の起動時或いは変速時
には位相基準信号発生部５の出力信号と回転エン
コーダ２の出力信号とはその周期差が大きいため
に位相制御部６の出力Dpは有意な位相差測定値
とはならないため、全加算器９の出力数値が不要
の振動を起こし、目標速度まで加速又は減速をす
ることができない虞れがある。ゲートG1〜G4は
このような不都合を解消するものである。 ゲートG1，G2は全加算器９にオーバフローが
生じた場合（ゲートG1の出力が“１”）及び加速
中、即ち誤差カウンタ８３のキヤリーが“１”に
なつてモータ１の速度がその測定可能範囲以下と
なつているときにＤフリツプフロツプ１０３をダ
イレクトセツトして全加算器９の出力数値の如何
に拘わらずパルス幅変調器１０としての出力を最
大パルス幅（デユーテイ比＝100％）に固定する。 ゲートG3，G4はこれとは逆に、全加算器９に
アンダーフローが生じた場合（ゲートG3の出力
が“１”）及び減速中、即ちカウンタ７２のボロ
ー出力が現れておらずモータ１の速度がその測定
可能範囲以上である場合にＤフリツプフロツプ１
０３を直接０にリセツトし、全加算器９の出力数
値に拘わらずパルス幅変調器１０としての出力を
最小（デユーテイ比０％）に固定する。 このような作用により、加速時はモータ１が最
大加速され減速時はモータ１の駆動を停止するよ
うにして目標速度へ迅速に達せしめることと制御
の安定化とを図つている。 １１はモータ制御信号出力部であり、２ビツト
のレジスタ１１１、ANDゲートG5〜G8及び
NANDゲートG9からなる。レジスタ１１１は制
御器４からモータ１の動作指令（Ｘ、Ｙ）を受
け、これを保持し、この２ビツトのデータ（Ｘ、
Ｙ）はＸをゲートG6，G7，G9に、Ｙをゲート
G5，G8，G9に与えている。そしてパルス幅変調
器１０出力をゲートG5，G6に、またゲートG9出
力をゲートG5，G6に与えている。そしてゲート
G5，G6，G7，G8によりスイツチトランジスタ
TR１，TR２，TR３，TR４夫々のオン、オフ
を制御するようになつている。レジスタ１１１の
データ（Ｘ、Ｙ）と、ゲートG5〜G8出力と、ト
ランジスタTR１〜TR４のオン、オフとモータ
１の動作との関係は第２表のとおりである。表
中、PWMと示したのはパルス幅変調器１０出力
に依存することを示している。 つまり（Ｘ、Ｙ）＝（０、１）又は（１、０）の
正転、逆転の場合にはパルス幅変調器１０の出力
によつて速度が定まることになる。
２、３、４」はダイレクトセツト可能なフリツプ
フロツプ４つを接続してなるカウンタ６０７のロ
ーアクテイブのダイレクトセツト端子に与えられ
る。NANDゲート６０５の出力はカウンタ６０
７の初段のフリツプフロツプのトリガ端子Ｔへ与
えられ、またインバータ６１６を介してNAND
ゲート６０８に与えられる。カウンタ６０７の４
つのフリツプフロツプの各出力もNANDゲート
６０８に与えられる。上述の構成によりカウンタ
６０７は１／2nの分周器となり、NANDゲート
６０５の出力をカウントすることになる。 その結果NANDゲート６０８からはクロツク
パルスａの周波数をf0とすると 32−Ｎ／32・１／2n・f0 の周波数のパルス信号が得られる。この信号が誤
差カウンタ６３へ入力される。 さて誤差カウンタ６３は８ビツトのカウンタで
あつて、位相基準信号発生部５の出力ｉの立上り
時点でクロツク発生器６２の出力パルスの計数を
開始する。 計数内容は第４図ｋに示すように増加していき
フルカウント値の255になると、カウントを停止
して255にホールドされ、信号ｉがローレベルに
なると“０”にリセツトされる。このような誤差
カウンタ６３の計数内容ｋはラツチ６４に与えら
れているが、この計数内容ｋは回転エンコーダ２
の出力ｊの立上りタイミングでラツチ６４にラツ
チされる。従つてラツチ６４にラツチされる値ｌ
〔第４図ｌ〕は位相基準となる信号ｉの立上りと
回転エンコーダ２の出力信号ｊの立上りとの時間
差、即ち位相差測定値Δθ1、Δθ2…に相当する。
誤差カウンタ６３の計数内容ｋの勾配又はそれが
０から255になる迄の時間αはレジスタ６１の設
定する値Ｎ、ｎにて定まるが、これはＮ、ｎにて
位相差の検出可能範囲が定まることを意味する。 換言すれば単位位相差あたりの出力数値の変化
幅、即ち位相制御部のゲインがＮ、ｎによつて可
変であるということになる。 次に速度基準信号発生部７と速度制御部８とに
つき説明する。レジスタ７１は回転エンコーダ２
が目標速度にあるときの出力信号周期Ｔに対応す
る数値を制御部４から受けてこれを保持し、ダウ
ンカウンタ７２へ与える。ダウンカウンタ７２は
第５図ｊに示す回転エンコーダ２の出力ｊの立上
りにてレジスタ７１の設定数値をプリセツトし、
クロツクパルスａのダウンカウントを開始する。
また出力ｊの立上りに同期して誤差カウンタ８３
は０にリセツトされ待機状態になる〔第５図ｏ〕。
レジスタ７１の設定数値分ダウンカウントして
〔この時間を第５図ｏに示すようにTvとする〕ボ
ロー信号ｍ〔第５図ｍ〕を出力するとカウンタ７
２はカウントを停止し、また誤差カウンタ８３へ
これを発してクロツク発生器８２出力の計数を開
始せしめる。計数内容は第５図ｏに示すように増
加していく。誤差カウンタ８３は８ビツト構成で
あり、０からフルカウント255まで計数するとカ
ウントを停止して255をホールドする。なおダウ
ンカウンタ７２のボロー信号ｍはパルス幅変調器
１０のNORゲートG4のローアクテイブ端子にも
与えられる。 而してこのようなカウントの間に回転エンコー
ダ２の出力ｊが立上ると誤差カウンタ８３の計数
内容が第５図ｐに示すようにラツチ８４にラツチ
され、誤差カウンタは“０”にリセツトされる。 而してレジスタ８１及びクロツク発生器８２の
構成、動作は位相制御部６におけるレジスタ６１
及びクロツク発生器６２のそれと同様であり、レ
ジスタ８１に設定したＮ、ｎによつて誤差カウン
タ８３の計数内容の勾配又はそれが０から255に
なる迄の時間βが定まることは勿論である。なお
モータ１の速度が高まつて回転エンコーダ２の出
力信号ｊの周期が狭まつて来ると誤差カウンタ８
３のカウント中又はダウンカウンタ７２のカウン
ト中に次の立上りが現れることになるが、この場
合においても誤差カウンタ８３のラツチ“０”リ
セツトは同様に行われる。 而して前記レジスタ７１に設定する値はダウン
カウンタ７２のカウント時間Tvが Tv＝Ｔ−β／２ となるように選択される。これはモータ１が目標
速度にある場合に誤差カウンタ８３がフルカウン
ト値255の1/2の128程度計数する迄の時間とする
ためである。これによつて回転エンコーダ２の出
力信号ｊの立上りの都度更新されるラツチ８４の
内容ｐとしてはモータ１の目標速度における信号
ｊの周期Ｔを中心に （Ｔ＋β／２）〜（Ｔ−β／２） の範囲に対して０〜255までの数値が得られる。
この数値は第５図ｍに示す速度基準信号を基準と
する信号ｊの周期を表わす。 そして前述のようにＮ、ｎによつてβが決定で
きるが、これは単位周波数偏差当たりの出力数値
の変化幅、つまり速度制御部のゲインがＮ、ｎに
よつて可変であること又は周波数（速度）偏差の
全変化幅に対するその検出可能範囲が可変である
ことを意味する。 なお第５図は中央部分に目標速度内の状態を、
左側部分にそれよりも低速の、右側部分にそれよ
りも高速の状態を示す。 ９はキヤリー付の８ビツトの全加算器であり位
相制御部６の出力数値Dp、即ちラツチ６４のラ
ツチ内容と、速度制御部８の出力数値Dv、即ち
ラツチ８４のラツチ内容、の最上位ビツト
（MSB）のみをインバータ９１にて反転させた数
値（＝Dv−128）を加算する。第６図はその加算
値Ｓ（＝Dp＋Dv−128）を示している。この図は
横軸にDvを、縦軸にＳをとりこれらと45°をなす
方向にDpをとつて示している。ハツチングを付
した領域がＳとして存在し得る領域であり８ビツ
ト演算におけるオーバフロー部分S1、アンダーフ
ロー部分S2はキヤリー出力（これらの領域におい
てキヤリーが“１”となる）及びDvのMSBにて
判別される（S1ではMSB＝１、S2ではMSB＝
０）。 パルス幅変調器１０の８ビツト数値比較器１０
２には全加算器９の加算結果Ｓが入力されAND
ゲートG1，G3にはそのキヤリー出力が与えられ
る。また速度制御部８からはDvのMSBがゲート
G1のローアクテイブ端子及びゲートG3の他端子
へ与えられる。ゲートG1の出力及び誤差カウン
タ８３のキヤリー出力（255まで計数すると“１”
になる）がNORゲートG2に与えられ、該NORゲ
ートG2の出力をＤフリツプフロツプ１０３のロ
ーアクテイブのダイレクトセツト端子Ｓに与えて
いる。ゲートG3の出力はNORゲートG4のもう１
つの入力となつており、その出力をＤフリツプフ
ロツプ１０３のローアクテイブのダイレクトリセ
ツト端子Ｒに与えている。 さて８ビツトのカウンタ１０１は発振器３のク
ロツクパルスａを常時カウントしており、その出
力は０〜255の値をサイクリツクにとることにな
る。この出力は数値比較器１０２に入力されここ
でＳと比較され、Ｓがカウント１０１出力以上で
ある場合に“１”を出力し、未満の場合に“０”
を出力する。従つて数値比較器１０２出力はその
周期がカウンタ１０１のカウントサイクルに一致
し、パルス幅がＳに比例するものとなり、この出
力はＤフリツプフロツプのデータ端子Ｄに与えら
れる。このＤフリツプフロツプ１０３のトリガ端
子Ｔにはクロツクパルスａが与えられているか
ら、結局このＤフリツプフロツプは数値比較器１
０２の出力波形を波形整形し、回路遅延によるノ
イズを除去する。 而して全加算器にオーバフロー又はアンダーフ
ローが生じた場合はＳが255から０に又は０から
255に急変し、これにより数値比較器１０２の出
力パルスの幅も急変して制御系が不安定になる不
都合がある。またモータ１の起動時或いは変速時
には位相基準信号発生部５の出力信号と回転エン
コーダ２の出力信号とはその周期差が大きいため
に位相制御部６の出力Dpは有意な位相差測定値
とはならないため、全加算器９の出力数値が不要
の振動を起こし、目標速度まで加速又は減速をす
ることができない虞れがある。ゲートG1〜G4は
このような不都合を解消するものである。 ゲートG1，G2は全加算器９にオーバフローが
生じた場合（ゲートG1の出力が“１”）及び加速
中、即ち誤差カウンタ８３のキヤリーが“１”に
なつてモータ１の速度がその測定可能範囲以下と
なつているときにＤフリツプフロツプ１０３をダ
イレクトセツトして全加算器９の出力数値の如何
に拘わらずパルス幅変調器１０としての出力を最
大パルス幅（デユーテイ比＝100％）に固定する。 ゲートG3，G4はこれとは逆に、全加算器９に
アンダーフローが生じた場合（ゲートG3の出力
が“１”）及び減速中、即ちカウンタ７２のボロ
ー出力が現れておらずモータ１の速度がその測定
可能範囲以上である場合にＤフリツプフロツプ１
０３を直接０にリセツトし、全加算器９の出力数
値に拘わらずパルス幅変調器１０としての出力を
最小（デユーテイ比０％）に固定する。 このような作用により、加速時はモータ１が最
大加速され減速時はモータ１の駆動を停止するよ
うにして目標速度へ迅速に達せしめることと制御
の安定化とを図つている。 １１はモータ制御信号出力部であり、２ビツト
のレジスタ１１１、ANDゲートG5〜G8及び
NANDゲートG9からなる。レジスタ１１１は制
御器４からモータ１の動作指令（Ｘ、Ｙ）を受
け、これを保持し、この２ビツトのデータ（Ｘ、
Ｙ）はＸをゲートG6，G7，G9に、Ｙをゲート
G5，G8，G9に与えている。そしてパルス幅変調
器１０出力をゲートG5，G6に、またゲートG9出
力をゲートG5，G6に与えている。そしてゲート
G5，G6，G7，G8によりスイツチトランジスタ
TR１，TR２，TR３，TR４夫々のオン、オフ
を制御するようになつている。レジスタ１１１の
データ（Ｘ、Ｙ）と、ゲートG5〜G8出力と、ト
ランジスタTR１〜TR４のオン、オフとモータ
１の動作との関係は第２表のとおりである。表
中、PWMと示したのはパルス幅変調器１０出力
に依存することを示している。 つまり（Ｘ、Ｙ）＝（０、１）又は（１、０）の
正転、逆転の場合にはパルス幅変調器１０の出力
によつて速度が定まることになる。
以上のように本発明の制御装置によれば最適の
制御特性を有する制御系が、簡単な計算により導
出される数値を各レジスタに設定するだけで誤差
なしに実現できる。従つて調整は不要であり、モ
ータ、負荷の条件が変更されてもこれらの設定値
を選択するだけでよく従来のアナログ回路の定数
を定める場合に比し、極めて簡単に対応できる。
また調整を要する部品点数が少なくて済む。 そして本発明では位相制御部及び速度制御部の
ゲインが任意可変である。従つて制御対象のモー
タ、又はこれによつて駆動される負荷が種々に異
なつたとしても回路素子の追加、変更等を要する
ことなく、単にレジスタ６１，８１の設定数値
Ｎ、ｎのみで最適のサーボ系を構成することがで
きる。 また第１，８図に示した実施例では発振器３、
スイツチトランジスタTR１〜TR４を除きゲー
トアレーを用いて容易にワンチツプIC化でき極
めて部品点数の少ない、従つて信頼性の高い制御
装置を構成できる。なおパルス幅変調器にＤ／Ａ
変換器を用いる場合はこの部分はゲートアレーか
ら除外されるが、その場合にはパルス幅変調周波
数によつて起こる電気的、音響的雑音が解消され
る。 更に本発明装置による場合はモータ起動時から
直ちに最大電力を供給するのでモータを速やかに
目標速度に達せしめることができる。従つて複写
機においては目標速度に達するまでの助走距離を
短かくでき、その小型化に実益がある。 更に第８図の実施例では前述の如く制動距離を
短縮でき、また上述したところとは異なり起動時
に最大電力を供給することなく徐々に速度を増す
ソフトスタートをも可能とした制御装置が得られ
る等、本発明は優れた効果を奏する。
制御特性を有する制御系が、簡単な計算により導
出される数値を各レジスタに設定するだけで誤差
なしに実現できる。従つて調整は不要であり、モ
ータ、負荷の条件が変更されてもこれらの設定値
を選択するだけでよく従来のアナログ回路の定数
を定める場合に比し、極めて簡単に対応できる。
また調整を要する部品点数が少なくて済む。 そして本発明では位相制御部及び速度制御部の
ゲインが任意可変である。従つて制御対象のモー
タ、又はこれによつて駆動される負荷が種々に異
なつたとしても回路素子の追加、変更等を要する
ことなく、単にレジスタ６１，８１の設定数値
Ｎ、ｎのみで最適のサーボ系を構成することがで
きる。 また第１，８図に示した実施例では発振器３、
スイツチトランジスタTR１〜TR４を除きゲー
トアレーを用いて容易にワンチツプIC化でき極
めて部品点数の少ない、従つて信頼性の高い制御
装置を構成できる。なおパルス幅変調器にＤ／Ａ
変換器を用いる場合はこの部分はゲートアレーか
ら除外されるが、その場合にはパルス幅変調周波
数によつて起こる電気的、音響的雑音が解消され
る。 更に本発明装置による場合はモータ起動時から
直ちに最大電力を供給するのでモータを速やかに
目標速度に達せしめることができる。従つて複写
機においては目標速度に達するまでの助走距離を
短かくでき、その小型化に実益がある。 更に第８図の実施例では前述の如く制動距離を
短縮でき、また上述したところとは異なり起動時
に最大電力を供給することなく徐々に速度を増す
ソフトスタートをも可能とした制御装置が得られ
る等、本発明は優れた効果を奏する。
第１図は本発明の実施例を示すブロツク図、第
２図はクロツク発生器の詳細なブロツク図、第３
図はその動作説明のためのタイムチヤート、第４
図、第５図は位相制御部、速度制御部夫々の動作
説明のためのタイムチヤート、第６図は全加算器
の演算結果の説明図、第７図は制御ブロツク図、
第８図は他の実施例を示すブロツク図である。 １……モータ、２……回転エンコーダ、３……
発振器、４……制御器、５……位相基準信号発生
部、６……位相制御部、７……速度基準信号発生
部、８……速度制御部、９……全加算器、１０…
…パルス幅変調器、１１……モータ制御信号出力
部、１２……パルス幅制御部。
２図はクロツク発生器の詳細なブロツク図、第３
図はその動作説明のためのタイムチヤート、第４
図、第５図は位相制御部、速度制御部夫々の動作
説明のためのタイムチヤート、第６図は全加算器
の演算結果の説明図、第７図は制御ブロツク図、
第８図は他の実施例を示すブロツク図である。 １……モータ、２……回転エンコーダ、３……
発振器、４……制御器、５……位相基準信号発生
部、６……位相制御部、７……速度基準信号発生
部、８……速度制御部、９……全加算器、１０…
…パルス幅変調器、１１……モータ制御信号出力
部、１２……パルス幅制御部。
Claims (1)
- 【特許請求の範囲】 １ 直流サーボモータの位相追尾方式の制御装置
において、任意にその周期を設定できる位相基準
信号の発生部と、位相基準信号と直流サーボモー
タの回転速度信号との位相差を検出してデイジタ
ル信号を出力し、この出力値の全変化幅に対する
位相差検出可能範囲を任意に設定する手段を備え
る位相制御部と、任意にその出力パルス幅を設定
できる速度基準信号の発生部と、速度基準信号に
より前記回転速度信号の周期を検出してデイジタ
ル信号を出力し、この出力値の全変化幅に対する
周期検出可能範囲を任意に設定する手段を備える
速度制御部と、位相制御部及び速度制御部の出力
を加算する全加算器と、全加算器の演算結果に応
じたモータ回転速度制御信号を出力する信号変換
部とを具備することを特徴とする直流サーボモー
タの制御装置。 ２ 前記信号変換部は全加算器の演算結果に応じ
たデユーテイ比のパルス信号を出力するパルス幅
変調回路を含む特許請求の範囲第１項記載の直流
サーボモータの制御装置。 ３ 前記信号変換部は全加算器の演算結果に応じ
た電圧信号を出力するＤ／Ａ変換器を含む特許請
求の範囲第１項記載の直流サーボモータの制御装
置。 ４ 直流サーボモータの位相追尾方式の制御装置
において、任意にその周期を設定できる位相基準
信号の発生部と、位相基準信号と直流サーボモー
タの回転速度信号との位相差を検出してデイジタ
ル信号を出力し、この出力値の全変化幅に対する
位相差検出可能範囲を任意に設定する手段を備え
る位相制御部と、任意にその出力パルス幅を設定
できる速度基準信号の発生部と、速度基準信号に
より前記回転速度信号の周期を検出してデイジタ
ル信号を出力し、この出力値の全変化幅に対する
周期検出可能範囲を任意に設定する手段を備える
速度制御部と、位相制御部及び速度制御部の出力
を加算する全加算器と、モータ回転速度制御信号
に関連する数値を直接設定する手段と、この設定
数値又は全加算器の演算結果が選択的に入力され
て入力内容に応じたモータ回転速度制御信号を出
力する信号変換部とを具備することを特徴とする
直流サーボモータの制御装置。 ５ 前記信号変換部は入力信号の内容に応じたデ
ユーテイ比のパルス信号を出力するパルス幅変調
回路を含む特許請求の範囲第４項記載の直流サー
ボモータの制御装置。 ６ 前記信号変換部は入力信号の内容に応じた電
圧信号を出力するＤ／Ａ変換器を含む特許請求の
範囲第４項記載の直流サーボモータの制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098279A JPS60241784A (ja) | 1984-05-15 | 1984-05-15 | 直流サ−ボモ−タの制御装置 |
| US06/681,781 US4599545A (en) | 1984-05-15 | 1984-12-14 | Servomotor controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59098279A JPS60241784A (ja) | 1984-05-15 | 1984-05-15 | 直流サ−ボモ−タの制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60241784A JPS60241784A (ja) | 1985-11-30 |
| JPH0324156B2 true JPH0324156B2 (ja) | 1991-04-02 |
Family
ID=14215491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59098279A Granted JPS60241784A (ja) | 1984-05-15 | 1984-05-15 | 直流サ−ボモ−タの制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4599545A (ja) |
| JP (1) | JPS60241784A (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173605A (ja) * | 1984-02-03 | 1985-09-07 | Canon Inc | 電子機器 |
| US4855654A (en) * | 1985-03-16 | 1989-08-08 | Canon Kabushiki Kaisha | Rotary body drive device |
| US4816937A (en) * | 1985-10-17 | 1989-03-28 | Canon Kabushiki Kaisha | Recording and/or reproduction apparatus capable of retaining start up information |
| US5117170A (en) * | 1985-12-23 | 1992-05-26 | Life Fitness | Motor control circuit for a simulated weight stack |
| DE3677764D1 (de) * | 1985-12-24 | 1991-04-04 | Toshiba Kawasaki Kk | Steuersystem fuer ein geraet zur wiedergabe optischer informationen. |
| JP2563908B2 (ja) * | 1986-09-30 | 1996-12-18 | 株式会社東芝 | サ−ボ回路 |
| US4800324A (en) * | 1986-11-19 | 1989-01-24 | Steel Casting Engineering, Ltd. | Brush motor amplifier with overspeed protection |
| US4876494A (en) * | 1986-11-20 | 1989-10-24 | Unimation, Inc. | Position and velocity feedback system for a digital robot control |
| US4894598A (en) * | 1986-11-20 | 1990-01-16 | Staubli International Ag | Digital robot control having an improved pulse width modulator |
| US4902944A (en) * | 1986-11-20 | 1990-02-20 | Staubli International Ag. | Digital robot control having an improved current sensing system for power amplifiers in a digital robot control |
| US4874997A (en) * | 1986-11-20 | 1989-10-17 | Unimation, Inc. | Digital robot control providing pulse width modulation for a brushless DC drive |
| US4885793A (en) * | 1987-02-10 | 1989-12-05 | Sanyo Electric Co., Ltd. | Digital servo system using microcomputer for controlling phase and speed of rotary body |
| US5371448A (en) * | 1987-06-30 | 1994-12-06 | Deutsche Thomson-Brandt Gmbh | Motor control circuit with continuous phase control |
| JPH01110088A (ja) * | 1987-10-23 | 1989-04-26 | Max Co Ltd | 駆動電流制御方式 |
| US5047700A (en) * | 1988-03-23 | 1991-09-10 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Universal computer control system for motors |
| US4833375A (en) * | 1988-03-25 | 1989-05-23 | Ncr Corporation | Digital motor control system |
| JP2623783B2 (ja) * | 1988-10-28 | 1997-06-25 | 松下電器産業株式会社 | 速度制御装置 |
| USRE35806E (en) * | 1988-11-16 | 1998-05-26 | Sgs-Thomson Microelectronics S.R.L. | Multipurpose, internally configurable integrated circuit for driving a switching mode external inductive loads according to a selectable connection scheme |
| IT1225630B (it) * | 1988-11-16 | 1990-11-22 | Sgs Thomson Microelectronics | Circuito integrato di controllo di commutazione di corrente in carichiinduttivi multipli esterni configurabile |
| JPH0332396A (ja) * | 1989-06-28 | 1991-02-12 | Sharp Corp | ステッピングモータ駆動装置 |
| JP2637564B2 (ja) * | 1989-08-03 | 1997-08-06 | 三菱電機株式会社 | モータコントローラ回路内蔵マイクロコンピュータ |
| US5130626A (en) * | 1989-11-30 | 1992-07-14 | Mita Industrial Co., Ltd. | Device for controlling rotational speed of motor |
| US5105140A (en) * | 1990-01-11 | 1992-04-14 | Baxer International Inc. | Peristaltic pump motor drive |
| JP2674276B2 (ja) * | 1990-04-27 | 1997-11-12 | 日本ビクター株式会社 | モータ速度制御装置 |
| US5201023A (en) * | 1991-07-30 | 1993-04-06 | Wagner Spray Tech Corporation | Variable speed latching motor control |
| US5223772A (en) * | 1992-02-28 | 1993-06-29 | Sgs-Thomson Microelectronics, Inc. | Method and apparatus for providing the lock of a phase-locked loop system from frequency sweep |
| US5550451A (en) * | 1992-05-18 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer with built-in motor control circuit |
| US5293445A (en) * | 1992-05-29 | 1994-03-08 | Sgs-Thomson Microelecetronics, Inc. | AGC with non-linear gain for PLL circuits |
| US5489831A (en) * | 1993-09-16 | 1996-02-06 | Honeywell Inc. | Pulse width modulating motor controller |
| US5625424A (en) * | 1994-11-14 | 1997-04-29 | Texas Instruments Incorporated | Digital motor controller for color wheel |
| JPH09140177A (ja) * | 1995-06-13 | 1997-05-27 | Texas Instr Inc <Ti> | 低コストの位相同期モータ制御方法及び構造 |
| KR980006783A (ko) * | 1996-05-13 | 1998-03-30 | 이. 힐러 윌리엄 | 저가의 위상 고정 모터 제어 방법 및 구조 |
| JP3307543B2 (ja) | 1996-07-29 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | モータ制御装置およびディスク駆動装置 |
| JP2004364366A (ja) | 2003-06-02 | 2004-12-24 | Seiko Epson Corp | Ｐｗｍ制御システム |
| JP5533907B2 (ja) * | 2012-02-07 | 2014-06-25 | 株式会社デンソー | モータ制御装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL293528A (ja) * | 1962-06-01 | 1900-01-01 | ||
| BE758836A (fr) * | 1969-11-14 | 1971-04-16 | Ampex | Circuit de regulation de la vitesse a verrouillage de phase pour enregistreur de television |
| US4061950A (en) * | 1974-08-13 | 1977-12-06 | Victor Company Of Japan, Limited | Pulse generating device for regulating the rotational speed of a body |
| GB1527741A (en) * | 1975-03-25 | 1978-10-11 | Rca Corp | Brushless dc motor rotation control |
| CH600413B5 (ja) * | 1975-05-16 | 1978-06-15 | Far Fab Assortiments Reunies | |
| US4023085A (en) * | 1975-08-06 | 1977-05-10 | General Electric Company | Numerical control system having a digitized phase loop |
| JPS5433983A (en) * | 1977-08-22 | 1979-03-13 | Toshiba Corp | Digital servo device |
| NL7711634A (nl) * | 1977-10-24 | 1979-04-26 | Philips Nv | Tachometerstelsel. |
| JPS5914997B2 (ja) * | 1978-06-27 | 1984-04-06 | 松下電器産業株式会社 | 電動機の速度制御装置 |
| JPS55166711A (en) * | 1979-06-12 | 1980-12-26 | Ricoh Co Ltd | Variable value control system |
| JPS5815476A (ja) * | 1981-07-18 | 1983-01-28 | Brother Ind Ltd | モ−タの速度制御システム |
| JPS58218885A (ja) * | 1982-06-11 | 1983-12-20 | Ricoh Co Ltd | 電動機のサ−ボ制御装置 |
| AU570922B2 (en) * | 1982-06-30 | 1988-03-31 | Sony Corporation | Digital servo circuit for motor control |
| CA1210149A (en) * | 1982-09-28 | 1986-08-19 | Shigeru Tajima | Digital capstan servo circuit |
-
1984
- 1984-05-15 JP JP59098279A patent/JPS60241784A/ja active Granted
- 1984-12-14 US US06/681,781 patent/US4599545A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4599545A (en) | 1986-07-08 |
| JPS60241784A (ja) | 1985-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324156B2 (ja) | ||
| JPS58500146A (ja) | マイクロプロセツサ制御によりマイクロ−ステツピングするチヤ−ト駆動装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| EP0769851B1 (en) | Digital locked loop | |
| JP3263556B2 (ja) | 駆動回路 | |
| JP2584277B2 (ja) | モータ制御回路 | |
| JPH06351297A (ja) | モータ駆動回路 | |
| JPH06197576A (ja) | モータ制御装置 | |
| JPS58107094A (ja) | パルスモ−タ制御装置 | |
| JP3296915B2 (ja) | モータ速度制御回路 | |
| JPS6367439B2 (ja) | ||
| JP2820724B2 (ja) | 画像読取装置のサーボモータの駆動制御装置 | |
| JPH033476B2 (ja) | ||
| JP3364954B2 (ja) | 駆動制御装置 | |
| JPS59117482A (ja) | モ−タ制御装置 | |
| JPS6011556B2 (ja) | パルス発生回路 | |
| JPH0625937B2 (ja) | 位置決め制御装置 | |
| JPH0531389B2 (ja) | ||
| JPS63209499A (ja) | 電動機の制御装置 | |
| JPS62281784A (ja) | 複写機における制御装置 | |
| JPH0810992B2 (ja) | 同期型交流サ−ボモ−タの駆動方法及び装置 | |
| JPH04288A (ja) | デジタルｐｌｌモータ制御装置 | |
| JPH09205784A (ja) | 振動型モーター装置 | |
| JPH11178379A (ja) | モータ速度制御装置 | |
| JPS63154087A (ja) | モ−タの制御装置 |