JPH03241854A - 半導体装置の素子分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、素子分離における不純物の注入方法に関し。

素子形成部分への不純物の拡散が少ないシールド・トラ
ンジスタを用いた素子分離における不純物の注入方法を
提供する事を目的とし。

半導体基板上に絶縁膜を形成する工程と、該絶縁膜上に
被覆したレジストを所定の領域のみ開口する工程と、該
レジストの開口した側壁にのみ第１の物質を形成する工
程と、該半導体基板と同じ導電型の不純物を注入する工
程と、該半導体基板を熱処理して、拡散層を形成する工
程と、該レジストの側壁の該第１の物質を除去する工程
と、該レジストの側壁に堆積しないように第２の物質を
堆積する工程と、該レジストを除去する工程と。

該第２の物質をマスクとして該絶縁膜をエツチングする
工程とを含むように構成する。

〔産業上の利用分野〕

本発明は、素子分離における不純物の注入方法に関する
。

近年、ＩＣの高集積化、高微細化に伴い、素子分離間隔
を狭くすることが要求されている。

〔従来の技術〕

第３図、第４図は従来例の説明図である。

図において、１３はＳｉ基板、１４はＳｉＯ□膜、１５
は５ｉＪＬ膜、１６は素子分離用５ｉＯｚ膜、１７は拡
散層。

１８はＳｉ基板、　１９．１９ＡはＳｉＯ□膜、２０は
レジスト、　２１は拡散層、　２２．２２Ａはｌ膜であ
る。

従来の素子分離方法を第３図に示す。

この方式は選択的素子分離酸化の方法であり。

ＬＯＣＯ８法と呼ばれている。

第３図（ａ）に示すように、シリコン（Ｓｉ）基板１３
上にストレス緩和のため、熱酸化法により、二酸化シリ
コン（ＳｉＯ２）膜１４を約５０ＯＡの厚さに形成し９
次イテ、窒化シリ：Ｉ　＞　（Ｓｉ３Ｎ＜）膜Ｉ５をＣ
ＶＤ法によりｌ、　５００Ａの厚さに堆積する。

第３図（ｂ）に示すように１個々の素子を形成する活性
領域Ｂを分離するための素子分離領域ＡＡを形成するた
めに、　Ｓｉ、Ｎ、膜１５をレジストをマスクとして、
素子分離領域Ａの部分のみを選択的にエツチングして、
開口する。ついで、素子分離拡散用のために、Ｓｉ基板
１３と同一導電型の不純物を前期の開口部分を通して、
Ｓｉ基板１３にイオン注入する。

第３図（ｃ）に示すように、熱酸化法により厚い素子分
離用ＳｉＯ□膜１６を形成する。この時Ｓｉ、Ｎ。

膜１５上にはＳｉＯ□膜は殆ど形成されないため９選択
的に素子分離が可能となる。また、この熱処理により、
前期の注入イオンが活性化されて、素子分離用の拡散層
１７が同時に形成される。

ところが、この方法で素子分離を行った場合に。

素子分離端のＳｉ基板中に転位等の欠陥が生じることが
最近知られるようになった。またこの欠陥に起因して接
合リークが増大し９例えば、ＤＲＡＭ等のリフレッシュ
不良が生じている。

〔発明が解決しようとする課題〕

このため、素子分離を素子同様のトランジスタ（以下、
シールド・トランジスタと称する）で行うことが検討さ
れている。この方式では、窒化膜が存在しないため、素
子分離端における欠陥が生じない。

本構造の製造方法はリフト・オフ法が一般的であり、そ
の方法を第４図に示す。

第４図（ａ）に示すように、Ｓｉ基板１８上に厚いＳｉ
ｎ、膜Ｉ９を熱酸化法、或いは、　ＣＶＤ法を用いて形
成する。

第４図（ｂ）に示すように、レジスト２０を塗布し、フ
ォトリソグラフィーにより、素子分離領域Ａの部分を開
口する所定のパターンを形成する。

続いて、Ｓｉ基板１８内に前記開口部分を通して、素子
分離用のＳｉ基板１８と同一導電型の不純物のイオン注
入を行う。

第４図（ｃ）に示すように、不純物イオンを活性化して
、素子分離用の拡散層２１を形成した後。

レジスト側壁２２に堆積しないような物質９例えば。

ＡＩ！膜２２等のメタル類をスパッタ等により堆積する
。

そして、第４図（ｄ）に示すように、レジスト２０をリ
フト・オフにより、その上のＡＩ膜２２とともに除去す
るとレジスト２０がない部分のＡＩ！膜２２Ａだけが残
る。

このＡＩ膜２２Ａをマスクとして、厚い酸化膜１９をエ
ツチング除去することにより、第４図（ｅ）に示すよう
に、素子分離領域Ａの部分のみに、厚ｕ）ｓｉ０２膜Ｉ
９膜形９されることになる。

ところが、シールド・トランジスタを用いた場合、ＬＯ
ＣＯ８法に比べて素子分離領域Ａの長さが短くなるため
、Ｓｉ基板の濃度を高く、する必要がある。このため素
子形成を行う活性領域Ｂへの不純物の拡散が大きくなり
、狭チャネル効果が大きくなるといった問題点が生じる
。

本発明は１以上の点を鑑み、素子形成部分への不純物の
拡散が少ないシールド・トランジスタを用いた素子分離
における不純物の注入方法を提供することを目的とする
。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

図において、１は半導体基板、２は絶縁膜、３はレジス
ト、４は第１の物質、５は拡散層、６は第２の物質であ
る。

本発明の目的は、第１図（ａ）に示すように。

半導体基板ｌ上に絶縁膜２を形成する工程と。

第１図（ｂ）に示すように、該絶縁膜２上に被覆したレ
ジスト３を所定の領域のみ開口する工程と。

第１図（Ｃ）に示すように、該レジスト３の開口した側
壁にのみ第１の物質４を形成する工程と。

該半導体基板ｌと同じ導電型の不純物を注入する工程と
９ 第１図（ｄ）に示すように、該半導体基板ｔを熱処理し
て、拡散層５を形成する工程と。

該レジスト１の側壁の該第１の物質４を除去する工程と
。

該レジスト３の側壁に堆積しないように第２の物質６を
堆積する工程と。

第１図（ｅ）に示すように、該レジスト３を除去する工
程と。

第１図（ｆ）に示すように、該第２の物質６をマスクと
して該絶縁膜２をエツチングする工程とを含むことによ
り達成される。

〔作用〕

本発明の手段により、レジスト側壁に形成された物質の
厚さ分だけ、不純物は素子形成部分の方向に拡散しにく
くなる。

〔実施例〕

第２図は本発明の一実施例の工程順模式断面図である。

図において、７はＳｉ基板、８．８Ａは５ｉＯｚ膜、９
はレジスト、　１０はＳｉ、Ｎ＜膜、　１１はｐ型拡散
層、１２゜１２ＡはＡｊ７膜である。

第２図により一実施例を説明する。

第２図（ａ）に示すように、ｐ型のＳｉ基板７上に熱酸
化法或いはＣＶＤ法により２．０ＯＯＡの厚さにＳｉｎ
ｇ膜８を被覆する。

第２図（ｂ）に示すように、　５Ｉ０２膜８上にレジス
ト９を１μｍの厚さに塗布し、写真食刻法により素子分
離領域Ａに開口を形成する。

第２図（ｃ）に示すように、５ｉＪｎ膜１０を２．００
０人の厚さに被覆し、　ＲＩＢ法により異方性エツチン
グを行って、レジスト９の側壁のみに５ｉｓＮ４膜ＩＯ
を残す。

次に、イオン注入法により、硼素イオン（Ｂ＋）を加速
電圧１ｏｃｋｅｄ、　１ｘｌＯ１３／ｃｍ２で素子分離
領域Ａに注入する。

第２図（ｄ）に示すように、注入イオンを活性化するた
め、９００℃で２０分間の熱処理を行って。

素子分離のためのｐ型の拡散層１１を形成する。

続いて、レジスト９の側壁の５ｉｚＮａ膜１０を燐酸等
によりウェットエツチングして除去し、Ｓｉ基板７の前
面にＡｌ膜１２をスパッタ法により、　Ｉ、　５００Ａ
の厚さに堆積する。この時、　　ＡＩ！膜１２はレジス
ト９の側壁には堆積されない。

第２図（ｅ）に示すように、レジスト９をリフト・オフ
によりその上のＡＩ！膜１２とともに剥離して除去する
。

第２図（ｆ）に示すように、素子分離領域Ａの上に残っ
たＡＡ膜１２Ａをマスクとして、５ｉ０２膜８をエツチ
ングし、続いてＡｊ７膜１２Ａをエツチング除去して、
素子分離領域Ａの上にのみ、絶縁分離用のＳｉＯ□膜８
Ａを形成する。

その後９通常の工程により素子を形成する。

〔発明の効果〕

以上説明したように９本発明によれば、素子分離端に欠
陥がなく、且つ、素子形成領域への不純物拡散が少ない
素子分離が可能であり、素子の信頼性の向上に寄与する
ところが大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図は本発明の一実施例の工程順模式断面図。 第３図、第４図は従来例の説明図 である。 図において。 ■は半導体基板。 ３はレジスト ５は拡散層。 ７はＳｉ基板。 ９はレジスト。 １１よｐ型拡教層。 ２は絶縁膜。 ４は第１の物質。 ６は第２の物質。 ８．８ＡはＳｉｎ、膜。 ｌＯはＳｉ３Ｎ４膜。 １２、１２ＡはＡＩ膜 １１　＋　Ｊ　１４８“ 本発明の一実施例の工程順模式断面図 ｖＪＺ　図 ！ＮＪＮ 本論明の原理説明図 第　１　図 従来例の説明図（？の１） 第３図

Claims (1)

1. 【特許請求の範囲】 半導体基板（１）上に絶縁膜（２）を形成する工程と、
   該絶縁膜（２）上に被覆したレジスト（３）を所定の領
   域のみ開口する工程と、 該レジスト（３）の開口した側壁にのみ第１の物質（４
   ）を形成する工程と、 該半導体基板（１）と同じ導電型の不純物を注入する工
   程と、 該半導体基板（１）を熱処理して、拡散層（５）を形成
   する工程と、 該レジスト（１）の側壁の該第１の物質（４）を除去す
   る工程と、 該レジスト（３）の側壁に堆積しないように第２の物質
   （６）を堆積する工程と、 該レジスト（３）を除去する工程と、 該第２の物質（６）をマスクとして該絶縁膜（２）をエ
   ッチングする工程とを含むことを特徴とする半導体装置
   の素子分離方法。